JPH036728A - デイスク装置のデータ転送方式 - Google Patents

デイスク装置のデータ転送方式

Info

Publication number
JPH036728A
JPH036728A JP14114489A JP14114489A JPH036728A JP H036728 A JPH036728 A JP H036728A JP 14114489 A JP14114489 A JP 14114489A JP 14114489 A JP14114489 A JP 14114489A JP H036728 A JPH036728 A JP H036728A
Authority
JP
Japan
Prior art keywords
data
transfer
signal
disk
disk device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14114489A
Other languages
English (en)
Inventor
Akira Kojima
昭 小島
Toru Murai
亨 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14114489A priority Critical patent/JPH036728A/ja
Publication of JPH036728A publication Critical patent/JPH036728A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コントローラにより複数のディスク装置を制
御する方式に係り、特に、制御下の複数のディスク装置
のデータを並列に同期転送することにより、実効的なデ
ータ転送速度を高めるようにしたディスク装置のデータ
転送方式に関する。
〔従来の技術〕
従来、複数のディスク装置をコントローラにより制御す
る方式としては、例えば、夫々のディスク装置に異なる
論理アドレスを持つ異なるデータファイルを構成する方
式、あるいは、特開昭63−56873号公報に記載の
ように、同一情報を複数台のディスク装置に格納し、一
方をマスクとし、他方を、マスクが負荷状態にあるとき
のバックアップ用(スレーブ)とする方式等が挙げられ
るが、各論理アドレスに対応するデータファイルをビッ
トスライスに分けて複数のディスクに格納するように構
成し、これらディスクを並列に運転してデータを同期さ
せ並列転送する方式については、従来、論じられていな
かった。
〔発明が解決しようとする課題〕
上記従来技術では、複数台のディスク装置を使用したか
らといって、データの転送速度が一台当りの転送速度を
上廻るわけではなく、データをより高速に転送するため
には、ディスク装置の一回転の転送するデータ量を増や
すか(1トラック当りのビット密度を高めるか)、ある
いは、ディスク装置の回転速度を早める必要があり、回
路の大規模化や高性能化が必須となり、また、それに伴
って高価な部品を使用しなければならない等の問題があ
った。
一方、SC3I  (Small  Computer
 SystemI nterface)と称して、小型
ディスク装置や、MCXCDROM、プリンタ、CRT
デイプレイ、等をまとめたマルチのワークステーション
を構成してそれらの間でデータのやり取りを行なう小型
のコンピュータシステムにおいて、ANSI(米国規格
協会)で定めた事項に従って作られ、各社の色々なディ
スク装置等が共通に使用できるようにするためのインタ
ーフェースが使われている。
このSO3!インタフェースには、データ転送速度が第
1モードで1.5Mバイト/sec程度、第2モードで
も4Mバイト/secで、8ビツトのデータバスを持つ
5CSI−1型があるが、最近、もつと転送速度を10
Mバイト/5eC1または40Mバイト/secのよう
に高め、データバス幅を16ビツト、24ビツト、また
は32ビツトのように広げた高性能のSCSI−2型を
使うようにすることが提言されている。このSCSI−
1型を、5C5I−2型に互換性を保ちながら(即ち、
SCSI−1型と5C5I−2型とを共存させながら)
グレードアップしようとすると、実装上の回路構成がき
わめて複雑になる0例えば、5C5I−1型のインタフ
ェースおよびディスク装置と、SC5I−2型のインタ
フェースおよびディスク装置とを並置することが考えら
れるが、小型装置基板上に並置するのは困難でありまた
不経済である。
従って、本発明の目的は、1台1台は比較的狭いデータ
バス幅で比較的遅いデータ転送速度を持つディスク装置
(例えば、8ビツトデータバス幅をもつSC3I −1
型のディスク装置)を複数台(例えば4台)並列に同期
運転することにより、上位装置からみて、その複数倍の
比較的広いデータバス幅で比較的速いデータ転送速度を
持つディスク装置(例えば、32ビツトデ一タバス幅を
もつSCSI−2型のディスク装W)を容易に構成する
ことができるディスク装置のデータ転送方式を提供する
ことにある。
本発明の他の目的は、5C5I−1型デイスク装置を複
数台並列に用いることにより、簡単にSCSI−2型の
ディスク装置に互換性を持ちながらグレードアップでき
るディスク装置のデータ転送方式を提供することにある
〔課題を解決するための手段〕
上記目的を達成するため、本発明のディスク装置のデー
タ転送方式は、任意の転送データ幅を持つ複数のディス
ク装置を並列に運転する手段と、各ディスク装置に対応
する転送データ幅で各ディスク装置毎の転送タイミング
をそれぞれ補正する第1の入出力バッファ部(ディスク
装置側に設けた個別のFIFOバッファ)と、前記各デ
ィスク装置の転送データ幅を加算したデータ幅を持って
いて前記第1の入出力バッファ部と結合し、該加算した
データ幅で上位装置との間でデータ転送を行なうための
第2の入出力バッファ部(上位装置側に設けた共通のF
IFOバッファ)とを備えると共に、更に、前記第1お
よび第2の人出力バッファ部間のデータ送受状態、また
は、前記第1第2の入出力バッファ部の満杯ないし空の
状態に対応してデータ転送のウェイト処理(転送待ち処
理)を行なう手段を備える。
また、複数のディスク装置は、各々のインデックスマー
クを合せて同期運転を行なうように構成することができ
る。
好適な発明において、個々のディスク装置は8ビツトの
データ幅を存する5C5I−1型の装置であり、これを
複数台並列運転することにより、16ビツト幅、24ビ
ット幅、もしくは32ビット幅のSCSI−2型のディ
スク装置サブシステムを構成する。
〔作用〕
上記構成に基づく作用を説明する。
複数のディスク装置を並列運転することにより、それぞ
れのディスク装置のデータ幅を加算したデータ幅のディ
スク装置と等価な働きをさせることができる。これによ
って、個々のディスク装置のデータ幅のシステム、例え
ば5C5I−1型だけでなく、加算したデータ幅のシス
テム、例えば5C5I−2型と兼用できる装置が提供で
きる。この場合、SCSI−1型と5CSI−2型とを
別々に設けておく必要はない。
また、本発明においては、これらの並列運転される複数
ディスク装置と上位装置との間に上記の第1および第2
の入出力バッファ手段を設け、それら入出力バッファ手
段の満杯/空き状態を監視して、その状態に対応するウ
ェイト処理を行なうことにより、上記のような、上位装
置に対し各ディスク装置の転送データ幅を加算したデー
タ幅の転送を行なうことが容易に実現可能となる。すな
わち、下位のディスク装置と第1の入出力バッファ手段
との間のデータ転送に関しては、各ディスク装置毎に対
応するウェイト処理が行なわれ、上位装置と第2の入出
力バッファ手段との間のデータ転送に関しては、全装置
共に一斉に対応するウェイト処理が行なわれる。
これを更にリード時とライト時に分けて説明すると、リ
ード時に最も早く (ディスク装置から第1バッファ手
段へ)転送の行なわれている装置に関して入出力バッフ
ァ手段の満杯状態が検出されたときには、該最も早くデ
ィスク装置にウェイト処理(待ち処理)をかけ、リード
時に最も遅い装置に関して入出力バッファ手段の空き状
態が検出されたときには、該空き状態が解消するまで、
上位装置と第2のバッファ手段の間のデータ転送にウェ
イト処理をかける。一方、ライト時に、(第1バッファ
手段からディスク装置への転送の)最も早い装置に関し
て入出力バッファの空き状態が検出されたときには、該
空き状態が解消するまで第1バッファ手段から当該ディ
スク装置へのデータ転送にウェイト処理をかけ、最も遅
い装置に関して入出力バッファの満杯状態が検出された
ときには、該満杯状態が解消するまで、上位装置からバ
ッファ手段へのデータ転送にウェイト処理をかける。こ
のようにして上位装置および下位装置の転送同期が行な
われるので、誤動作をすることがない。
〔実施例〕
以下に、本発明の実施例を図面によって説明する。
第1図は、本発明の実施例の全体の構成を示すブロック
図である0本実施例では、Xビット幅(例えば、x=8
ビット)のデータバスを持った#0〜#3の4台のディ
スク装置による転送を同期させ、(xX4)ビット幅(
例えば、32ビット幅)のデータ転送を上位装置と下位
ディスク装置との間で行なう場合について説明する。な
お、図では、上り(下位装置から上位装置への転送)と
下り(上位装置から下位装置への転送)とを合せて示し
ているが、XおよびXX4は、片道についての(直であ
る。
第1図において、1.a、lb、lc、ldは、それぞ
れ、#0のディスク装置用、#1のディスク装置用、#
2のディスク装置用、#3のディスク装置用のFIFO
制御部(F 1rst  in  F istouti
l1m部)である。以下の説明では、主に、#Oのディ
スク装置用F I FO制御部1aについて説明するが
、#l〜#3のディスク装置用FIFO制御部1b〜1
dの構成および動作も同様であるoleは上位装置側の
FIFO制御部である。
これ以外のブロックについても、#0〜#3デイスフ装
置用には添字a w dを付し、上位装置用には添字e
を付して示す、また、これらディスク装置や上位装置に
共通の構成および動作については、添字a w dやe
を除いた記号により、説明する。
また、各種の信号では、上位ホスト装置に関する信号に
はトップにHを付し、下位ディスク制′a装置に関する
信号にはトップにCを付す、全図面を通じて、同一名称
同一機能のものには同一記号を付しである。
第1図で2(23〜2e)はRE Q/A CK転送制
御部、3(3a〜3e)はパリティチエッカ、4 (4
a〜4e)はFIFOアドレスカウンタ、5(5a〜5
e)はFIFOバッファ(例えば、58〜5dはそれぞ
れデータ幅がX =s= 3ビツトで5段のシフトレジ
スタ、5eはデータ幅がXX4=32ビツトで5段のシ
フトレジスタ)、10(10a〜10e)はm信号すな
わちディスク制御装置が発行するリクエスト信号(−は
負論理を示す、以下同じ)、11  (lla 〜1i
e)はDATA信号すなわちデータ信号、12(12a
〜12e)はXτ丁信号すなわち上位装置が発行するA
 cknow1edge信号(受領、通知信号)、13
(13a 〜13d、13e)はインタフェースとFI
FOバッファとの間の転送データ、14(14a〜14
e)はアドレスカウントタイミング信号、15(15a
〜15e)はアドレスカウント出力信号、16(16a
〜16d)は各下位ディスク装置用FIFOバッファと
上位ホスト装置用FIFOバッファとの間の転送データ
、17はτ丁万/XてTWAIT信号(17a 〜18
dはACWAIT信号、17eはREQ  WAIT信
号)、18 (18a”18e)は上位装置データを分
離したデータ、20  (20a 〜20 d)はデー
タ比較装置、21  (21a〜21 e)はPER信
号すなわちパリティエラー信号、22はFIFOのMA
Xアドレス信号、23 (23a 〜23 e)はCM
P信号すなわちアドレス比較タイミング信号である。
第2図は、第1図の各FIFO1i11[部1a−1d
に共通するアクセスタイミングを示す信号波形図である
。同図(a)は上位装置からみてリード時、すなわち、
ディスク装置からデータを読み取って上位装置に転送す
る場合、同図(b)は上位装置からみてライト時、すな
わち、上位装置から転送されたデータをディスク装置に
書き込む場合である。リード時には、リクエスト信号発
行と同時にデータが下位装置から上位装置へ向けて転送
され、上位装置がデータを受取るとACK信号を返す、
他方、ライト時には、リクエスト信号に対して上位装置
がデータを準備したときにACK信号を返すと共に、デ
ータを上位装置から下位装置に転送する。
リード時には、各ディスク装置#O〜#3で読み取られ
たデータ幅x(−8)ビット、すなわち1バイト幅のデ
ータがそれぞれFIFO制御部l扉部1dに入り、ここ
で、それぞれ、1バイトのデータ幅で、数バイト分(図
では5段、すなわち5バイト分)のデータを入力順に保
持できるシフトレジスタ型のFIFOバッファ5a〜5
dに入力される。個別FIFOバッファ5a〜5dの出
力は、FIFO制御部1eに入り、ここで、XX4(−
32)ビットのデータ幅で、その数倍(図では5段、す
なわち5倍)分のデータを入力順に保持できる共通のF
IFOバッファ5eに入力される。共通のFIFOバッ
ファ5Cの出力18a〜18dは、XX4  (32)
ビット幅のデータ13eに結合されて、上位装置に向け
て出力される。
ライト時には、リード時とは逆の向きで(第1図で右か
ら左に)、データが転送される。
1回のREQ/ACK信号により転送されるデータ、す
なわち、あるREQ/ACK信号から次のREQ/AC
Q信号までに送られるデータ量は、8×4ビット分くバ
ッファレジスタ53〜5dまたはバッファレジスタ5e
の1段分)でもよいが、データ転送速度を上げるには、
REQ/ACQ信号1回当り、バッファレジスタ5a〜
5dまたは5eの数段骨のデータを続けて転送するのが
よい。
第3図(a)(b)は、第1図におけるデータ制御系の
詳細な構成を示すブロック図で、第1図のREQ/AC
K転送制御部2aと、バリテイチエッカ3aと、FIF
Oアドレスカウンタ4aと、FIFOバッファ5aの一
段分とから成る回路にほぼ対応している。同図(a)は
、データリード時(下位装置から上位装置へのデータ転
送時)、同図(b)は、データライト時(上位装置から
下位装置へのデータ転送時)の回路構成である。同図に
おいて、27−1および27−2はフリップフロップ回
路で構成した下位インタフェースデータラッチ回路で、
これと、論理ゲートNl、NA1、NIL、NOI、O
R1,N4.遅延素子DL3等からなるタイミング回路
とを合せた部分が第1図のRE Q/A CK転送制御
部2aにほぼ対応する。また、同図のパリティチエッカ
3、および、論理素子N2.AI、NA2.NA3.遅
延素子DL 1.フリップフロップFF等からなるタイ
ミング回路部分が第1図のパリティチエッカ3aにほぼ
対応する。更に、カウンタ4−1および4−2が第1図
のFIFOアドレスカウンタ4aに対応する。28−1
と28−2は、フリップフロップ回路で構成した上位イ
ンタフェースデータラッチで、第1図のFIFOバッフ
ァ5aにほぼ対応する。
第4図(a)(b)は第3図(a)  (b)の各部に
おける信号のタイミング波形図であり、同図(a)はデ
ータ受取時、同図(b)はデータ送出時を示す。第2図
〜第4図で、26 (26−1゜26−2.26a 〜
26d)はアドレスカウント出力信号(第1図の15に
相当)、29 (29−1,29−2)はDLTH信号
すなわちインタフェースデークラッチタイミング信号、
30はパリティチエツクタイミング信号PCHKである
。なお、第3図および第4図で数字の後に付く添字−1
、−2は、それぞれ、共通信号がリード時とライト時に
用いられることを示す。
第5図は、第1図のデータ比較装置(すなわち各ディス
ク装置のデータ転送用FIFO5a〜5dおよび上位装
置のデータ転送用PIF05eの転送制御部)20の詳
細な回路構成図である。第5図で、ディスク装置#Oの
転送制御部を20aで詳細に示すが、ディスク装置#1
〜#3の転送制御部20b〜20dのブロック内の構成
も2゜aと同様である。同図において、01〜G1oは
論理ゲート、24aはFIFO満杯信号、25aはFI
FO空き信号、34 (34a〜34d)はアドレス比
較回路、31はリード時にハイレベルのREAD  M
ODE信号、32はライト時にハイレベルのWRITE
  MODE信号、33(333〜33d)はアドレス
比較回路34の比較時点を与える比較タイミング信号、
35(353〜35d)はFIFOバッファが満杯にな
ったことを示す満杯信号、36 (36a 〜36d)
はFIFOバッファが空いていることを示す空き信号、
37(37a〜37d)はリード時における同様な満杯
信号、38(38a〜38d)はライト時における同様
な空き信号、39(39a〜39d)はリード信号時に
おける同様な空き信号、40(40a〜40d)はライ
ト時における同様な満杯信号、41(41a〜41d)
は上位装置へのr丁百信号WAIT信号である。
次に、本実施例の動作を、第1図〜第5図を用いて説明
する。
ディスク装置からのデータ受取り時(リード時)、ディ
スク装置#n(#O〜#3)は、データ11をセットし
た後、第2図(a)または第4図(a)に示すように、
I丁で信号10をオンしく図中、波形10の立下り部)
、データ制御論理部(REQ/ACK転送制御部)2に
よりデータを取り込み確認した後、■]】玉−信号12
をオンする(図中、波形12が立下る)。リードデータ
11−1は、−■]「σ信号のオン(立下り)からτ1
信号のオン(立下り)まで保証されるので、インタフェ
ースデータラッチタイミング信号(DLTH信号)29
−1がオンとなるタイミングで下位インタフェースデー
タラッチ回路27−1にデータをラッチし、しかる後に
、パリティチエッカ3でデータのパリティチエツクを行
なう、パリティチエッカの出力■π1は、パリティチエ
ツクタイミング信号PCHK30によりタイミング合せ
されて、FFよりパリティエラー信号PER21として
取り出される。また、フリップフロップ27−1へのデ
ータラッチ後、タイミング信号PCHK30のオン(ハ
イレベル)のタイミングで、論理ゲートNA3を介して
アドレスカウンタ4−1のカウント値26−1をアップ
するが、エラーPER21が発生したときは、この論理
ゲートNA3をオフしてカウンタ4−1のカウントを停
止する。エラーのない場合、FIFOバッファ5(上位
インタフェースデータラッチ28−1)にデータを取り
込む(ラッチする)と共に、アドレス比較のためのアド
レスカウント値をアップする。この後、m信号が終了す
ると(立下ると)、論理ゲートA2によりアドレス比較
タイミング信号CMP23が発生されてそのオン(ハイ
レベル)のタイミングで後述のようにアドレス比較が行
なわれる。
一方、ディスク装置へのデータ送出時(ライト時)には
、第2図(b)および第4図(b)に示されるように、
ディスク装置#n (#O〜#3)はm信号10をオン
する(立下がる)ことでデータ転送要求を行なう、該要
求に対し、予め上位FIFOバッファ(5e)から読み
出して、フリップフロップ2B−2(個別の、下位のF
IFOバッファ5a〜5dの1部)にラッチして置いた
データを、τm信号12と同時に立下るタイミング信号
DLTH29−2のタイミングで、フリップフロップ2
7−2にラッチし、これよりライトデータ11−2とし
て、ディスク装置に向けて送出する。データ11−2は
、τm信号12とr丁百信号11とが共にオン(ローレ
ベル)である期間(信号32)、保証される。
上位ホスト装置から複数バイトデータlieを複数バイ
トFIFOバッファ5eヘリードまたはライトする場合
も、同様に第3図のブロック図および第4図のタイミン
グをもって、実現される。
ここで、第5図および第2図により、各ディスク装置お
よび上位装置のアドレス比較によるデータ転送の動作を
説明する。アドレス比較タイミングは、第2図に示され
る。
各ディスク装置のτππ信号10a−10dがオフにな
った(立上った)タイミングで(タイミング信号CMP
23の立上りないし立下り時点で)、各ディスク装置の
FIFOバッファ5a〜5dのカウント値26a〜26
dと上位装置のFIFOバッファ5eのカウント値26
eとを、アドレス比較回路34(34a〜34d)によ
り比較する。
なお、カウント値(すなわちアドレス)26a〜dとカ
ウント値26eとを、第2図ではa、a+1、・・・・
・・と、b、b+l、・・・・・・のように示し、第5
図ではAとBのように示している。ここで、Aは、リー
ド時に、個別のFIFOバッファ53〜5dにそれぞれ
最後に入力されるデータの個々のアドレス(ライト時に
、個別のFIFOバッファ5a〜5dから、それぞれ最
初に出力されるさきデータの個々のアドレス)、Bは、
リード時に、共通のFIFOバッファ5eから最初に出
力されるべきデータの共通のアドレス(ライト時に共通
のFIFOバッファ5eに最後に入力されるデータの共
通のアドレス)である。従って、Cは、個々のディスク
装置について、個別および共通のFIFOバッファを通
じて保持されるデータ長を表わしている。比較結果Cは
C= I B−A Iにより得られる。Cの値が予め定
めた最大値となったときは、FIFOバッファが満杯し
たときであり、満杯信号35 (35a 〜35d)を
発生する。C−〇のときはFIFOバッファが空になっ
たときであり、空き信号36(36a〜36d)を発生
する。
上位装置によりリードを行う場合に、共通FIFOバッ
ファ5eから上位装置へデータ転送を行なうのよりも、
下位ディスク装置から個別FIFOバッファ5a〜5d
のいずれかへのデータ転送の方が早いときには、前記比
較結果Cの値は上昇して行き、この値がFIFOバッフ
ァのアドレスのMax値22になったとき、満杯信号3
5a〜35dを発生し、論理ゲー)02.G4.G8を
介してACK待ち信号(ACKWA IT)17(17
a=17d)を作り、これにより、第2図(a)に点線
C6に示すように、τて7信号12a〜12dをオフす
るタイミングを止める。それにより、第2図(a)に点
線CI’に示すように、下位装置による次の丁πで信号
10a−10dを作らない、その結果、FIFOバッフ
ァの満杯状態は解除される。
逆に、リードの場合で、下位ディスク装置からFIFO
バッファへの転送よりも、flFoバッファから上位装
置への転送の方が早く、FIFOバッファが空になった
ときには、C=Oとなって空き信号36(36a〜36
d)が発生し、論理ゲートG3.G5.G9を介してR
EQ  WAIT信号41  (41a 〜41d)(
17e)を作り、tiREQ  WA■T信号41(1
7e)により、第2図(a)の点線ctで示すように、
上位装置への次のにπで信号10eをオンしないように
する。それにより、第2図(b)に点線02′で示すよ
うに、■τff信号12eは生成されない。
この結果、上位装置と下位装置の転送同期が保たれる。
また、以上の構成によると、複数のディスク装置からF
IFOバッファへのリードデータの転送のタイミングに
ずれが生じ、どれか1つでも、あるディスク装置からの
転送が他のものよりも遅れると、転送の早かったものに
ついて、PIFOバッファから上位装置へのデータ速度
を停止しく待ち)、遅れたものを含む全部のディスク装
置からFIFOバッファへの転送が揃った時点で、−斉
に、FIFOバッファから上位装置への転送を行なうよ
うにし、かくして、ディスク装置間のスキュー誤差を除
くことができる。
他方、ライト(書き込み)の場合には、FIFOバッフ
ァが空になったときに、論理ゲートG3゜G7.G8を
介してACT  WAIT信号l7(173〜17d)
を作り、それによって下位ディスク装置に対するτてT
信号12a〜12dを停止し、逆に、FIFOバッファ
がMAXになったとき(すなわち満杯したとき)には、
論理ゲートG2.G6.G9.GIOを介して下位装置
に対する丁πで信号10gを停止するようにする。
それ以外の動作はリード時と同様である(第2図(b)
参照)。
上記のFIFOバッファが空になったと判断する条件や
、MAXになったと判断する条件をそれぞれの数バイト
前に設定して、プログラムのオーバヘッドや転送時間等
を吸収するようにしてもよい。
FIFOバッファの容量(段数)としては、少なくとも
上記のオーバヘッドや転送時間等を吸収し、各ディスク
装置間のスキュー誤差を吸収し、また、満杯/空き状態
を検出してからデータの転送を止めるまでに動いている
過度的な転送データを吸収保持するのに十分な段数が必
要である。
上述した特願昭63−60519号による複数の磁気デ
ィスク装置の同期運転方式の技術を用いて、各ディスク
装置のインデックスマークを合わせてディスクの同期運
転を行なうようにすれば、ディスク装置間のスキュー誤
差は小さいので、FIFOバッファの容量(段数)は小
さくてよい。
他方、このような、ディスク装置間のインデックスマー
クを合わせることなしに運転して、書き込みまたは読み
取りを行なう場合は、任意の回転位相のディスク装置間
のデータ合せをする(スキュー誤差を除去する)ために
、最大でディスクの1トラック分(1回転分)の段数の
FIFOバッファが必要となる。
上記実施例では、8ビツトのデータ幅のディスク装置4
台で32ビウト幅のデータ転送を行なっているが、任意
のタイミングで、1台分、2台分あるいは3台分のデー
タのみを使用し、他のデータを捨てることにより、8ビ
ツト、16ビウト、24ビツト、あるいは32ビツトの
幅のような、任意の幅のデータ処理を行なうこともでき
る。
また、例えば、8ビウト幅のディスク装置を2台使用し
、1台をマスク、もう1台をスレーブとして2重ファイ
ルとして用い、ライト時には16ビツトのうち上位8ビ
ツトと下位8ビツトとを同じデータとして転送し、リー
ド時には必要な8ビツトの方を受取る手法や、上位8ビ
ウトと下位8ビツトを比較し、リードエラーのないこと
を確認する手法や、複数台の内の数台をエラーチエツク
訂正データ用とする手法を、上記実施例と併用すること
もできる。
上記実施例では、第1図のバッファ手段5a〜5dと第
2のバッファ手段5eとを通じて、その満杯/空き状態
を検出しているが、第1のバッファ手段5a〜5dの満
杯/空き状態と第2のバッファ手段5eの満杯/空き状
態を別々に検出して、その状態に応じて、ディスク装置
と第1バッファ間、第1バツフアと第2バッファ間、ま
たは第2バツフアと上位装置間のいずれかの転送ウェイ
ト制御を行なうこともできる。
〔発明の効果〕
以上詳しく説明したように、本発明のディスク装置のデ
ータ転送方式によれば、任意の、例えばSC3I−1型
用のように比較的狭いデータ幅を有する複数のディスク
装置を並列に運転することにより、SCSI−1用とS
CSI−2用とを並置する必要なく、それらのデータ幅
を加算したデータ幅のディスク装置として機能させて、
例えばSCSI−2型のシステムのように広いデータ幅
のデータの高速転送を行なうことができる効果を奏する
また、これらの複数ディスク装置と上位装置との間に、
各ディスク装置に対応する第1の(個別の)バッファ手
段および上位装置に対応する第2の(共通の)バッファ
手段を設け、これらのバッファ手段の満杯/空き状態に
応じて、ディスク装置と第1バッファ手段の間、第1の
バッファ手段と第2のバッファ手段の間、もしくは、第
2のバッファ手段と上位装置の間のいずれかにおけるデ
ータ転送のウェイト処理を行なうようにしたので、下位
の複数ディスク装置のデータ転送と上位装置に対する広
いデータ幅のデータ転送との同期をとることができる効
果を奏する。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図(a)(b)はリード時およびライト時における信
号のタイミング波形図、第3図(a)(b)は第1図の
FIFO制御ブロック(データ制御系)の詳細を示す回
路図、第4図(a)(b)は第3図(a)(b)の各部
における信号のタイミング波形図、第5図は第1図のデ
ータ比較装置の詳細な構成を示す回路図である。 1 (1a−16> ・・・・・・−・F I FO制
御部、2(2a〜2e)・・・・・・・・・RE Q/
A CK転送制御部、3 (3a〜3e)・・・・・・
・・・パリティチエッカ、4(4a〜46)・・・・・
・・・・FIFOアドレスカウンタ、5 (5a 〜5
e)FIFOバッファ、10(10〜10e)・・・・
・・・・・1ゴ「σ信号、11(lla〜11e・・・
・・・・・・データ信号(転送データ)、12(12a
 〜12 e) ・−・・・:・ACK信号、13(1
3a〜13e)・・・・・・・・・転送データ、14 
(14a=14e)・・・・・・・・・アドレスカウン
トタイミング信号、15(153〜15e)・・・・・
・・・・アドレスカウント出力信号、16(16a〜1
6d)・・・・・・・・・転送データ、17  (17
a 〜17 e) ”−”TT”’iff/Xr■WA
IT信号、18 (18a〜l 8 e) =−=転送
データ、20 (20a〜20d)・・・・・・・・・
データ比較装置、21(21a〜21 e)・・・・・
・・・・パリティエラー信号、22・・・・・・・・・
FIFOのMAXアドレス信号、23  (23a〜2
3e)・・・・・・・・・アドレス比較タイミング信号
、24(24a〜24d)−−−−・−・−F I F
 O満杯信号、25 (25a 〜25d)・・・・・
・・・・FIFO空き信号、26 (26−1,26−
2,26a〜26d)・・・・・・・・・アドレスカウ
ント出力信号、29 (29−1,29−1)・・・・
・・・・・インタフェースデータラッチタイミング信号
、30・・・・・・・・・パリティチエツク信号、31
・・・・・・・・・リード時を示す信号、32・・・・
・・・・・ライト時を示す信号、33(33a〜33d
)・・・・・・・・・比較タイミング信号、34・・・
・・・・・・アドレス比較回路、35・・・・・・・・
・FIFO満杯信号、36・・・・・・・・・FIFO
空き信号、37・・・・・・・・・同満杯信号(リード
時)、38・・・・・・・・・同空き信号(ライト時)
、39・・・・・・・・・同空き信号(リード時)、4
0・・・・・・・・・同満杯信号(ライト時)。 代 理 人 弁理士 武 顕次部(外1名)第4図

Claims (1)

  1. 【特許請求の範囲】 1、任意の転送データ幅をもつ複数のディスク装置を並
    列に運転する手段と、各ディスク装置にそれぞれ対応す
    る転送データ幅で各ディスク装置毎の転送タイミングを
    それぞれ補正する第1の入出力バッファ部と、前記各デ
    ィスク装置の転送データ幅を加算したデータ幅を持つて
    いて前記第1の入出力バッファ部と結合し、該加算した
    データ幅で上位装置との間でデータ転送を行なうための
    第2の入出力バッファ部と、前記第1および第2の入出
    力バッファ部間のデータ送受状態、または、前記第1、
    第2の入出力バッファ部の満杯ないし空の状態に対応し
    てデータ転送のウェイト処理を行なう手段とを備えたこ
    とを特徴とするディスク装置のデータ転送装置。 2、前記複数のディスク装置は、各々のインデックスマ
    ークを合せて同期運転を行なうように構成したことを特
    徴とする請求項1記載のディスク装置のデータ転送方式
    。 3、前記複数のディスク装置の各々は、SCSI−1型
    のデータ幅を有し、前記加算したデータ幅は、SCSI
    −2型に適合するデータ幅としたことを特徴とする請求
    項1または2記載のディスク装置のデータ転送方式。
JP14114489A 1989-06-05 1989-06-05 デイスク装置のデータ転送方式 Pending JPH036728A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14114489A JPH036728A (ja) 1989-06-05 1989-06-05 デイスク装置のデータ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14114489A JPH036728A (ja) 1989-06-05 1989-06-05 デイスク装置のデータ転送方式

Publications (1)

Publication Number Publication Date
JPH036728A true JPH036728A (ja) 1991-01-14

Family

ID=15285186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14114489A Pending JPH036728A (ja) 1989-06-05 1989-06-05 デイスク装置のデータ転送方式

Country Status (1)

Country Link
JP (1) JPH036728A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214723A (ja) * 1993-01-14 1994-08-05 Fuji Xerox Co Ltd データ記憶装置
US6115786A (en) * 1996-09-12 2000-09-05 Fujitsu Limited Method for controlling disk memory devices for use in video on demand system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214723A (ja) * 1993-01-14 1994-08-05 Fuji Xerox Co Ltd データ記憶装置
US6115786A (en) * 1996-09-12 2000-09-05 Fujitsu Limited Method for controlling disk memory devices for use in video on demand system

Similar Documents

Publication Publication Date Title
US6047120A (en) Dual mode bus bridge for interfacing a host bus and a personal computer interface bus
JP2846837B2 (ja) 障害を早期検出するためのソフトウェア制御方式のデータ処理方法
JPH02232758A (ja) マルチプロセッサ用システム制御ユニットをインタフェースするための装置
CA1193742A (en) Computer system comprising a data, address and control signal bus which comprises a left bus and a right bus
US4914575A (en) System for transferring data between an interleaved main memory and an I/O device at high speed
JPS6054063A (ja) デ−タ転送システム
EP0618537B1 (en) System and method for interleaving status information with data transfers in a communications adapter
JPH02500549A (ja) ピン数の少ない高性能バスインターフェイス
JP2589821B2 (ja) 情報処理システムの中央処理ユニット
JP3220749B2 (ja) メモリー制御装置及びメモリー制御方法
EP0380105B1 (en) Computer interface
JPS6019816B2 (ja) マイクロプログラム制御アダプタ
RU1807495C (ru) Устройство дл сопр жени процессоров
JP2531188B2 (ja) バツフアメモリ
JP2566139B2 (ja) バスインタフエ−ス回路
JP3792576B2 (ja) インターリーブ方式で読み出し及び書き込みを行う8スロット内容参照メモリ
JPH0991243A (ja) データ転送制御装置
JPH1153424A (ja) 論理シミュレータ
BE904702A (nl) Interface-schakeling voor communicatie door middel van boodschappen.
JPS63201810A (ja) 情報処理システムの時刻方式
JPH01191966A (ja) データ処理システム
JPH01161463A (ja) バス・インタフェース
JPH01106251A (ja) データ転送制御方式
JPH07121483A (ja) 共有メモリアクセス制御回路
JPS5849960B2 (ja) 情報チエツク方式