JPH036734A - 命令フェッチ方式 - Google Patents

命令フェッチ方式

Info

Publication number
JPH036734A
JPH036734A JP14356389A JP14356389A JPH036734A JP H036734 A JPH036734 A JP H036734A JP 14356389 A JP14356389 A JP 14356389A JP 14356389 A JP14356389 A JP 14356389A JP H036734 A JPH036734 A JP H036734A
Authority
JP
Japan
Prior art keywords
instruction
address
operation pattern
fetching
fetch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14356389A
Other languages
English (en)
Inventor
Yatori Koshimizu
輿水 八十里
Ryusuke Nakamura
隆介 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14356389A priority Critical patent/JPH036734A/ja
Publication of JPH036734A publication Critical patent/JPH036734A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は命令フェッチ方式、特にプログラム制御によっ
て動作する情報処理のプロセッサが命令の先取りを行な
うための命令フェッチ方式に関する。
〔従来の技術〕
従来、この種の命令フェッチ方式は、命令フェッチ部が
順次、次アドレスの論理命令をフェッチし、蓄積し、命
令実行部に供給している。命令実行部が判断命令等を実
行し、次に実行する命令のアドレスを変更する場合は、
命令実行部からの指示により、命令フェッチ部は蓄積し
ている命令群をクリアし、指示されたアドレスからフェ
ッチを始める方式となっている。
〔発明が解決しようとする課題〕
上述した従来の命令フェッチ方式は、順次、次アドレス
の命令を定形的にフェッチしているため、判断命令等を
実行して別のアドレスに実行を移す場合には、その時点
から命令のフェッチを始めるため、命令の先取り効果が
なくなり、処理能力の低下をまねくという欠点がある。
一般に判断命令を実行した別のアドレスに実行を移るこ
とのある処理は、命令実行部ではそれまでの処理から、
例えば電話交換の発信処理において発呼から回転ダイヤ
ルと押釦ダイヤルとの受信が一つのプログラムで構成さ
れ、回転ダイヤルに対するものと押釦ダイヤルに対する
ものとが判断命令の時点で分岐する場合に、命令実行部
はそれまでの発信電話機の収容位置の入手処理等から、
何れをとるか、即ち移るか移らないかが判っており、し
かも分岐したそれぞれのプログラムの形が知られている
にも拘らず、上述のような先取りの効果を生かすことが
できないとい云う問題点を有している。
〔課題を解決するための手段〕
本発明の命令フェッチ方式は、命令の先取り機能を有す
るプロセッサにおいて、判断命令を含む一連のプログラ
ムとこのプログラムの判断命令等において別のアドレス
に実行を移すか否かを指定した動作パターンとを格納す
るメモリと、前記−連のプログラムの実行の前にそれま
での処理からこの一連のプログラムの動作パターンの種
別を判定する命令実行部と、この命令実行部が判定した
動作パターンの種別を受けて前記メモリからこの動作パ
ターンを読出し、前記メモリからフェッチした命令の実
行アドレスが変る可能性のある場合にはこの動作パター
ンに従って命令の格納および次のフェッチアドレスの変
更を行う命令フェッチ部と、この命令フェッチ部からの
命令を格納し、先入れ順に前記命令実行部に先出しする
キューとを有することにより構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の構成図で、メモリ100は
プログラム、データおよび動作パターンを格納する記憶
装置、命令フェッチ部200はメモリ100から命令を
先取りする制御部、キュー300は命令フェッチ部20
0によりフェッチされた命令を順に格納するレジスタ、
命令実行部400はキュー300から命令を順に読出し
実行する部分である。また制御線401および情報線4
02は命令実行部400がそれまでの処理結果からこの
後に実行すべきプログラムのアドレスおよび動作パター
ンの種類を命令フェッチ部200に知らせる情報線であ
る。
第2図および第3図はそれぞれ第1図の動作を説明する
ためのプログラムの一例およびこのプログラムのフェッ
チに用いられる2つの動作パターンAと動作パターンB
の内容を示している。以下第2図および第3図を参照し
て第1図の動作について説明を進めると、命令実行部4
00がそれまでの処理結果から、例えばこの先に実行す
べき第2図のプログラムとそのプログラムの動作パター
ンの種類である動作パターンAを知る。そこで命令実行
部400は制御部401および情報線402を介して命
令フェッチ部200に、命令1のアドレスと動作パター
ンAの種類とを知らせる。命令フェッチ部200はメモ
リ100から動作パターンAの内容を読出し記憶すると
ともに、命令1をフェッチする0次いで命令フェッチ部
200は命令1のオペランドを調べ、命令1が判断命令
またはジャンプ命令等の次のフェッチアドレスが変るこ
とのない命令であることを知り、命令1をキュー300
に格納して次の命令2をフェッチする0次で命令フェッ
チ部200は命令2を調べて、この命令が判断命令であ
ることから、既に格納されている動作パターンAのチエ
ツクを行なう、動作パターンは判断命令の出現層に分岐
すべきか次のアドレスを選ぶべきかが“1”。
“0″で示されているので、動作パターンAの第1ビツ
ト目が“1”であることから命令フェッチ部200は命
令2に示されている分岐アドレスにより命令6をフェッ
チする。なおこのとき命令2はキュー300に格納する
必要はなく、フェッチした命令6は次にフェッチするア
ドレスが変る命令ではないのでそのままキュー300に
格納する0次いで命令7をフェッチするが、この命令は
アドレスが変る可能性があるので再び動作パターンAを
チエツクし、第2ビツト目が“0”であることから、命
令7はそのままキュー300に格納する。なお命令7の
ような命令はプログラムによる演算の後で次のアドレス
が決定する場合で、フェッチのやり直しがあっても止む
を得ない、命令フェッチ部200は命令7をキュー30
0に格納すると、次の命令8をフェッチするがこの命令
も次のフェッチにアドレスが変わらないので、そのまま
キュー300に格納する0次に命令9をフェッチすると
次のフェッチアドレスが変る命令であるので、動作パタ
ーンAのチエツクを行ない3ビツト目が“1パであるの
で、命令2の場合と同様にキュー300には格納せず、
命令9に指定されているアドレス命令5をフェッチしキ
ュー300に格納する、この結果、命令実行部400は
キュー300に格納された命令1,6.7,8.5を実
行することになる。
なお第3図の動作パターンBは、命令実行部400がそ
れまでの処理結果から、第2図のプログラムにおいて命
令2の次の命令のアドレスが分岐しない処理をする場合
に用いられる。
〔発明の効果〕
以上説明したように本発明は、動作パターンに従かい次
のフェッチアドレスから変更されることのない命令を先
取りすることができ、処理能力を向上することができる
効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成図、第2図および第3
図は第1図の動作を説明するためのプログラムおよび動
作パターンの一例を示す図である。 100・・・メモリ、200・・・命令フェッチ部、3
00・・・キュー 400・・・命令実行部。

Claims (1)

    【特許請求の範囲】
  1. 命令の先取り機能を有するプロセッサにおいて、判断命
    令を含む一連のプログラムとこのプログラムの判断命令
    等において別のアドレスに実行を移すか否かを指定した
    動作パターンとを格納するメモリと、前記一連のプログ
    ラムの実行の前にそれまでの処理からこの一連のプログ
    ラムの動作パターンの種別を判定する命令実行部と、こ
    の命令実行部が判定した動作パターンの種別を受けて前
    記メモリからこの動作パターンを読出し、前記メモリか
    らフェッチした命令の実行アドレスが変る可能性のある
    場合にはこの動作パターンに従って命令の格納および次
    のフェッチアドレスの変更を行う命令フェッチ部と、こ
    の命令フェッチ部からの命令を格納し、先入れ順に前記
    命令実行部に先出しするキューとを有することを特徴と
    する命令フェッチ方式。
JP14356389A 1989-06-05 1989-06-05 命令フェッチ方式 Pending JPH036734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14356389A JPH036734A (ja) 1989-06-05 1989-06-05 命令フェッチ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14356389A JPH036734A (ja) 1989-06-05 1989-06-05 命令フェッチ方式

Publications (1)

Publication Number Publication Date
JPH036734A true JPH036734A (ja) 1991-01-14

Family

ID=15341656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14356389A Pending JPH036734A (ja) 1989-06-05 1989-06-05 命令フェッチ方式

Country Status (1)

Country Link
JP (1) JPH036734A (ja)

Similar Documents

Publication Publication Date Title
KR100439286B1 (ko) 처리시스템,프로세서,컴퓨터판독가능한메모리및컴파일러
JPS62226232A (ja) 分岐先アドレス算出回路
JP3768516B1 (ja) マルチプロセッサシステムとそのシステムにおけるプログラム実行方法
JPH036734A (ja) 命令フェッチ方式
JP2000284964A (ja) Vliwプロセッサにおける効率的なサブ命令エミュレーション
JPH0377137A (ja) 情報処理装置
KR100329780B1 (ko) 인터럽트 응답 시간을 줄인 인터럽트 처리 장치
JPS60263238A (ja) 情報処理装置
JP3493110B2 (ja) 高速分岐処理装置
JPH01222329A (ja) 条件分岐命令を含むプログラムの実行方式
JPS6373335A (ja) 情報処理装置
JP2568308B2 (ja) マルチタスク実行装置
JPH04140851A (ja) 情報処理装置の診断方式
JPS63318634A (ja) 命令先取り方式
JPS60250438A (ja) 情報処理装置
JPS61208129A (ja) 命令先読制御方式
JPH04145531A (ja) マイクロプログラム制御装置
KR19990026795A (ko) 마이크로프로세서
JPH0259829A (ja) マイクロコンピュータ
JPS63303432A (ja) 分岐ヒストリテーブル書込制御方式
JPH01175635A (ja) データ処理装置
JPS6330938A (ja) マイクロプログラム制御装置
JPS63178335A (ja) マイクロプロセツサ
JPS5971542A (ja) 演算処理装置
JPH02193228A (ja) 情報処理装置