JPH0368195A - セラミック積層基板およびその製造方法 - Google Patents
セラミック積層基板およびその製造方法Info
- Publication number
- JPH0368195A JPH0368195A JP1203642A JP20364289A JPH0368195A JP H0368195 A JPH0368195 A JP H0368195A JP 1203642 A JP1203642 A JP 1203642A JP 20364289 A JP20364289 A JP 20364289A JP H0368195 A JPH0368195 A JP H0368195A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- ceramic
- alumina
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
- B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
- B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B9/041—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2250/00—Layers arrangement
- B32B2250/40—Symmetrical or sandwich layers, e.g. ABA, ABCBA, ABCCBA
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
- B32B2307/202—Conductive
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
- B32B2307/206—Insulating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/30—Properties of the layers or laminate having particular thermal properties
- B32B2307/306—Resistant to heat
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2311/00—Metals, their alloys or their compounds
- B32B2311/02—Noble metals
- B32B2311/06—Platinum
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2311/00—Metals, their alloys or their compounds
- B32B2311/02—Noble metals
- B32B2311/08—Silver
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2311/00—Metals, their alloys or their compounds
- B32B2311/12—Copper
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2311/00—Metals, their alloys or their compounds
- B32B2311/22—Nickel or cobalt
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
- B32B2315/02—Ceramics
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
- B32B2315/08—Glass
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、セラミック層と高融点金属導体層とを交互に
積層形成し、この高融点金属導体層に電気接続して導体
層を形成してなるセラミック積層基板に関する。
積層形成し、この高融点金属導体層に電気接続して導体
層を形成してなるセラミック積層基板に関する。
この種のセラミック積層基板の形成プロセスとして、種
々のプロセスが開発されている。そのうち、多層化に適
するものとして、グリーンシート法がよく用いられてお
り、さらにこのグリーンシ−ト法は印刷積層法とシート
積層法に分けられる。
々のプロセスが開発されている。そのうち、多層化に適
するものとして、グリーンシート法がよく用いられてお
り、さらにこのグリーンシ−ト法は印刷積層法とシート
積層法に分けられる。
特に印刷積層法は、シート積層法と比較して各セラミッ
ク層の膜厚が薄いために寄生容量が大きくなることを利
用してコンデンサを内蔵した回路用基板等に用いられる
。
ク層の膜厚が薄いために寄生容量が大きくなることを利
用してコンデンサを内蔵した回路用基板等に用いられる
。
ところで、この印刷積層法は、内層導体を印刷形成した
後で、例えばアル旦ナベーストを３層程度印刷し、−括
焼成する。そして、このアルミナペースト印刷時にゴミ
・ホコリ、スキージゴム粉、空気等による異物が混入す
ると、基板焼成時にこの異物も焼成されて、アル逅す層
にピンホール等の欠陥を生ずることが明らかとなった。
後で、例えばアル旦ナベーストを３層程度印刷し、−括
焼成する。そして、このアルミナペースト印刷時にゴミ
・ホコリ、スキージゴム粉、空気等による異物が混入す
ると、基板焼成時にこの異物も焼成されて、アル逅す層
にピンホール等の欠陥を生ずることが明らかとなった。
この欠陥は後工程で基板表面へ形成される厚膜導体と内
層導体間を短絡する可能性を生じさせるものであり、絶
縁信頼性を低下させる原因となり、問題である。
層導体間を短絡する可能性を生じさせるものであり、絶
縁信頼性を低下させる原因となり、問題である。
そこで、本発明は上記の問題点に鑑みなされたものであ
り、各導体間の絶縁信頼性を向上することを目的として
いる。
り、各導体間の絶縁信頼性を向上することを目的として
いる。
上記の目的を達成するために、本発明のセラミック積層
基板は、セラミック層と該セラミック層の焼成可能な最
低温度より高い融点を有する高融点金属導体層とが交互
に積層形成され、かつ、前記高融点金属導体層に電気接
続して導体層を形成してなるセラミック積層基板におい
て、前記セラミック層の焼成可能な最低温度より低温度
にて焼成可能な絶縁層を前記セラミック層の表面上に形
成したことを特徴としている。
基板は、セラミック層と該セラミック層の焼成可能な最
低温度より高い融点を有する高融点金属導体層とが交互
に積層形成され、かつ、前記高融点金属導体層に電気接
続して導体層を形成してなるセラミック積層基板におい
て、前記セラミック層の焼成可能な最低温度より低温度
にて焼成可能な絶縁層を前記セラミック層の表面上に形
成したことを特徴としている。
また、本発明のセラミック積層基板の製造方法は、セラ
ミック層と該セラミック層の焼成温度より高い融点を有
する高融点金属導体層とを交互に積層形成し、これを同
時に所定の焼成温度にて焼成する工程と、 前記セラミック層の表面上に絶縁層を形成し、この絶縁
層を前記焼成温度より低温度にて焼成する工程と、 前記絶縁層の上に、前記高融点金属導体層に電気接続す
るように導体層を形成する工程とを備えることを特徴と
している。
ミック層と該セラミック層の焼成温度より高い融点を有
する高融点金属導体層とを交互に積層形成し、これを同
時に所定の焼成温度にて焼成する工程と、 前記セラミック層の表面上に絶縁層を形成し、この絶縁
層を前記焼成温度より低温度にて焼成する工程と、 前記絶縁層の上に、前記高融点金属導体層に電気接続す
るように導体層を形成する工程とを備えることを特徴と
している。
上記のように構成することにより、セラミック層と高融
点金属導体層との焼成時にセラミック層に仮にピンホー
ル等の欠陥が生じたとしても、この上から絶縁層を形成
し、焼成することによりその欠陥を塞ぐことができる。
点金属導体層との焼成時にセラミック層に仮にピンホー
ル等の欠陥が生じたとしても、この上から絶縁層を形成
し、焼成することによりその欠陥を塞ぐことができる。
その結果、絶縁層上に形成される導体層と高融点金属導
体層との間は完全に絶縁されるようになり、絶縁信頼性
が向上する。
体層との間は完全に絶縁されるようになり、絶縁信頼性
が向上する。
以下、本発明を図面に示す実施例を用いて説明する。第
１図は本発明の一実施例の断面構造を示している。図に
おいて、１はアルミナテープであり、このアル累ナテー
ブ１内にはスルーホール２が形成され、Ｗ（タングステ
ン）あるいはＭ。
１図は本発明の一実施例の断面構造を示している。図に
おいて、１はアルミナテープであり、このアル累ナテー
ブ１内にはスルーホール２が形成され、Ｗ（タングステ
ン）あるいはＭ。
（モリブデン）等の高融点金属導体が埋められている。
アルミナテープ１上には所定パターンの高融点金属導体
層から成る内層導体３が形成される。
層から成る内層導体３が形成される。
そして、この上に内層導体３の一部が露出するように開
口したアルξす印刷層４ａが形成され、その開口部には
さらに高融点金属導体層から成るビアフィル導体層５ａ
が内層導体に電気接続するようにして形成される。同様
にして、その上にはアル逅す印刷層４ｂ、ビアフィル導
体層５ｂおよびアル逅す印刷層４ｃが順次形成される。
口したアルξす印刷層４ａが形成され、その開口部には
さらに高融点金属導体層から成るビアフィル導体層５ａ
が内層導体に電気接続するようにして形成される。同様
にして、その上にはアル逅す印刷層４ｂ、ビアフィル導
体層５ｂおよびアル逅す印刷層４ｃが順次形成される。
そして、その上に高融点金属導体層から成る内層導体６
が所定パターンに形成され、さらにアルξす印刷層７ａ
、ビアフィル導体層８ａ、アルミナ印刷層７ｂ、ビアフ
ィル導体層８ｂ、アルミナ印刷層７ｃ及びビアフィル導
体層８ｃが順次積層形成される。
が所定パターンに形成され、さらにアルξす印刷層７ａ
、ビアフィル導体層８ａ、アルミナ印刷層７ｂ、ビアフ
ィル導体層８ｂ、アルミナ印刷層７ｃ及びビアフィル導
体層８ｃが順次積層形成される。
最上層のアル稟す印刷層７ｃ上にはガラス印刷層９が形
成される。また、最上層のビアフィル導体層８ｃと厚膜
導体１１とを良好に接続するためにＮｉ、Ｃｕ、あるい
はＡｕ等の金属によるメツキあるいは有機金属等を用い
た接合補助層１ｏがビアフィル導体層８ｃ上に形成され
る。最後に、接合補助層１０に電気接続するようにして
その接合補助ｊｌｌｏおよびガラス印刷層９上にＣｕ、
Ｎｉ。
成される。また、最上層のビアフィル導体層８ｃと厚膜
導体１１とを良好に接続するためにＮｉ、Ｃｕ、あるい
はＡｕ等の金属によるメツキあるいは有機金属等を用い
た接合補助層１ｏがビアフィル導体層８ｃ上に形成され
る。最後に、接合補助層１０に電気接続するようにして
その接合補助ｊｌｌｏおよびガラス印刷層９上にＣｕ、
Ｎｉ。
Ａｇ、Ａｕ等の材質より威る厚膜導体を形成して、本実
施例のセラミック積層基板が構成される。そして、この
ように構成されるセラミック積層基板の厚膜導体１１上
には各種チップ素子等が形成されることになる。
施例のセラミック積層基板が構成される。そして、この
ように構成されるセラミック積層基板の厚膜導体１１上
には各種チップ素子等が形成されることになる。
次に、第２図のフローチャートを用いて本実施例のセラ
ミック積層基板の製造工程をより詳しく説明する。まず
、アルミナチーブｌとなるアルミナグリーンシートテー
プを用意して（ステップＡ）このテープにパンチングを
行い、スルーホール２を形成する（ステップＢ）。そし
て、そのスルーホール２内に高融点金属導体層を圧入あ
るいは印刷によって充填する（ステップＣ）、そして、
テープ上に内層導体３となる高融点金属導体をスクリー
ン印刷法により印刷しくステップＤ）、引き続き１００
〜１５０℃の温度にてその導体を乾燥させる（ステップ
Ｅ）。そして、この導体およびテープ上にアルξす印刷
層４ａとなるアルミナペーストを印刷しくステップＦ）
、引き続きそのアル主ナベ−ストを乾燥させる（ステッ
プＧ）、さらに、そのペーストの開口部にビアフィル導
体層５ａとなるビアフィル導体を印刷しくステップＨ）
、引き続きその導体を乾燥させる（ステップ■）。
ミック積層基板の製造工程をより詳しく説明する。まず
、アルミナチーブｌとなるアルミナグリーンシートテー
プを用意して（ステップＡ）このテープにパンチングを
行い、スルーホール２を形成する（ステップＢ）。そし
て、そのスルーホール２内に高融点金属導体層を圧入あ
るいは印刷によって充填する（ステップＣ）、そして、
テープ上に内層導体３となる高融点金属導体をスクリー
ン印刷法により印刷しくステップＤ）、引き続き１００
〜１５０℃の温度にてその導体を乾燥させる（ステップ
Ｅ）。そして、この導体およびテープ上にアルξす印刷
層４ａとなるアルミナペーストを印刷しくステップＦ）
、引き続きそのアル主ナベ−ストを乾燥させる（ステッ
プＧ）、さらに、そのペーストの開口部にビアフィル導
体層５ａとなるビアフィル導体を印刷しくステップＨ）
、引き続きその導体を乾燥させる（ステップ■）。
その後、ステップＦ〜ステップＩまでの工程は必要な厚
さを得るために繰り返し実施され（本実施例では１回繰
り返す）アルミナ印刷１ｉ１４ｂおよびビアフィル導体
層５ｂとなるアルミナペーストおよびビアフィル導体が
形成される。そして、この上からさらにアルミナ印刷層
４ｃとなるアルミナペーストを印刷しくステップＪ）、
引き続きそのアルミナペーストを乾燥させる（ステップ
Ｋ）。
さを得るために繰り返し実施され（本実施例では１回繰
り返す）アルミナ印刷１ｉ１４ｂおよびビアフィル導体
層５ｂとなるアルミナペーストおよびビアフィル導体が
形成される。そして、この上からさらにアルミナ印刷層
４ｃとなるアルミナペーストを印刷しくステップＪ）、
引き続きそのアルミナペーストを乾燥させる（ステップ
Ｋ）。
以上のスチップＤ〜ステップＫまでの一連の工程により
、−要分の配線が形成される。そして、必要に応じてこ
れらの工程を繰り返すことにより、テープ上に多層の配
線が形成される。尚、本実施例においてはステップＤ〜
ステップにの工程を１回繰り返して実施しており、それ
らの工程により内層導体６、アルミナ印刷層７ａ、ビア
フィル導体層８ａ、アル主す印刷層７ｂ、ビアフィル導
体Ｊｉ８ｂおよびアルミナ印刷層７Ｃとなる導体および
アルミナペーストを形成している。
、−要分の配線が形成される。そして、必要に応じてこ
れらの工程を繰り返すことにより、テープ上に多層の配
線が形成される。尚、本実施例においてはステップＤ〜
ステップにの工程を１回繰り返して実施しており、それ
らの工程により内層導体６、アルミナ印刷層７ａ、ビア
フィル導体層８ａ、アル主す印刷層７ｂ、ビアフィル導
体Ｊｉ８ｂおよびアルミナ印刷層７Ｃとなる導体および
アルミナペーストを形成している。
その後、同様にしてビアフィル導体層８ｃとなる高融点
金属導体を印刷しくステップＬ）、引き続きこの導体を
乾燥させる（ステップＭ）、そうした上で、この状態の
基板を約３５０ ’Ｃの温度にて１６時間仮焼を行った
後（ステップＮ）、１６００°Ｃの温度、Ｎｚ十Ｈｚ
＋ＨｚＯの雰囲気中にて２４時間、同時に焼成を行う（
ステップ○）。尚、内層導体３．６およびビアフィル導
体層５ａ、５ｂ、８ａ、８ｂ、８ｃの材質として用いら
れる高融点金属導体の融点はアルξすの焼成可能な最低
温度より高い温度であることが要求される。
金属導体を印刷しくステップＬ）、引き続きこの導体を
乾燥させる（ステップＭ）、そうした上で、この状態の
基板を約３５０ ’Ｃの温度にて１６時間仮焼を行った
後（ステップＮ）、１６００°Ｃの温度、Ｎｚ十Ｈｚ
＋ＨｚＯの雰囲気中にて２４時間、同時に焼成を行う（
ステップ○）。尚、内層導体３．６およびビアフィル導
体層５ａ、５ｂ、８ａ、８ｂ、８ｃの材質として用いら
れる高融点金属導体の融点はアルξすの焼成可能な最低
温度より高い温度であることが要求される。
次に、アルミナ印刷ＮＩｃ上に表出したビアフィル導体
層８ｃ上を除いてアルミナ印刷層７Ｃ上の全面にガラス
印刷層９となる厚膜ガラス層を印刷しくステップＰ）、
そのガラス層を１２５〜１５０″Ｃの温度にて乾燥しく
ステップＱ）、引き続き８５０〜９００°Ｃの温度、大
気あるいはＮ２雰囲気中にて１時間、焼成を行う（ステ
ップＲ）。
層８ｃ上を除いてアルミナ印刷層７Ｃ上の全面にガラス
印刷層９となる厚膜ガラス層を印刷しくステップＰ）、
そのガラス層を１２５〜１５０″Ｃの温度にて乾燥しく
ステップＱ）、引き続き８５０〜９００°Ｃの温度、大
気あるいはＮ２雰囲気中にて１時間、焼成を行う（ステ
ップＲ）。
尚、この時用いられるガラス層の材質としては、−船釣
に厚膜層間ガラスとして用いられているガラスを用いる
ことができ、有機溶剤にガラスの成分、ガラス結晶核と
なる酸化物、およびセラミック等のフィラー等を分散し
たペーストを印刷すればよいものである。又、必要に応
じてステップＰおよびＱを繰り返すことにより、多層の
ガラス印刷層９を形成することができる。
に厚膜層間ガラスとして用いられているガラスを用いる
ことができ、有機溶剤にガラスの成分、ガラス結晶核と
なる酸化物、およびセラミック等のフィラー等を分散し
たペーストを印刷すればよいものである。又、必要に応
じてステップＰおよびＱを繰り返すことにより、多層の
ガラス印刷層９を形成することができる。
次に、Ｎｉ、ＣｕあるいはＡｕはビアフィル導体層８ｃ
上にメツキしくステップＳ）、このメツキ層をシンタリ
ングする（ステップＴ）ことにより、接合補助層１０を
形成する。尚、ステップＴのシンタリング工程は省略し
ても良く、また、この接合補助ＪｉｉｌＯはＰｔ等のペ
ーストを印刷し、これを８５０〜９００℃の温度にて焼
成することにより形成しても良い。
上にメツキしくステップＳ）、このメツキ層をシンタリ
ングする（ステップＴ）ことにより、接合補助層１０を
形成する。尚、ステップＴのシンタリング工程は省略し
ても良く、また、この接合補助ＪｉｉｌＯはＰｔ等のペ
ーストを印刷し、これを８５０〜９００℃の温度にて焼
成することにより形成しても良い。
さらに、ＰからＱまでの厚膜ガラス層形成工程および接
合層形成工程Ｓ、Ｔを逆の順に行っても同様の効果が得
られる。又、次工程の厚膜導体焼成（ステップ■）を空
気中で行う場合には、接合層形成を先に行い、かつ接合
層としては下地のＷ。
合層形成工程Ｓ、Ｔを逆の順に行っても同様の効果が得
られる。又、次工程の厚膜導体焼成（ステップ■）を空
気中で行う場合には、接合層形成を先に行い、かつ接合
層としては下地のＷ。
Ｍｏ等の酸化されやすい金属より威るビアフィルを酸化
より防止できるような耐酸化層をあわせて形成する必要
がある。
より防止できるような耐酸化層をあわせて形成する必要
がある。
次に、接合補助層１０およびガラス印刷層９上にＣｕ、
Ｎｉ、Ａｇ、Ａｕ系の材質より威る厚膜導体を印刷しく
ステップＵ）、この導体を乾燥し、引き続き８５０℃の
温度、大気あるいはＮ！雰囲気中に１時間焼成を行い、
本実施例のセラミック積層基板の製造工程を終える（ス
テップ■）。
Ｎｉ、Ａｇ、Ａｕ系の材質より威る厚膜導体を印刷しく
ステップＵ）、この導体を乾燥し、引き続き８５０℃の
温度、大気あるいはＮ！雰囲気中に１時間焼成を行い、
本実施例のセラミック積層基板の製造工程を終える（ス
テップ■）。
そこで、上述のようにして形成される本実施例によると
、ステップＭまでに形成された各層をステップＮ、Ｏに
て同時に焼成しており、その後、ガラス印刷層９を焼成
形成している。その結果、ステップＮ、 ０の焼成工程
にてアルミナ印刷層７ａ、７ｂ、７ｃにピンホール等の
欠陥が生じたとしても、ガラス印刷層９を形成する際に
ガラス印刷層９がその欠陥内に入り込み、その欠陥を塞
ぐことができ、その欠陥を通して上下導体間での初期的
な、あるいは耐久試験下でのシッートを防止することが
できる。
、ステップＭまでに形成された各層をステップＮ、Ｏに
て同時に焼成しており、その後、ガラス印刷層９を焼成
形成している。その結果、ステップＮ、 ０の焼成工程
にてアルミナ印刷層７ａ、７ｂ、７ｃにピンホール等の
欠陥が生じたとしても、ガラス印刷層９を形成する際に
ガラス印刷層９がその欠陥内に入り込み、その欠陥を塞
ぐことができ、その欠陥を通して上下導体間での初期的
な、あるいは耐久試験下でのシッートを防止することが
できる。
第３図はアルａす印刷層７ｃ上に追加形成するガラス印
刷層９の層数と欠陥（ピンホール）深さとの関係を示す
グラフである。尚、測定結果は最悪条件での評価を行う
ために、アルミナ印刷層に予め直径１００μｍで深さが
２０ａｍの欠陥（ピンホール）を形成しておき、この上
にガラス印刷層９を印刷して焼成した後の値である。又
、第３図中丸プロットはガラス膜厚を２０μｍにした時
の値であり、三角プロットはガラス膜厚を１０μｍにし
た時の値である。第３図からガラス印刷層９を形成する
ことによる効果が顕著であることが確認でき、また、そ
の層数を増すことにより、より効果があることがわかる
。特に、ガラス膜厚を２０μｍとし、ガラス印刷層９を
２層形成する場合には直径１００μｍという大きなピン
ホールにもかかわらず、はぼ完全に穴を塞ぐことができ
る。
刷層９の層数と欠陥（ピンホール）深さとの関係を示す
グラフである。尚、測定結果は最悪条件での評価を行う
ために、アルミナ印刷層に予め直径１００μｍで深さが
２０ａｍの欠陥（ピンホール）を形成しておき、この上
にガラス印刷層９を印刷して焼成した後の値である。又
、第３図中丸プロットはガラス膜厚を２０μｍにした時
の値であり、三角プロットはガラス膜厚を１０μｍにし
た時の値である。第３図からガラス印刷層９を形成する
ことによる効果が顕著であることが確認でき、また、そ
の層数を増すことにより、より効果があることがわかる
。特に、ガラス膜厚を２０μｍとし、ガラス印刷層９を
２層形成する場合には直径１００μｍという大きなピン
ホールにもかかわらず、はぼ完全に穴を塞ぐことができ
る。
第４図は絶縁破壊電圧と度数（個数）との関係を示すグ
ラフであり、そのうち同図（ａ）にガラス印刷層９を形
成しない時の結果を、同図（ロ）に膜厚１７μｍのガラ
ス印刷層９を形成した時の結果を示す。尚、図中７は絶
縁破壊電圧の平均値を示している。第４図（ａ）および
（ロ）を比較すればわかるように、ガラス印刷層９を形
成した場合には、比較的高い絶縁破壊電圧にて破壊に至
るセラミック積層基板が増加しており、絶縁信頼性が向
上していることがわかる。
ラフであり、そのうち同図（ａ）にガラス印刷層９を形
成しない時の結果を、同図（ロ）に膜厚１７μｍのガラ
ス印刷層９を形成した時の結果を示す。尚、図中７は絶
縁破壊電圧の平均値を示している。第４図（ａ）および
（ロ）を比較すればわかるように、ガラス印刷層９を形
成した場合には、比較的高い絶縁破壊電圧にて破壊に至
るセラミック積層基板が増加しており、絶縁信頼性が向
上していることがわかる。
以上、本発明を上述の実施例を用いて説明したが、本発
明はそれに限定されることなく、その主旨を逸脱しない
限り例えば以下に示す如く種々変形可能である。
明はそれに限定されることなく、その主旨を逸脱しない
限り例えば以下に示す如く種々変形可能である。
■上記実施例のセラミック積層基板の製造方法は、印刷
積層法を採用しているが、レイヤー積層法により製造し
ても良い、この場合には、複数のアルミナグリーンシー
トをラミネートし焼成した後に、その上にガラス印刷層
を形成すれば良い。
積層法を採用しているが、レイヤー積層法により製造し
ても良い、この場合には、複数のアルミナグリーンシー
トをラミネートし焼成した後に、その上にガラス印刷層
を形成すれば良い。
尚、レイヤー積層法の製造工程上の理由から、および印
刷積層法にて形成されるセラミック積層基板の１層分の
アルミナ層の厚さ（６０μｍ程度）に対して、レイヤー
積層法にて形成されるセラミック積層基板のアルよす層
の厚さ（２００〜２５０μｍ程度）が十分に厚いという
理由から、レイヤー積層法においては異物が混入する可
能性が比較的低く、又、仮にピンホールが生じたとして
もそれがアルミナ層の表面にまで達する可能性が小さい
ものであり、従って、本発明による効果は印刷積層法を
採用した場合の方が顕著である。又、言うまでもなくセ
ラミック積層基板の製造方法は印刷積層法とレイヤー積
層法を複合したものであっても良い。
刷積層法にて形成されるセラミック積層基板の１層分の
アルミナ層の厚さ（６０μｍ程度）に対して、レイヤー
積層法にて形成されるセラミック積層基板のアルよす層
の厚さ（２００〜２５０μｍ程度）が十分に厚いという
理由から、レイヤー積層法においては異物が混入する可
能性が比較的低く、又、仮にピンホールが生じたとして
もそれがアルミナ層の表面にまで達する可能性が小さい
ものであり、従って、本発明による効果は印刷積層法を
採用した場合の方が顕著である。又、言うまでもなくセ
ラミック積層基板の製造方法は印刷積層法とレイヤー積
層法を複合したものであっても良い。
■本発明で言うセラミック層としては、上記実施例にて
用いたアルξすの他に窒化アルａ （／ＩＮ） 、ム’
１４ トＣ３Ａ１ｚＯｓ ’ ２Ｓ ｉ Ｏｘ）等の
セラ壽ツクが使用可能である。さらに、セラミック層に
ガラスおよびセラミックスより成る複合材料を用い、内
層導体材料としてＡｇ、Ｃｕ、Ｎｉ■上記実施例ではガ
ラス印刷層９を第２図のステップＰ−Ｒに示す印刷→乾
燥→焼成の工程にょり形成しているが、そのガラス層は
ペースト状のものを印刷するのではなく、フィルム状の
ものを全５４フ９層の表面上に配置し、このフィルム状
のものを焼成することにより形成しても良い。又、本発
明で言う絶縁層としては、ガラス以外にも例えばセラミ
ックとガラスの複合物質等の絶縁材料が採用できるが、
第２図に示したように、ステップＯにてアルミナ層等を
同時焼成した後に形成し、焼成されるものであるために
、その絶縁材料の焼成時にアルミナ層等が極力再焼成さ
れないようにするのが望ましく、従って、その絶縁材料
はセラ信頼性を向上できるという効果がある。
用いたアルξすの他に窒化アルａ （／ＩＮ） 、ム’
１４ トＣ３Ａ１ｚＯｓ ’ ２Ｓ ｉ Ｏｘ）等の
セラ壽ツクが使用可能である。さらに、セラミック層に
ガラスおよびセラミックスより成る複合材料を用い、内
層導体材料としてＡｇ、Ｃｕ、Ｎｉ■上記実施例ではガ
ラス印刷層９を第２図のステップＰ−Ｒに示す印刷→乾
燥→焼成の工程にょり形成しているが、そのガラス層は
ペースト状のものを印刷するのではなく、フィルム状の
ものを全５４フ９層の表面上に配置し、このフィルム状
のものを焼成することにより形成しても良い。又、本発
明で言う絶縁層としては、ガラス以外にも例えばセラミ
ックとガラスの複合物質等の絶縁材料が採用できるが、
第２図に示したように、ステップＯにてアルミナ層等を
同時焼成した後に形成し、焼成されるものであるために
、その絶縁材料の焼成時にアルミナ層等が極力再焼成さ
れないようにするのが望ましく、従って、その絶縁材料
はセラ信頼性を向上できるという効果がある。
第１図は本発明の一実施例のセラ逅ツク積層基板の断面
図、第２図は一実施例の製造工程を示すフローチャート
、第３図はガラス印刷層と欠陥深さとの関係を示すグラ
フ、第４図（ａ）、 （ｂ）は絶縁破壊電圧と度数との
関係を示すグラフである。 １・・・アルミナテープ、３．６・・・内層導体、４ａ
。 ４ｂ、４ｃ、７ａ、７ｂ、７ｃｍアルξす印刷層。 ５ａ、５ｂ、８ａ、８ｂ、８ｃｍ・・ビアフィル導体層
、９・・・ガラス印刷層、１１・・・厚膜導体。 ンホールを効果的に塞ぐために、印刷時あるいは焼成時
の粘度が小さいもの（例えば２０万ＣＰＳ以下）を使用
するのが望ましい。
図、第２図は一実施例の製造工程を示すフローチャート
、第３図はガラス印刷層と欠陥深さとの関係を示すグラ
フ、第４図（ａ）、 （ｂ）は絶縁破壊電圧と度数との
関係を示すグラフである。 １・・・アルミナテープ、３．６・・・内層導体、４ａ
。 ４ｂ、４ｃ、７ａ、７ｂ、７ｃｍアルξす印刷層。 ５ａ、５ｂ、８ａ、８ｂ、８ｃｍ・・ビアフィル導体層
、９・・・ガラス印刷層、１１・・・厚膜導体。 ンホールを効果的に塞ぐために、印刷時あるいは焼成時
の粘度が小さいもの（例えば２０万ＣＰＳ以下）を使用
するのが望ましい。
Claims (2)
- （１） セラミック層と該セラミック層の焼成可能な最
低温度より高い融点を有する高融点金属導体層とが交互
に積層形成され、かつ、前記高融点金属導体層に電気接
続して導体層を形成してなるセラミック積層基板におい
て、 前記セラミック層の焼成可能な最低温度より低温度にて
焼成可能な絶縁層を前記セラミック層の表面上に形成し
たことを特徴とするセラミック積層基板。 - （２） セラミック層と該セラミック層の焼成温度より
高い融点を有する高融点金属導体層とを交互に積層形成
し、これを同時に所定の焼成温度にて焼成する工程と、 前記セラミック層の表面上に絶縁層を形成し、この絶縁
層を前記焼成温度より低温度にて焼成する工程と、 前記絶縁層の上に、前記高融点金属導体層に電気接続す
るように導体層を形成する工程と を備えることを特徴とするセラミック積層基板およびそ
の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203642A JPH0828577B2 (ja) | 1989-08-05 | 1989-08-05 | セラミック積層基板の製造方法 |
| DE4024612A DE4024612C2 (de) | 1989-08-05 | 1990-08-02 | Keramisches, mehrfach geschichtetes Substrat und Herstellungsverfahren |
| US08/007,020 US5290375A (en) | 1989-08-05 | 1993-01-21 | Process for manufacturing ceramic multilayer substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203642A JPH0828577B2 (ja) | 1989-08-05 | 1989-08-05 | セラミック積層基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0368195A true JPH0368195A (ja) | 1991-03-25 |
| JPH0828577B2 JPH0828577B2 (ja) | 1996-03-21 |
Family
ID=16477426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1203642A Expired - Fee Related JPH0828577B2 (ja) | 1989-08-05 | 1989-08-05 | セラミック積層基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0828577B2 (ja) |
| DE (1) | DE4024612C2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529765A (ja) * | 1990-08-23 | 1993-02-05 | Ngk Insulators Ltd | セラミツク多層配線基板およびその製造方法 |
| WO2012067253A1 (ja) * | 2010-11-17 | 2012-05-24 | パナソニック株式会社 | セラミック基板およびその製造方法 |
| CN117161833A (zh) * | 2023-08-15 | 2023-12-05 | 江门市和美精艺电子有限公司 | 一种基板的刷磨方法及其装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3666321B2 (ja) * | 1999-10-21 | 2005-06-29 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4967160A (ja) * | 1972-11-02 | 1974-06-28 | ||
| JPS50131063A (ja) * | 1974-04-05 | 1975-10-16 | ||
| JPS5586195A (en) * | 1978-12-25 | 1980-06-28 | Fujitsu Ltd | Method of fabricating multilayer circuit board |
| JPS6049670U (ja) * | 1983-09-12 | 1985-04-08 | 株式会社日立製作所 | 湿式多層基板 |
| JPS617697A (ja) * | 1984-06-22 | 1986-01-14 | 富士通株式会社 | 多層配線基板及びその製造方法 |
| JPS62296599A (ja) * | 1986-06-17 | 1987-12-23 | 日立化成工業株式会社 | 複合セラミツク多層配線板およびその製造法 |
| JPS62296600A (ja) * | 1986-06-17 | 1987-12-23 | 日立化成工業株式会社 | 複合セラミツク多層配線板およびその製造法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2280957A1 (fr) * | 1974-08-01 | 1976-02-27 | Ibm | Composition conductrice pour metallisation, support ceramique revetu de cette composition et procede de formation |
| KR900004379B1 (ko) * | 1983-09-16 | 1990-06-23 | 마쯔시다덴기산교 가부시기가이샤 | 세라믹 다층기판 및 그 제조방법 |
| US4795512A (en) * | 1986-02-26 | 1989-01-03 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a multilayer ceramic body |
| WO1989001461A1 (en) * | 1987-08-13 | 1989-02-23 | Ceramics Process Systems Corporation | Co-sinterable metal-ceramic packages and materials therefor |
| DE3736843A1 (de) * | 1987-10-30 | 1989-05-11 | Asea Brown Boveri | Verfahren zum verbinden von metallischen und keramischen werkstoffen |
-
1989
- 1989-08-05 JP JP1203642A patent/JPH0828577B2/ja not_active Expired - Fee Related
-
1990
- 1990-08-02 DE DE4024612A patent/DE4024612C2/de not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4967160A (ja) * | 1972-11-02 | 1974-06-28 | ||
| JPS50131063A (ja) * | 1974-04-05 | 1975-10-16 | ||
| JPS5586195A (en) * | 1978-12-25 | 1980-06-28 | Fujitsu Ltd | Method of fabricating multilayer circuit board |
| JPS6049670U (ja) * | 1983-09-12 | 1985-04-08 | 株式会社日立製作所 | 湿式多層基板 |
| JPS617697A (ja) * | 1984-06-22 | 1986-01-14 | 富士通株式会社 | 多層配線基板及びその製造方法 |
| JPS62296599A (ja) * | 1986-06-17 | 1987-12-23 | 日立化成工業株式会社 | 複合セラミツク多層配線板およびその製造法 |
| JPS62296600A (ja) * | 1986-06-17 | 1987-12-23 | 日立化成工業株式会社 | 複合セラミツク多層配線板およびその製造法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529765A (ja) * | 1990-08-23 | 1993-02-05 | Ngk Insulators Ltd | セラミツク多層配線基板およびその製造方法 |
| WO2012067253A1 (ja) * | 2010-11-17 | 2012-05-24 | パナソニック株式会社 | セラミック基板およびその製造方法 |
| CN117161833A (zh) * | 2023-08-15 | 2023-12-05 | 江门市和美精艺电子有限公司 | 一种基板的刷磨方法及其装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0828577B2 (ja) | 1996-03-21 |
| DE4024612A1 (de) | 1991-02-07 |
| DE4024612C2 (de) | 2001-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0368195A (ja) | セラミック積層基板およびその製造方法 | |
| JPH10335168A (ja) | 積層セラミックコンデンサ | |
| JPH06100377A (ja) | 多層セラミック基板の製造方法 | |
| JP2004289090A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2009147157A (ja) | 多層セラミック基板及びその製造方法、電子部品 | |
| JPH11224984A (ja) | セラミック多層基板の製造方法 | |
| JPH11330705A (ja) | コンデンサ内蔵基板およびその製造方法 | |
| JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
| JPH09307205A (ja) | 低温焼成セラミック基板 | |
| JP2005057095A (ja) | セラミック多層回路基板 | |
| JPH11273995A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH06326470A (ja) | 多層セラミック基板の製造方法 | |
| JP2989319B2 (ja) | 積層セラミックコンデンサにおける外部電極の形成方法 | |
| JPH07201637A (ja) | 積層セラミック電子部品 | |
| JPH0645758A (ja) | 多層セラミック基板およびその製造方法 | |
| JP2004152909A (ja) | セラミック積層体の製法 | |
| JPH08134388A (ja) | 導電性インキ | |
| JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JPH06125178A (ja) | セラミックス多層基板及びその製造方法 | |
| JP3176258B2 (ja) | 多層配線基板 | |
| JPH10341067A (ja) | 無機多層基板およびビア用導体ペースト | |
| JP3289430B2 (ja) | セラミック多層基板及びその製造方法 | |
| JPH0231798Y2 (ja) | ||
| JP2004152908A (ja) | セラミック積層体の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |