JPH036893A - 多層薄膜配線基板 - Google Patents
多層薄膜配線基板Info
- Publication number
- JPH036893A JPH036893A JP14183689A JP14183689A JPH036893A JP H036893 A JPH036893 A JP H036893A JP 14183689 A JP14183689 A JP 14183689A JP 14183689 A JP14183689 A JP 14183689A JP H036893 A JPH036893 A JP H036893A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- laminated
- layers
- conductor
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要〕
複数の層をセラミック材より成るベースの表面に逐次積
層することで形成される多層薄膜配線基板に関し、 各層を平坦化することで、導体層の断線を発生させる要
因を除去し、より多層化を行うことができ、かつ、信顛
性の向上を図ることを目的とし、所定の厚みに積層され
た有機絶縁材より成る絶縁層と、該絶縁層の積層厚みと
同等の厚みに形成された導体層とによって層を形成する
と共に、該導体層が電極金属スパッタにより形成された
金属膜と、該金属膜にメッキを施すことで形成されたメ
ッキ膜とによって形成されるように構成する。
層することで形成される多層薄膜配線基板に関し、 各層を平坦化することで、導体層の断線を発生させる要
因を除去し、より多層化を行うことができ、かつ、信顛
性の向上を図ることを目的とし、所定の厚みに積層され
た有機絶縁材より成る絶縁層と、該絶縁層の積層厚みと
同等の厚みに形成された導体層とによって層を形成する
と共に、該導体層が電極金属スパッタにより形成された
金属膜と、該金属膜にメッキを施すことで形成されたメ
ッキ膜とによって形成されるように構成する。
［産業上の利用分野］
本発明は複数の層をセラミック材より成るベースの表面
に逐次積層することで形成される多層薄膜配線基板に関
する。
に逐次積層することで形成される多層薄膜配線基板に関
する。
近年、電算機などの電子装置では高速化に伴い、これら
に使用される回路基板は高密度化されるようになった。
に使用される回路基板は高密度化されるようになった。
そこで、このような回路基板は、−船釣に、薄膜により
パターン形成を行い、パターン形成が行われた層の多数
を積層し、多層化することで高密度配線が行われるよう
に形成されている。
パターン形成を行い、パターン形成が行われた層の多数
を積層し、多層化することで高密度配線が行われるよう
に形成されている。
したがって、このような回路基板では、より多くの層が
積層されるように形成されることが望まれる。
積層されるように形成されることが望まれる。
（従来の技術）
従来は第４図の従来の側面断面図に示すように構成され
ていた。
ていた。
第４図に示すように、セラミック材より成るベースｌの
表面１Ａに導体１１−１と絶縁［１２−１とより成る第
１の層１０−１を積層し、更に、第１の層１０−１の上
層に対して同様に第２の層１０−２を積層することで、
次々と第３の層１０−３．第４の層１０−４を積層する
ように形成されていた。
表面１Ａに導体１１−１と絶縁［１２−１とより成る第
１の層１０−１を積層し、更に、第１の層１０−１の上
層に対して同様に第２の層１０−２を積層することで、
次々と第３の層１０−３．第４の層１０−４を積層する
ように形成されていた。
また、第１の７！１０−１と第２の層１０−２．第２の
層１０−２と第３の層１０−３のように上層と下層との
各導体層の接続はビア１３が設けられることで行われて
いる。
層１０−２と第３の層１０−３のように上層と下層との
各導体層の接続はビア１３が設けられることで行われて
いる。
このような積層は、−船釣に、第５図の（ａ）〜（ｈ）
の製造工程図に示す製造によって形成することが行われ
ている。
の製造工程図に示す製造によって形成することが行われ
ている。
第５図の（ａ）に示すように、先づ、ベース１の表面に
金属スパッタによって所定の膜厚の金属膜１１Ａを形成
し、（ｂ）に示すように、金属膜１１Ａの上層にレジス
）１４を積層し、エツチングによって金属膜１１＾の不
要部を除去し、（ｃ）に示すように、所定のパターンを
形成する第１の導体層１１−１の形成を行う。
金属スパッタによって所定の膜厚の金属膜１１Ａを形成
し、（ｂ）に示すように、金属膜１１Ａの上層にレジス
）１４を積層し、エツチングによって金属膜１１＾の不
要部を除去し、（ｃ）に示すように、所定のパターンを
形成する第１の導体層１１−１の形成を行う。
次に、（ｄ）に示すように、有機絶縁材によって第１の
導体層１１−１の全体を覆うように第１の絶縁層１２−
１の積層し、第１の層１０−１の形成が行われる。
導体層１１−１の全体を覆うように第１の絶縁層１２−
１の積層し、第１の層１０−１の形成が行われる。
この第１の絶縁層１２−１に対しては、（ｅ）に示すよ
うに、第１の導体層１１−１を露出させるピアホール１
５が設けられ、（ｆ）に示すように第１の絶縁層１２−
１の上層に金属スパッタによって所定の膜厚の金属膜１
１八を形成した時、ピアホール１５にはビア１３が形成
される。
うに、第１の導体層１１−１を露出させるピアホール１
５が設けられ、（ｆ）に示すように第１の絶縁層１２−
１の上層に金属スパッタによって所定の膜厚の金属膜１
１八を形成した時、ピアホール１５にはビア１３が形成
される。
そこで、（ｆ）に示すように、金属膜１１Ａにレジスト
１４を積層し、エツチングによって第２の層１〇−２を
構成する第２の導体層１１−２の形成を行うことで（ｈ
）に示すように、第１の導体層１１−１の上層に積層さ
れる第２の導体層１１−２とはビア１３によって接続さ
れる。
１４を積層し、エツチングによって第２の層１〇−２を
構成する第２の導体層１１−２の形成を行うことで（ｈ
）に示すように、第１の導体層１１−１の上層に積層さ
れる第２の導体層１１−２とはビア１３によって接続さ
れる。
したがって、同様の工程を繰り返すことで第３の層１０
−３．第４の層１０−４の積層が行われる。
−３．第４の層１０−４の積層が行われる。
このようなビア１３によって接続される第１〜第４の導
体層１１−１〜１１−４が積層される構成では、特に、
第２〜第４の導体層１１−２〜１１−４の上層になる程
、その張架が平滑な面に行われなくなり、第２〜第４の
導体層１１−２〜１１−４は曲折されることで張架され
ることになる。
体層１１−１〜１１−４が積層される構成では、特に、
第２〜第４の導体層１１−２〜１１−４の上層になる程
、その張架が平滑な面に行われなくなり、第２〜第４の
導体層１１−２〜１１−４は曲折されることで張架され
ることになる。
また、このような第２〜第４の導体層１１−２〜１１−
４の曲折された個所にはストレスが集中され、断線など
が発生する要因となる。
４の曲折された個所にはストレスが集中され、断線など
が発生する要因となる。
したがって、このような構成では、特に、多数の層を積
層することは困難となる問題を有していた。
層することは困難となる問題を有していた。
そこで、本発明では、各層を平坦化することで、導体層
の断線を発生させる要因を除去し、より多層化を行うこ
とができ、かつ、信頼性の向上を図ることを目的とする
。
の断線を発生させる要因を除去し、より多層化を行うこ
とができ、かつ、信頼性の向上を図ることを目的とする
。
第１図は本発明の原理説明図である。
第１図に示すように、所定の厚みＴに積層された有機絶
縁材より成る絶縁層３と、該絶縁層３の積層厚みＴと同
等の厚みに形成された導体層４−１〜４−Ｎとによって
層２−１〜２−Ｎを形成すると共に、該導体層４−１〜
４−Ｎが電極金属スパッタにより形成された金属膜５と
、該金属膜５にメッキを施すことで形成されたメッキ膜
６とによって形成されるように構成する。
縁材より成る絶縁層３と、該絶縁層３の積層厚みＴと同
等の厚みに形成された導体層４−１〜４−Ｎとによって
層２−１〜２−Ｎを形成すると共に、該導体層４−１〜
４−Ｎが電極金属スパッタにより形成された金属膜５と
、該金属膜５にメッキを施すことで形成されたメッキ膜
６とによって形成されるように構成する。
このように構成することによって前述の課題は解決され
る。
る。
即ち、積層される層２＝１〜２−Ｎが所定の厚みＴに積
層された絶縁層３と、電極金属スパッタによる金属膜５
とメッキによるメッキ膜とより成る導体層４−１〜４−
Ｎとによって形成されると共に、導体層４−１〜４−Ｎ
の厚みが絶縁層３の厚みと同一に形成されるようにした
ものである。
層された絶縁層３と、電極金属スパッタによる金属膜５
とメッキによるメッキ膜とより成る導体層４−１〜４−
Ｎとによって形成されると共に、導体層４−１〜４−Ｎ
の厚みが絶縁層３の厚みと同一に形成されるようにした
ものである。
そこで、積層される導体層４−１〜４−Ｎは、常に、平
滑な面に張架されることになり、多層化により積層され
る導体層が増加しても、従来のような導体層が曲折する
ことで張架されることがないため、断線の発生が生じる
ことがない。
滑な面に張架されることになり、多層化により積層され
る導体層が増加しても、従来のような導体層が曲折する
ことで張架されることがないため、断線の発生が生じる
ことがない。
したがって、より多数の層を積層させることが可能とな
り、かつ、断線による障害がなくなり、品質の向上が図
れる。
り、かつ、断線による障害がなくなり、品質の向上が図
れる。
以下本発明を第２図および第３図を参考に詳細に説明す
る。第２図は零発、明による一実施例の側面断面図、第
３図の（ａ）〜（ｅ）は本発明の製造工程図である。全
図を通じて、同一符号は同一対象物を示す。
る。第２図は零発、明による一実施例の側面断面図、第
３図の（ａ）〜（ｅ）は本発明の製造工程図である。全
図を通じて、同一符号は同一対象物を示す。
第２図に示すように、ベース１の表面１八に絶縁層３と
、導体層４−１ とより成る層２−１を積層し、更に、
層２−１の上層には絶縁層３と、導体層４−２とより成
る層２−２が積層され、以下同様に、導体層４−３ 、
４−４ 、４−５を有する層２−３ 、２−４ 、２−
５の積層が次々行われるように構成されたものである。
、導体層４−１ とより成る層２−１を積層し、更に、
層２−１の上層には絶縁層３と、導体層４−２とより成
る層２−２が積層され、以下同様に、導体層４−３ 、
４−４ 、４−５を有する層２−３ 、２−４ 、２−
５の積層が次々行われるように構成されたものである。
また、導体層４−１〜４−５はそれぞれ、金属膜５とメ
ッキ膜６とによって形成されている。
ッキ膜６とによって形成されている。
このような積層は第３図の（ａ）〜（ｅ）に示す製造工
程によって形成することができる。
程によって形成することができる。
第３図の（ａ）に示すように、先づ、所定の厚みＴによ
る有機絶縁材による絶縁層３の積層をベース１の表面１
Ａに行い、（ｂ）に示すように、絶縁層３の突出部およ
び表面１Ａの露出部には金属スパッタによって金属膜５
の形成を行う。
る有機絶縁材による絶縁層３の積層をベース１の表面１
Ａに行い、（ｂ）に示すように、絶縁層３の突出部およ
び表面１Ａの露出部には金属スパッタによって金属膜５
の形成を行う。
次に、（ｃ）に示すように、絶縁層３の突出部に形成さ
れた金属膜５の上層５Ａを覆うようにレジスト７の形成
を行い、更に、（ｄ）に示すようにメッキを施すことで
、レジスト７によって覆われた以外の露出された金属膜
５の上層５Ａにメッキ膜６の形成を行う。
れた金属膜５の上層５Ａを覆うようにレジスト７の形成
を行い、更に、（ｄ）に示すようにメッキを施すことで
、レジスト７によって覆われた以外の露出された金属膜
５の上層５Ａにメッキ膜６の形成を行う。
最後に、（ｅ）に示すように、レジスト７を剥離し、エ
ツチングによりレジスト７の剥離によって露出された個
所の金属膜５の除去を行い、金属膜５とメッキ膜６とよ
り成る厚みＴの導体４−１を絶縁Ｎ３に形成することが
できる。
ツチングによりレジスト７の剥離によって露出された個
所の金属膜５の除去を行い、金属膜５とメッキ膜６とよ
り成る厚みＴの導体４−１を絶縁Ｎ３に形成することが
できる。
以下同様の工程を繰り返すことで、層２−１の上層に導
体層４−２を有する層２−２の積層を行い、次々に層２
−３．２−４．２−５の積層を順次行うことができる。
体層４−２を有する層２−２の積層を行い、次々に層２
−３．２−４．２−５の積層を順次行うことができる。
したがって、このように構成すると、層２−１〜２−５
のように積層されても、それぞれの導体層４−１〜４−
５は平滑に張架されることになり、多層化されても導体
層は従来のような屈折することがなく張架されることに
なる。
のように積層されても、それぞれの導体層４−１〜４−
５は平滑に張架されることになり、多層化されても導体
層は従来のような屈折することがなく張架されることに
なる。
また、このような構成では、例えば、第２図に示す層２
−１．２−３および２−５の導体層４−１．４−３．４
−５を所定のパターンとし、その間に積層される層２２
．２−４の導体層４−２．４−４をビアとして導体層４
−１４−３ 、４−５の互いの接続が行われるように形
成することができる。
−１．２−３および２−５の導体層４−１．４−３．４
−５を所定のパターンとし、その間に積層される層２２
．２−４の導体層４−２．４−４をビアとして導体層４
−１４−３ 、４−５の互いの接続が行われるように形
成することができる。
〔発明の効果］
以上説明したように、本発明によれば、所定の厚みに形
成された絶縁層と、絶縁層と同等の厚みによる導体層と
によって層を形成し、その層を積層することで、多数の
層が積層されても、常に、導体層が平滑に張架されるよ
うに形成することができる。
成された絶縁層と、絶縁層と同等の厚みによる導体層と
によって層を形成し、その層を積層することで、多数の
層が積層されても、常に、導体層が平滑に張架されるよ
うに形成することができる。
したがって、従来のような導体層の張架が多層化するこ
とで曲折されることがなく、より多くの層を積層させる
ことが行え、かつ、品質の向上が図れ、実用的効果は大
である。
とで曲折されることがなく、より多くの層を積層させる
ことが行え、かつ、品質の向上が図れ、実用的効果は大
である。
第１図は本発明の原理説明図。
第２図は本発明による一実施例の側面断面図。
第３図の（ａ）〜（ｅ）は本発明の製造工程図。
第４図は従来の側面断面図。
第５図の（ａ）〜（ｈ）は従来の製造工程図を示す。
図において、
１はベース、２−１〜２−Ｎは層。
３は絶縁層１ ４−１〜４−Ｎは導体層。
５は金属膜、 ６はメッキ膜。
１Ａは表面を示す。
Claims (1)
- 【特許請求の範囲】 複数の層（２−１〜２−Ｎ）をセラミック材より成る
ベース（１）の表面（１Ａ）に逐次積層することで形成
された多層薄膜配線基板であって、 所定の厚み（Ｔ）に積層された有機絶縁材より成る絶縁
層（３）と、該絶縁層（３）の積層厚み（Ｔ）と同等の
厚みに形成された導体層（４−１〜４−Ｎ）とによって
前記層（２−１〜２−Ｎ）を形成すると共に、該導体層
（４−１〜４−Ｎ）が電極金属スパッタにより形成され
た金属膜（５）と、該金属膜（５）にメッキを施すこと
で形成されたメッキ膜（６）とによって形成されること
を特徴とする多層薄膜配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14183689A JPH036893A (ja) | 1989-06-02 | 1989-06-02 | 多層薄膜配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14183689A JPH036893A (ja) | 1989-06-02 | 1989-06-02 | 多層薄膜配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036893A true JPH036893A (ja) | 1991-01-14 |
Family
ID=15301271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14183689A Pending JPH036893A (ja) | 1989-06-02 | 1989-06-02 | 多層薄膜配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036893A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148770A (ja) * | 1995-11-21 | 1997-06-06 | Sanyo Electric Co Ltd | 電子機器における電子部品の放熱装置 |
| JP2006210473A (ja) * | 2005-01-26 | 2006-08-10 | Kyocera Corp | 多層配線基板 |
-
1989
- 1989-06-02 JP JP14183689A patent/JPH036893A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148770A (ja) * | 1995-11-21 | 1997-06-06 | Sanyo Electric Co Ltd | 電子機器における電子部品の放熱装置 |
| JP2006210473A (ja) * | 2005-01-26 | 2006-08-10 | Kyocera Corp | 多層配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
| JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
| US6630881B1 (en) | Method for producing multi-layered chip inductor | |
| JP2773366B2 (ja) | 多層配線基板の形成方法 | |
| US5993579A (en) | High performance electrical cable and method of manufacture | |
| JPS6317359B2 (ja) | ||
| JPH03257893A (ja) | 多層配線基板の製造方法 | |
| EP1592290A1 (en) | Wired circuit board and production method thereof | |
| US6629366B1 (en) | Method of producing a multilayer wiring board | |
| JPH0360188A (ja) | 高密度集積回路を有する接続板の多層配線網の形成方法 | |
| EP0713358A2 (en) | Circuit board | |
| JPH036893A (ja) | 多層薄膜配線基板 | |
| JP2006013030A5 (ja) | ||
| JPS5998597A (ja) | 多層プリント配線板 | |
| JPH03104190A (ja) | 多層配線板およびその製造方法 | |
| JPH10135640A (ja) | プリント配線板の構造及びその製造方法 | |
| JPH07106757A (ja) | 薄膜多層回路基板及びその製造方法 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| KR100873673B1 (ko) | 금속 범프를 이용한 다층 인쇄 회로 기판 및 제조 방법 | |
| JP2023167062A (ja) | プリント配線板およびその製造方法 | |
| JPH04328896A (ja) | 多層プリント配線板 | |
| JP2024116689A (ja) | 複合電子部品 | |
| WO2024171730A1 (ja) | 複合電子部品及びその製造方法 | |
| JPH0481878B2 (ja) | ||
| JPH04223395A (ja) | 薄膜形成用基板 |