JPH04223395A - 薄膜形成用基板 - Google Patents

薄膜形成用基板

Info

Publication number
JPH04223395A
JPH04223395A JP40642290A JP40642290A JPH04223395A JP H04223395 A JPH04223395 A JP H04223395A JP 40642290 A JP40642290 A JP 40642290A JP 40642290 A JP40642290 A JP 40642290A JP H04223395 A JPH04223395 A JP H04223395A
Authority
JP
Japan
Prior art keywords
thin film
substrate
board
conductor
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP40642290A
Other languages
English (en)
Inventor
Kenji Nagata
永田 憲治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP40642290A priority Critical patent/JPH04223395A/ja
Publication of JPH04223395A publication Critical patent/JPH04223395A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は基板上にビアと接続して
形成されている薄膜の該基板からの剥離を抑制して生産
性の向上を図った薄膜形成用基板の構成に関する。
【0002】電子機器分野では特性向上や小型化, 低
価格化等の要求に伴って高密度実装技術が進展しており
、薄膜回路を形成する基板にも層間接続用の導体が充填
されている断面が円形のビアホール(以下単にビアとす
る)を多数具えた両面基板や多層基板が広く使用される
ようになってきている。
【0003】そしてこの場合の基板材質や薄膜構成材料
,ビア充填材は回路構成や使用目的等を考慮して種々使
い分けている現状にある。
【0004】
【従来の技術】図2は従来の薄膜形成用多層基板の構成
例を示す図であり、(2−1) は完成した基板を一部
断面で表わし, また(2−2) は主要部を拡大した
断面図である。
【0005】また図3は問題点を説明する図である。図
2で多層基板1は、所要の位置に断面が円形のビア1a
が, また表面の所要領域にパターニングされた導体1
bが予め形成されている複数(図では5枚)のセラミッ
ク・グリーンシート 1−1〜 1−5を互に位置決め
して積層した後例えば 1000 ℃位の温度で焼成し
て構成したものであり、該多層基板1の露出する両面の
所定位置に導体領域2a〜2gや3a〜3c等をパター
ニング形成することで所要の回路を構成すると共に例え
ば同一面内で離れた位置に存在する導体領域2aと2d
間を導体1bを介して接続したり両面に位置する導体領
域2bと3b間をビア1a′を介して接続する等予め設
定した導体間接続が実現できるようになっている。
【0006】なお破線で示す小円2e′, 2f′, 
2g′は導体領域2e,2f,2gに接続する図示され
ないビア位置を例示したものである。そして一般にかか
る多層基板1の層間接続用のビア1aには充填材として
タングステン(W)や銅(Cu),金(Au) 等が用
いられるが、該基板1にパターン形成する導体領域2a
〜2gや3a〜3cがタンタル(Ta) で形成される
抵抗膜のときには該タンタルに対して接着性のよいタン
グステンをビア1aの充填材として使用し、また該導体
領域が銅で形成される電極膜等のときには銅または金を
ビア1aの充填材として選択するようにしている。
【0007】そこでここでは上記導体領域が銅で形成さ
れる電極膜のときを例としているのでビア1aの充填材
が銅である場合について説明する。この場合該多層基板
1のセラミックからなる表面に直接銅の導体領域(例え
ば2c,3c)を形成すると該セラミック面との密着性
が悪い。
【0008】従って該密着性を向上させるため、基板1
表面の導体2cおよび3c形成部に通常のスパッタリン
グ技術で 1000 〜2000Åのクロム(Cr)層
4aを設けた後所要の銅パターン2c,3c を形成す
るようにしている。なおこの場合の導体領域2c,3c
 は更にその表面をクロム層4bでカバーして大気によ
る酸化を防ぐようにしている。
【0009】(2−2) はこの状態を示したものであ
る。かかる多層基板1では、共に銅からなる導体領域2
a〜2gや3a〜3cと各ビア1aとが銅に対して濡れ
性のよいクロム層4aを介して接続されることになるた
め両者間は確実な接続を保った状態でパターンを形成す
ることができる。
【0010】この場合、該多層基板1のセラミック表面
とクロム薄膜4a間の密着性とビア1aとクロム薄膜4
aひいては導体領域間の密着性を比較すると、後者の密
着性が前者に比して10〜100 倍程度大きい。
【0011】一方、約 250℃程度を必要とするスパ
ッタリング技術で基板1上に被着形成される上記クロム
層4aは該基板1が常温に戻った時点でその膜内に応力
が発生すると共に、爾後の工程で例えば室温〜+200
 ℃程度の温度サイクル試験が基板1に加えられたとき
に該クロム層4aがその上層に位置する銅の導体領域の
引張応力を受けることになり、結果的に該クロム層4a
が基板1から剥離し易くなる。
【0012】かかる剥離現象を説明する図3で、図2同
様にセラミック・グリーンシート6−1〜6−5を焼成
した多層基板6の表面6aには帯状の導体領域7aとL
形の導体領域7bおよび矩形状の導体領域7cが図2同
様にクロム層8a,8b を具えて形成されており、導
体領域7aは長手方向ほぼ中央部に設けてあるビア9a
で下面6bに形成されている導体領域7a′と接続し、
導体領域7bはL形の両端部近傍に設けられている2個
のビア9bで該基板6の中間層に形成した導体7b′お
よび図示されない導体領域にそれぞれ接続されている。 なお矩形状の導体領域7cはほぼ中央部にある1箇所の
ビア9cで例えば下面6bに形成した図示されない導体
領域に接続されている。
【0013】そこで該基板6を温度サイクル試験にかけ
たり長期間にわたって使用すると、図2で説明した如く
基板6側のクロム層8aがその上層の銅の導体領域7a
と7bの引張応力を受けることになり、導体領域7aは
その両端部A,B領域が該基板6から剥離して図示の如
く上側に反った形になり、導体領域7bはその中間屈折
部近傍のC領域が該基板6から剥離して図示のように上
側に反る形となる。
【0014】従って上記導体領域7a,7b が長いと
きには剥離する導体領域が大きくなって基板6から完全
に分離して不安定な状態になったり隣接する例えば矩形
状の導体領域7cとの間隔が変動したりして所定の特性
が保持できなくなることがある。
【0015】
【発明が解決しようとする課題】従来の構成になる薄膜
形成用基板では、導体領域の長さに比して該導体領域に
接続するビアが少ないときには該導体領域のビアから離
れる領域が基板から剥離し易くなり、所定の特性を保持
することが困難になると言う問題があった。
【0016】
【課題を解決するための手段】上記課題は、基板上に該
基板に設けられているビアに接続する薄膜または該薄膜
を介して導体領域を膜形成する薄膜形成用基板であって
、基板上の薄膜形成領域の該領域に接続するビアから離
れた領域の周辺近傍で該基板の回路構成に関係しない余
白位置に、該薄膜と接続する1個または分散配置された
複数個のダミービアが設けられて構成されている薄膜形
成用基板によって達成される。
【0017】
【作用】導体領域とビアとの間は接続力が大きいため両
者間で剥離することがない。そこで本発明では導体領域
ひいてはクロム層のビアから離れた位置に回路に関係し
ないダミーのビアを形成して薄膜形成用基板を構成して
いる。
【0018】従ってクロム層の膜内に発生する応力や爾
後の温度サイクル試験工程等による導体領域の引張応力
で発生する応力を上記ダミービアに吸収させることがで
きて長期間の使用に耐えて生産性のよい薄膜形成用基板
を得ることができる。
【0019】
【実施例】図1は本発明になる薄膜形成用基板を説明す
る構成図であり、図3と同様の構成になる部分を示して
いる。従って図3と同じ対象物には同一の記号を付して
表わしている。
【0020】なお図では図2同様に基板が多層基板であ
る場合について説明する。図1で、図3同様にセラミッ
ク・グリーンシート11−1〜11−5を積層して焼成
した5層からなる多層基板11の表面11a には図3
の導体領域7aと等しい大きさの帯状の導体領域12a
 と図3の導体領域7bと等しい大きさのL形の導体領
域12b および矩形状の導体領域12c が図3同様
にクロム層13a,13b を具えて形成されており、
導体領域12a は長手方向ほぼ中央部に設けた図2同
様のビア14a で下面11b に位置する導体領域1
2a ′と接続し、導体領域12b はL形の両端部近
傍に設けられている2個のビア14b で該基板11の
中間層に形成した導体 12b′に接続されていること
は図3と同様である。なお矩形状の導体領域12c は
ほぼ中央部に位置する1箇所のビア14c で下面11
b 上の図示しない導体領域に接続されている。
【0021】そして特にこの場合の基板11は、上記導
体領域12aの両端部(図3の領域A,B)近傍の回路
構成に関係しない2箇所と上記導体領域12b の屈折
部(図3の領域C)近傍の回路構成に関係しない1箇所
に、例えば11−1と11−2の2層に跨がる深さを持
つダミービア15が形成されている。なおこのダミービ
ア15は必要とする上記ビア14a,14b と同様の
手段で該基板11形成時に設けることができる。
【0022】この場合、導体領域12a はその中間部
のビア14aと両端部近傍のダミービア15の3箇所で
クロム層13a を介して基板面に密着し、また導体領
域12b は両端部のビア14b と屈折部のダミービ
ア15の3箇所で基板面に密着するので、図3で説明し
たような剥離が発生することがない。
【0023】かかる構成になる薄膜形成用多層基板では
、クロム層すなわち導体領域と基板面との間の密着を分
散配置したビアとダミービアとで実現できるので、該ダ
ミービアの配置位置を導体領域の形状に合わせて適当に
設定することで基板11を温度サイクル試験にかけたり
長期間にわたって使用しても特性的に変動することのな
い生産性に優れた薄膜形成用多層基板を得ることができ
る。
【0024】なお、上記導体領域12a や12b の
幅が上記ダミービア15の大きさに比して広いときには
両端部近傍の幅方向に複数のダミービア15を整列して
配置したりまた該導体領域12a や12b の幅方向
にのびる角形のダミービア15を設けても確実な効果が
得られると共に、上記矩形状の導体領域12c がビア
14c に比べて大きい場合には例えば図の×印で示す
四隅に上記ダミービア15を設けると該導体領域12c
 を確実に基板11に密着させることができる。
【0025】また、基板上に形成する導体領域が回路の
抵抗膜を構成するタンタル(Ta)薄膜の場合には該タ
ンタル薄膜と密着性のよいタングステン(W)を充填材
とするビアおよびダミービアを設けることで同様の密着
性を得ることができる。
【0026】
【発明の効果】上述の如く本発明により、基板上に形成
する薄膜の該基板からの剥離を抑制して生産性の向上を
図った薄膜形成用基板を提供することができる。
【0027】なお本発明の説明では5層の多層基板を例
としているが、如何なる層数の基板でも同等の効果が得
られることは明らかである。
【図面の簡単な説明】
【図1】  本発明になる薄膜形成用基板を説明する構
成図である。
【図2】  従来の薄膜形成用多層基板の構成例を示す
図である。
【図3】  問題点を説明する図である。
【符号の説明】
11, 11−1〜11−5    多層基板    
  11a   表面11b   下面       
                  12a, 12
a′,12b,12c  導体領域 12b ′導体                  
        13a,13b     クロム層 14a,14b,14c   ビア         
        15          ダミービア

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  基板(11)上に該基板(11)に設
    けられているビア(14a,14b…) に接続する薄
    膜(13a) または該薄膜(13a) を介して導体
    領域(12a,12b…) を膜形成する薄膜形成用基
    板であって、基板(11)上の薄膜(13a) 形成領
    域の該領域に接続するビア(14a,14b…) から
    離れた領域の周辺近傍で該基板(11)の回路構成に関
    係しない余白位置に、該薄膜(13a) と接続する1
    個または分散配置された複数個のダミービア(15)が
    設けられて構成されていることを特徴とした薄膜形成用
    基板。
  2. 【請求項2】  前記の薄膜(13a) を形成する基
    板が多層基板であることを特徴とした請求項1記載の薄
    膜形成用基板。
JP40642290A 1990-12-26 1990-12-26 薄膜形成用基板 Withdrawn JPH04223395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP40642290A JPH04223395A (ja) 1990-12-26 1990-12-26 薄膜形成用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40642290A JPH04223395A (ja) 1990-12-26 1990-12-26 薄膜形成用基板

Publications (1)

Publication Number Publication Date
JPH04223395A true JPH04223395A (ja) 1992-08-13

Family

ID=18516040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40642290A Withdrawn JPH04223395A (ja) 1990-12-26 1990-12-26 薄膜形成用基板

Country Status (1)

Country Link
JP (1) JPH04223395A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020004345A1 (ja) * 2018-06-28 2020-01-02 株式会社フジクラ 高周波受動部品
JP2021015903A (ja) * 2019-07-12 2021-02-12 株式会社フジクラ プリント基板及び予知方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020004345A1 (ja) * 2018-06-28 2020-01-02 株式会社フジクラ 高周波受動部品
JP2021015903A (ja) * 2019-07-12 2021-02-12 株式会社フジクラ プリント基板及び予知方法

Similar Documents

Publication Publication Date Title
JPH10190192A (ja) 印刷回路板製造プロセス
US5406034A (en) Circuit board having stepped vias
JPH04223395A (ja) 薄膜形成用基板
JP2007281000A (ja) 配線回路基板およびその製造方法
JPH03104190A (ja) 多層配線板およびその製造方法
JPH01257397A (ja) 金属プリント基板
JP2002084107A (ja) 伝送線路を有する多層配線基板
JP3227828B2 (ja) 多層薄膜デバイスと薄膜の接続方法
JP4285751B2 (ja) 配線基板、及びその製造方法
JPH06302951A (ja) 配線基板及びその製造方法
JPH10135640A (ja) プリント配線板の構造及びその製造方法
JPH06177277A (ja) 半導体装置の製造方法
JP2605524B2 (ja) 薄膜多層回路基板
JP3171679B2 (ja) 多層回路基板及びその製造方法
JPH01117329A (ja) 薄膜装置の絶縁膜製造方法
JPH03240210A (ja) 高周波用チップコイル
JP2569716B2 (ja) 多層厚膜ic基板の製造法
JPH06302961A (ja) 混成多層配線基板とその製造方法
JPS5820159B2 (ja) 交叉配線を有する薄膜回路基板の製造方法
JPS62295494A (ja) 高速素子実装用回路基板の製造方法
JPH0472794A (ja) 多層回路基板の湿式エッチング方法
JPH0413878B2 (ja)
JPS61102095A (ja) 多層配線基板
JPS60164395A (ja) 多層回路基板およびその製造方法
JPS63102398A (ja) セラミツク回路基板の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980312