JPH0369150A - Ｌｓｉの実装構造 - Google Patents
Ｌｓｉの実装構造Info
- Publication number
- JPH0369150A JPH0369150A JP1206199A JP20619989A JPH0369150A JP H0369150 A JPH0369150 A JP H0369150A JP 1206199 A JP1206199 A JP 1206199A JP 20619989 A JP20619989 A JP 20619989A JP H0369150 A JPH0369150 A JP H0369150A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- bonding pad
- board
- bonded
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＳＩの実装構造に関する。
従来、ボード上に複数ＬＳＩで演算処理装置等を構成し
ている場合には、例えば第４図のようにボード４−１上
に論理ＬＳＩ４−２とメモリＬＳＩ４−３とを配置して
いる。このときは論理構成上、メモ！ＪＬＳＩ等を用い
る場合には、他の論理ＬＳＩとは別々に専用設計された
メモ！ＪＬＳＩをボード上に配置するという方法を採用
している。
ている場合には、例えば第４図のようにボード４−１上
に論理ＬＳＩ４−２とメモリＬＳＩ４−３とを配置して
いる。このときは論理構成上、メモ！ＪＬＳＩ等を用い
る場合には、他の論理ＬＳＩとは別々に専用設計された
メモ！ＪＬＳＩをボード上に配置するという方法を採用
している。
論理ＬＳＩ内の一部分にメモリＬＳＩを配置する場合は
第５図のようにメモリ部５−２と論理部５−３とを配置
したメモリ付論理ＬＳＩ５−１の如くに構成している。
第５図のようにメモリ部５−２と論理部５−３とを配置
したメモリ付論理ＬＳＩ５−１の如くに構成している。
上述した従来のＬＳＩの実装構造は第４図のようにボー
ド上に論理ＬＳＩとメモリＬＳＩを混在して配置した場
合には、メモ！ＪＬＳＩからデータを論理ＬＳＩへ読み
出す場合にボード上の配線パターンを介しているために
読み出し時間が遅くなり、又メモ！ＪＬＳＩがあるため
に論理ＬＳＩ間の距離が長くなり遅延時間が大きくなる
という欠点がある。又第５図のように論理ＬＳＩの一部
にメモリ部を形成した場合には、論理部の集積度が小さ
くなり細分化されるため論理ＬＳＩ間の配線が多くなり
、またメモリ部の近傍から信号線を出す場合には、論理
部からメモリ部を通過してＬＳＩ外へ出るために配線が
長くなり、遅延時間が大きくなる。さらにメモリ部を専
用設計、製造する場合は、メモリ付論理ＬＳＩとしての
歩留りが悪くなるという欠点があった。
ド上に論理ＬＳＩとメモリＬＳＩを混在して配置した場
合には、メモ！ＪＬＳＩからデータを論理ＬＳＩへ読み
出す場合にボード上の配線パターンを介しているために
読み出し時間が遅くなり、又メモ！ＪＬＳＩがあるため
に論理ＬＳＩ間の距離が長くなり遅延時間が大きくなる
という欠点がある。又第５図のように論理ＬＳＩの一部
にメモリ部を形成した場合には、論理部の集積度が小さ
くなり細分化されるため論理ＬＳＩ間の配線が多くなり
、またメモリ部の近傍から信号線を出す場合には、論理
部からメモリ部を通過してＬＳＩ外へ出るために配線が
長くなり、遅延時間が大きくなる。さらにメモリ部を専
用設計、製造する場合は、メモリ付論理ＬＳＩとしての
歩留りが悪くなるという欠点があった。
本発明の第１の発明のＬＳＩの実装構造は、ＬＳＩ基板
と該ＬＳＩ基板上にフェイスアップで固定された第１の
ＬＳＩと、該第１のＬＳＩ面上にボンディングされた第
２のＬＳＩよりなるＬＳＩの実装構造において、第２の
ＬＳＩを第１のＬＳＩより小さくし、該第１のＬＳＩの
面上のボンディングパッド（以下第１のボンディングパ
ッドという）上に形成された第１の金属バンプを介して
熱圧着による金属共晶でボンディングされ、該第１のＬ
ＳＩと該ＬＳＩ基板との電気的接続を取っているボンデ
ィングパッド（以下第２のボンディングパッドという）
上の第２の金属バンプが前記第１の金属バンプと、同一
プロセスで生成して構成される。
と該ＬＳＩ基板上にフェイスアップで固定された第１の
ＬＳＩと、該第１のＬＳＩ面上にボンディングされた第
２のＬＳＩよりなるＬＳＩの実装構造において、第２の
ＬＳＩを第１のＬＳＩより小さくし、該第１のＬＳＩの
面上のボンディングパッド（以下第１のボンディングパ
ッドという）上に形成された第１の金属バンプを介して
熱圧着による金属共晶でボンディングされ、該第１のＬ
ＳＩと該ＬＳＩ基板との電気的接続を取っているボンデ
ィングパッド（以下第２のボンディングパッドという）
上の第２の金属バンプが前記第１の金属バンプと、同一
プロセスで生成して構成される。
本発明の第２の発明のＬＳＩの実装構造は、ＬＳＩ基板
と該ＬＳＩ基板上にフェイスアップで固定された第１の
ＬＳＩと、該第１のＬＳＩ素子面上にボンディングされ
た第２のＬＳＩよりなるＬＳＩの実装構造において、第
２のＬＳＩを第１のＬＳＩより小さくし、該第１のＬＳ
Ｉ素子面上のボンディングパッド（以下第１のボンディ
ングパッドという）上に形成された第１の金属バンプを
介して導電性シートを用いて熱圧着でボンディングされ
、該第１のＬＳＩと該ＬＳＩ基板との電気的接続を取っ
ているボンディングパッド（以下第２のボンディングパ
ッドという）上の構造と前記第１のボンディングパッド
上の構造とが同一プロセスで生成して構成される。
と該ＬＳＩ基板上にフェイスアップで固定された第１の
ＬＳＩと、該第１のＬＳＩ素子面上にボンディングされ
た第２のＬＳＩよりなるＬＳＩの実装構造において、第
２のＬＳＩを第１のＬＳＩより小さくし、該第１のＬＳ
Ｉ素子面上のボンディングパッド（以下第１のボンディ
ングパッドという）上に形成された第１の金属バンプを
介して導電性シートを用いて熱圧着でボンディングされ
、該第１のＬＳＩと該ＬＳＩ基板との電気的接続を取っ
ているボンディングパッド（以下第２のボンディングパ
ッドという）上の構造と前記第１のボンディングパッド
上の構造とが同一プロセスで生成して構成される。
本発明の第３の発明のＬＳＩの実装構造は、ＬＳＩ基板
と該ＬＳＩ基板上にフェイスアップで固定された第１の
ＬＳＩと、該第１のＬＳＩ素子面上にボンディングされ
た第２のＬＳＩよりなるＬＳＩの実装構造において、第
２のＬＳＩを第１のＬＳＩより小さくし、該ＭｌのＬＳ
Ｉ素子面上のボンディングパッド上に形成された半田バ
ンプを加熱処理して半田付けにより第１のＬＳＩ上のボ
ンディングパッド（第１のボンディングパッドという）
にボンディングされ、該第１のＬＳＩと該ＬＳＩ基板と
の電気的接続を取っているボンディングパッド（以下第
２のボンディングパッドという）上の構造と前記第１の
ＬＳＩのボンディングパッド上の構造とが、同一プロセ
スで生皮して構成される。
と該ＬＳＩ基板上にフェイスアップで固定された第１の
ＬＳＩと、該第１のＬＳＩ素子面上にボンディングされ
た第２のＬＳＩよりなるＬＳＩの実装構造において、第
２のＬＳＩを第１のＬＳＩより小さくし、該ＭｌのＬＳ
Ｉ素子面上のボンディングパッド上に形成された半田バ
ンプを加熱処理して半田付けにより第１のＬＳＩ上のボ
ンディングパッド（第１のボンディングパッドという）
にボンディングされ、該第１のＬＳＩと該ＬＳＩ基板と
の電気的接続を取っているボンディングパッド（以下第
２のボンディングパッドという）上の構造と前記第１の
ＬＳＩのボンディングパッド上の構造とが、同一プロセ
スで生皮して構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）は本発明の第１の実施例の平面図、第１図
（ｂ）は本発明の第２〜第４の実施例の平面図、第２図
（ａ）〜（ｄ）は本発明の第１〜第４の実施例の断面図
である。第３図は本発明による実装構造を持ったＬＳＩ
をボードに実装した場合の平面図である。
（ｂ）は本発明の第２〜第４の実施例の平面図、第２図
（ａ）〜（ｄ）は本発明の第１〜第４の実施例の断面図
である。第３図は本発明による実装構造を持ったＬＳＩ
をボードに実装した場合の平面図である。
まず、第１の実施例（第１の発明の一実施例）について
説明する。第２図（ａ）を見るに、１−１はＬＳＩ基板
、１−２は第１のＬＳＩ基板上に固定された論理ＬＳＩ
（ＬＳＩ基板上に固定された論理ＬＳＩ）、１−３は第
２のボンディングパッド、１−４は第１ボンディングパ
ッド、１−５はＬＳＩ基板とのボンディング用に転写さ
れた第１の金属バンプ、１−５はメモリチップとのボン
ディング用に転写された第１の金属バンプ、１−７は第
１の金属バンプ１−５を介してボンディングされたメモ
リ用の第２のＬＳＩである。論理ＬＳＩである第１のＬ
ＳＩｌ−２とメモリＬＳＩである第２のＬＳＩｌ−７は
第１の金属バンブｌ−５を介して電気的接続があるため
に、ＬＳＩ基板１−１及びボードを介さずにメモリＬＳ
Ｉ内のデータを読み出すことができる。また、論理ＬＳ
Ｉである第１のＬＳＩｌ−２とＬＳＩ基板′１−１とは
、第２の金属バンプ１−５を介すると共に続いてタブフ
ィンガー１−８を介して、電気的接続を取っているが、
メモリＬＳＩが論理ＬＳＩよりも小さいためにボンディ
ングに問題のない構造となっている。製造工程は、論理
ＬＳＩ、メモリＬＳＩを別々に製造し、論理ＬＳＩ上に
第１金属バンブと第２の金属バンプとを同時に転写し、
タブフィンガー１−８を用いて論理ＬＳＩすなわち第１
のＬＳＩｌ−２をＬＳＩ基板上１−１にボンディングし
、後に第１の金属バンプ１−５を介してメモ！、ｌＬＳ
Ｉすなわち第２のＬＳＩｌ７を熱圧着により、第１の金
属バンプ１−５と、第２のＬＳＩボンディングパッド間
に金属共晶を起こすことによって、第１のＬＳＩ（すな
わち論理ＬＳＩ上）にボンディングする。
説明する。第２図（ａ）を見るに、１−１はＬＳＩ基板
、１−２は第１のＬＳＩ基板上に固定された論理ＬＳＩ
（ＬＳＩ基板上に固定された論理ＬＳＩ）、１−３は第
２のボンディングパッド、１−４は第１ボンディングパ
ッド、１−５はＬＳＩ基板とのボンディング用に転写さ
れた第１の金属バンプ、１−５はメモリチップとのボン
ディング用に転写された第１の金属バンプ、１−７は第
１の金属バンプ１−５を介してボンディングされたメモ
リ用の第２のＬＳＩである。論理ＬＳＩである第１のＬ
ＳＩｌ−２とメモリＬＳＩである第２のＬＳＩｌ−７は
第１の金属バンブｌ−５を介して電気的接続があるため
に、ＬＳＩ基板１−１及びボードを介さずにメモリＬＳ
Ｉ内のデータを読み出すことができる。また、論理ＬＳ
Ｉである第１のＬＳＩｌ−２とＬＳＩ基板′１−１とは
、第２の金属バンプ１−５を介すると共に続いてタブフ
ィンガー１−８を介して、電気的接続を取っているが、
メモリＬＳＩが論理ＬＳＩよりも小さいためにボンディ
ングに問題のない構造となっている。製造工程は、論理
ＬＳＩ、メモリＬＳＩを別々に製造し、論理ＬＳＩ上に
第１金属バンブと第２の金属バンプとを同時に転写し、
タブフィンガー１−８を用いて論理ＬＳＩすなわち第１
のＬＳＩｌ−２をＬＳＩ基板上１−１にボンディングし
、後に第１の金属バンプ１−５を介してメモ！、ｌＬＳ
Ｉすなわち第２のＬＳＩｌ７を熱圧着により、第１の金
属バンプ１−５と、第２のＬＳＩボンディングパッド間
に金属共晶を起こすことによって、第１のＬＳＩ（すな
わち論理ＬＳＩ上）にボンディングする。
次に、第２の実施例（第２の発明の第１の実施例）につ
いて説明する。
いて説明する。
第２図（ｂ）を見るに、１−１はＬＳＩ基板、ｌ−２は
第１のＬＳＩ（ＬＳＩ基板上に固定された論理ＬＳＩ）
、１−３ＡはＩＬＢパッド（第２のボンディングパッド
）、１−４は第１のボンディングパッド、１−５は（Ｌ
ＳＩ基板とのボンディング用に転写された）第１の金属
バンプ、１−６Ａはメモリチップとのボンディング用に
転写されたＩＬＢ用金属バンブ、１−７は第２のＬＳＩ
（第１の金属バンプ１−５を介してボンディングされた
メモ！Ｊ ＬＳ Ｉ）、１−１１は（有機材料に導電性
物質を混入した）導電性シートである。第１のＬＳＩｌ
−２と第２のＬＳＩは第１の金属バンプを介して導電性
シートにより電気的接続があるためにＬＳＩ基板及びボ
ードを介さずにメモリＬＳＩである第２のＬＳＩｌ−７
内のデータを読み出すことができる。また論理ＬＳＩで
ある第１のＬＳＩｌ−２とＬＳＩ基板１−１とは、第１
の金属バンプ１−５とワイヤー又はタブフィンガー１−
８とを介して、電気的接続を行っているが、メモリ用の
第２のＬＳＩｌ−７が論理用の第１のＬＳＩｌ−２より
も小さいために、ボンディングに問題のない構造となっ
ている。製造工程は、第２のＬＳＩｌ−７，第１のＬＳ
Ｉｌ−２を別々に製造し、第」のＬＳＩｌ−２上に第１
の金属バンプ１−５とＩＬＢ用金属バンプ１−６Ａとを
同時に転写し、第１のＬＳＩｌ−２をタブフィンガー１
−８によってＬＳＩ基板上１−１上にボンディングし、
導電性シー）１−１１をはり付は後に、第１の金属バン
ブ１−５と第２のＬＳＩボンディングパッド１−９を位
置合わせし、加熱圧着することにより第１のＬＳＩ上に
メモリＬＳＩをボンディングする。なお第１のＬＳＩと
ＬＳＩ基板１−１とをワイヤーによるボンディングの場
合には第２金属バンプがないために、第１の金属バンブ
を介さず、第１ボンディングパッド上へ直接導電性シー
トをはり付は第２のＬＳＩを上記の方法でボンディング
する。
第１のＬＳＩ（ＬＳＩ基板上に固定された論理ＬＳＩ）
、１−３ＡはＩＬＢパッド（第２のボンディングパッド
）、１−４は第１のボンディングパッド、１−５は（Ｌ
ＳＩ基板とのボンディング用に転写された）第１の金属
バンプ、１−６Ａはメモリチップとのボンディング用に
転写されたＩＬＢ用金属バンブ、１−７は第２のＬＳＩ
（第１の金属バンプ１−５を介してボンディングされた
メモ！Ｊ ＬＳ Ｉ）、１−１１は（有機材料に導電性
物質を混入した）導電性シートである。第１のＬＳＩｌ
−２と第２のＬＳＩは第１の金属バンプを介して導電性
シートにより電気的接続があるためにＬＳＩ基板及びボ
ードを介さずにメモリＬＳＩである第２のＬＳＩｌ−７
内のデータを読み出すことができる。また論理ＬＳＩで
ある第１のＬＳＩｌ−２とＬＳＩ基板１−１とは、第１
の金属バンプ１−５とワイヤー又はタブフィンガー１−
８とを介して、電気的接続を行っているが、メモリ用の
第２のＬＳＩｌ−７が論理用の第１のＬＳＩｌ−２より
も小さいために、ボンディングに問題のない構造となっ
ている。製造工程は、第２のＬＳＩｌ−７，第１のＬＳ
Ｉｌ−２を別々に製造し、第」のＬＳＩｌ−２上に第１
の金属バンプ１−５とＩＬＢ用金属バンプ１−６Ａとを
同時に転写し、第１のＬＳＩｌ−２をタブフィンガー１
−８によってＬＳＩ基板上１−１上にボンディングし、
導電性シー）１−１１をはり付は後に、第１の金属バン
ブ１−５と第２のＬＳＩボンディングパッド１−９を位
置合わせし、加熱圧着することにより第１のＬＳＩ上に
メモリＬＳＩをボンディングする。なお第１のＬＳＩと
ＬＳＩ基板１−１とをワイヤーによるボンディングの場
合には第２金属バンプがないために、第１の金属バンブ
を介さず、第１ボンディングパッド上へ直接導電性シー
トをはり付は第２のＬＳＩを上記の方法でボンディング
する。
次に、第３の実施例（第２の発明の第２の実施例）につ
いて説明する。
いて説明する。
第２図（ｃ）を見るに、１−１はＬＳＩ基板、ｌ−２は
第２のＬＳＩ（ＬＳＩ基板１−１上に固定された論理Ｌ
ＳＩ）、１−３ＡはＩＬＢパッド（第２のボンディング
パッド）、１−４は第１ボンディングパッド、１−５は
（ＬＳＩ基板とのボンディング用に転写された）第１の
金属バンブ、１−６Ａはメモリチップとのボンディング
用に転写されたＩＬＢ用金属バンプ、１−７は第２のＬ
ＳＩ（第１の金属バンプ１−５を介してボンディングさ
れたメモ！Ｊ ＬＳ Ｉ）、１−１２は有機材料に導電
材料を混入した導電性ペーストである。第１のＬＳＩｌ
−２と第２のＬＳＩは第１の金属バンブを介して導電性
ペーストにより電気的接続があるために、ＬＳＩ基板及
びボードを介さずにメモリＬＳＩである第２のＬＳＩｌ
−７内のデータを読み出すことができる。また論理ＬＳ
Ｉである第１のＬＳＩｌ−２とＬＳＩ基板１−１とは、
第１の金属バンブ１−５とワイヤー又はタブフィンガー
１−８とを介して、電気的接続を行っているが、メモリ
用の第２のＬＳＩが論理ＬＳＩよりも小さいためにボン
ディングに問題のない構造となっている。製造工程は、
第２のＬＳＩｌ−７゜第１のＬＳＩｌ−２を別々に製造
し、第１のＬＳＩ１−２上に第１の金属バンプ１−５と
ＩＬＢ用金属バンプ１−６Ａとを同時に転写し、第１の
ＬＳＩをタブによってＬＳＩ基板上１−１にボンディン
グし、後に第１の金属バンブ１−５に部分的に導電性ペ
ーストの印刷を行い、第２のＬＳＩボンディングパッド
１−９と位置合わせを行った後に圧着し熱硬化させ論理
ＬＳＩ（第１のＬＳｌｌ−２）上にボンディングする。
第２のＬＳＩ（ＬＳＩ基板１−１上に固定された論理Ｌ
ＳＩ）、１−３ＡはＩＬＢパッド（第２のボンディング
パッド）、１−４は第１ボンディングパッド、１−５は
（ＬＳＩ基板とのボンディング用に転写された）第１の
金属バンブ、１−６Ａはメモリチップとのボンディング
用に転写されたＩＬＢ用金属バンプ、１−７は第２のＬ
ＳＩ（第１の金属バンプ１−５を介してボンディングさ
れたメモ！Ｊ ＬＳ Ｉ）、１−１２は有機材料に導電
材料を混入した導電性ペーストである。第１のＬＳＩｌ
−２と第２のＬＳＩは第１の金属バンブを介して導電性
ペーストにより電気的接続があるために、ＬＳＩ基板及
びボードを介さずにメモリＬＳＩである第２のＬＳＩｌ
−７内のデータを読み出すことができる。また論理ＬＳ
Ｉである第１のＬＳＩｌ−２とＬＳＩ基板１−１とは、
第１の金属バンブ１−５とワイヤー又はタブフィンガー
１−８とを介して、電気的接続を行っているが、メモリ
用の第２のＬＳＩが論理ＬＳＩよりも小さいためにボン
ディングに問題のない構造となっている。製造工程は、
第２のＬＳＩｌ−７゜第１のＬＳＩｌ−２を別々に製造
し、第１のＬＳＩ１−２上に第１の金属バンプ１−５と
ＩＬＢ用金属バンプ１−６Ａとを同時に転写し、第１の
ＬＳＩをタブによってＬＳＩ基板上１−１にボンディン
グし、後に第１の金属バンブ１−５に部分的に導電性ペ
ーストの印刷を行い、第２のＬＳＩボンディングパッド
１−９と位置合わせを行った後に圧着し熱硬化させ論理
ＬＳＩ（第１のＬＳｌｌ−２）上にボンディングする。
さらに、第４の実施例について説明する。
第２図（ｄ）を見るに、■−１はＬＳＩ基板、１−２は
第２のＬＳＩ（ＬＳＩ基板１−１上に固定された論理Ｌ
ＳＩ）、１−３ＡはＩＬＢパッド（第２のボンディング
パッド）、１＝４は第１ボンディングパッド、１−５Ａ
は（第２のＬＳＩに形成された）半田パンプ、１−６Ａ
はＬＳＩ基板とのボンディング用に転写されたＩＬＢ用
金属バンブ、１−７は１−６を介してボンディングされ
た第２０．ＬＳＩである。第１のＬＳＩｌ−２と第２の
ＬＳＩは半田バンプを介して電気的接続があるために、
ＬＳＩ基板及びボードを介さずにメモリＬＳＩである第
２のＬＳＩｌ−７内のデータを読み出すことができる。
第２のＬＳＩ（ＬＳＩ基板１−１上に固定された論理Ｌ
ＳＩ）、１−３ＡはＩＬＢパッド（第２のボンディング
パッド）、１＝４は第１ボンディングパッド、１−５Ａ
は（第２のＬＳＩに形成された）半田パンプ、１−６Ａ
はＬＳＩ基板とのボンディング用に転写されたＩＬＢ用
金属バンブ、１−７は１−６を介してボンディングされ
た第２０．ＬＳＩである。第１のＬＳＩｌ−２と第２の
ＬＳＩは半田バンプを介して電気的接続があるために、
ＬＳＩ基板及びボードを介さずにメモリＬＳＩである第
２のＬＳＩｌ−７内のデータを読み出すことができる。
また、論理ＬＳＩである第１のＬＳＩｌ−２とＬＳＩ基
板１−１とは、第１の金属バンプ１−５を介してワイヤ
ー又はタブフィンガー１−８とを介して、電気的接続を
行っているが、メモリ用の第２のＬＳＩｌ−７が論理用
の第１のＬＳＩｌｌ−２よりも小さいために、ボンディ
ングに問題のない構造となっている。製造工程は、第２
のＬＳＩｌ−７，第１のＬＳＩｌ−７を別々に製造し、
第１のＬＳＩｌ−２上にＩＬＢ用金属バンブ１−６Ａを
転写し、第１のＬＳＩ１−２をタブフィンガー１−８に
よってＬＳＩ基板上１−１にボンディングし、その後に
メツキ工程により半田パンプが（１−６Ａ）形成された
第２のＬＳＩの半田バンブ１−５Ａと第１のＬＳＩ第１
ボンディングパッドとの位置合わせを行った後加熱しボ
ンディングする。なお、第１のＬＳＩ１−２とＬＳＩ基
板１−１とがワイヤーによりボンディングされている場
合には、第１ボンディングパッド及び第２ボンディング
パッド共に何の加工処理も不要となる。
板１−１とは、第１の金属バンプ１−５を介してワイヤ
ー又はタブフィンガー１−８とを介して、電気的接続を
行っているが、メモリ用の第２のＬＳＩｌ−７が論理用
の第１のＬＳＩｌｌ−２よりも小さいために、ボンディ
ングに問題のない構造となっている。製造工程は、第２
のＬＳＩｌ−７，第１のＬＳＩｌ−７を別々に製造し、
第１のＬＳＩｌ−２上にＩＬＢ用金属バンブ１−６Ａを
転写し、第１のＬＳＩ１−２をタブフィンガー１−８に
よってＬＳＩ基板上１−１にボンディングし、その後に
メツキ工程により半田パンプが（１−６Ａ）形成された
第２のＬＳＩの半田バンブ１−５Ａと第１のＬＳＩ第１
ボンディングパッドとの位置合わせを行った後加熱しボ
ンディングする。なお、第１のＬＳＩ１−２とＬＳＩ基
板１−１とがワイヤーによりボンディングされている場
合には、第１ボンディングパッド及び第２ボンディング
パッド共に何の加工処理も不要となる。
以上説明したように本発明では、論理ＬＳＩ上に直接メ
モリＬＳＩが搭載されているために、ボードパターンを
介さずにメモリ内データを読み出せるために、第５図の
ように論理ＬＳＩ内にメモリ部を含んだＬＳＩと同じよ
うに高速にメモリ内データを読み書きできると共に、ボ
ード上に搭載するＬＳＩ数も第３図のように減少してい
るために論理ＬＳＩ間の距離が短かくなっているために
全体が高速に動作が可能になり、論理ＬＳＩ及びメモり
ＬＳＩを専用に設計しているために各々の歩留りが向上
するという効果がある。また、第１ＬＳＩと第２ＬＳＩ
及びタブフィンガーとのボンディングは同時転写により
行っているので製造工程も増加せず、第１ＬＳＩとＬＳ
Ｉ基板とのボンディングは、メモリＬＳＩを搭載するし
ないに関係なくタブを用いているために、ボード上へは
同様な実装方法で搭載できるという効果がある。
モリＬＳＩが搭載されているために、ボードパターンを
介さずにメモリ内データを読み出せるために、第５図の
ように論理ＬＳＩ内にメモリ部を含んだＬＳＩと同じよ
うに高速にメモリ内データを読み書きできると共に、ボ
ード上に搭載するＬＳＩ数も第３図のように減少してい
るために論理ＬＳＩ間の距離が短かくなっているために
全体が高速に動作が可能になり、論理ＬＳＩ及びメモり
ＬＳＩを専用に設計しているために各々の歩留りが向上
するという効果がある。また、第１ＬＳＩと第２ＬＳＩ
及びタブフィンガーとのボンディングは同時転写により
行っているので製造工程も増加せず、第１ＬＳＩとＬＳ
Ｉ基板とのボンディングは、メモリＬＳＩを搭載するし
ないに関係なくタブを用いているために、ボード上へは
同様な実装方法で搭載できるという効果がある。
第１図（ａ）は本発明の第１の実施例の平面図、第１図
（ｂ）は本発明の第２〜４の実施例の平面図、第２図（
ａ）〜（ｄ）はそれぞれ第１〜第４の実施例の断面図、
第３図は本発明による第１〜第４の実施例のメモリ付論
理ＬＳＩのボードの平面図、第４図は従来のＬＳＩ実装
によるボードの平面図、第５図は従来のメモリ付論理Ｌ
ＳＩの平面図。 １−１・・・・・・ＬＳＩ基板、１−２・・・・・・第
１のＬＳＩ、１−３・・・・・・第２のボンディングパ
ッド、１−３Ａ・・・・・・ＩＬＢパッド、１−４・・
・・・・第１のボンディングパッド、１−５・・・・・
・第１の金属バンプ、１−５Ａ・・・・・・半田バンプ
、１−６・・・・・・第２の金属バンプ、１−６Ａ・・
・・・・ＩＬＢ用金属バンプ、１−７・・・・・・第２
のＬＳＬ １−８・・・・・・タブフィンガー１−９・
・・・・・第２のＬＳＩボンディングパッド、１−１０
・・・・・・配線パターン、３−１・・・・・・ボード
、３−２・・・・・・メモリＬＳＩを搭載した論理ＬＳ
Ｉ、３−３・・・・・・論理ＬＳＩ、３−４・・・・・
・メモリＬＳＩ、４−１・・・・・・ボード、４−２・
・・・・・論理ＬＳＩ、４−３・・・・・・メモリＬＳ
Ｉ、５−＝１・・・・・・メモリ付論理ＬＳＩ％ ５−
２・・・・・・メモリ部、５−３・・・・・・論理部。
（ｂ）は本発明の第２〜４の実施例の平面図、第２図（
ａ）〜（ｄ）はそれぞれ第１〜第４の実施例の断面図、
第３図は本発明による第１〜第４の実施例のメモリ付論
理ＬＳＩのボードの平面図、第４図は従来のＬＳＩ実装
によるボードの平面図、第５図は従来のメモリ付論理Ｌ
ＳＩの平面図。 １−１・・・・・・ＬＳＩ基板、１−２・・・・・・第
１のＬＳＩ、１−３・・・・・・第２のボンディングパ
ッド、１−３Ａ・・・・・・ＩＬＢパッド、１−４・・
・・・・第１のボンディングパッド、１−５・・・・・
・第１の金属バンプ、１−５Ａ・・・・・・半田バンプ
、１−６・・・・・・第２の金属バンプ、１−６Ａ・・
・・・・ＩＬＢ用金属バンプ、１−７・・・・・・第２
のＬＳＬ １−８・・・・・・タブフィンガー１−９・
・・・・・第２のＬＳＩボンディングパッド、１−１０
・・・・・・配線パターン、３−１・・・・・・ボード
、３−２・・・・・・メモリＬＳＩを搭載した論理ＬＳ
Ｉ、３−３・・・・・・論理ＬＳＩ、３−４・・・・・
・メモリＬＳＩ、４−１・・・・・・ボード、４−２・
・・・・・論理ＬＳＩ、４−３・・・・・・メモリＬＳ
Ｉ、５−＝１・・・・・・メモリ付論理ＬＳＩ％ ５−
２・・・・・・メモリ部、５−３・・・・・・論理部。
Claims (1)
- 【特許請求の範囲】 １、ＬＳＩ基板と該ＬＳＩ基板上にフェイスアップで固
定された第１のＬＳＩと、該第１のＬＳＩ面上にボンデ
ィングされた第２のＬＳＩよりなるＬＳＩの実装構造に
おいて、第２のＬＳＩを第１のＬＳＩより小さくし、該
第１のＬＳＩの面上のボンディングパッド（以下第１の
ボンディングパッドという）上に形成された第１の金属
バンプを介して熱圧着による金属共晶でボンディングさ
れ、該第１のＬＳＩと該ＬＳＩ基板との電気的接続を取
っているボンディングパッド（以下第２のボンディング
パッドという）上の第２の金属バンプが前記第１の金属
バンプと、同一プロセスで生成して成ることを特徴とす
るＬＳＩの実装構造。 ２、ＬＳＩ基板と該ＬＳＩ基板上にフェイスアップで固
定された第１のＬＳＩと、該第１のＬＳＩ素子面上にボ
ンディングされた第２のＬＳＩよりなるＬＳＩの実装構
造において、第２のＬＳＩを第１のＬＳＩより小さくし
、該第１のＬＳＩ素子面上のボンディングパッド（以下
第１のボンディングパッドという）上に形成された第１
の金属バンプを介して導電性シートを用いて熱圧着でボ
ンディングされ、該第１のＬＳＩと該ＬＳＩ基板との電
気的接続を取っているボンディングパッド（以下第２の
ボンディングパッドという）上の構造と前記第１のボン
ディングパッド上の構造とが同一プロセスで生成して成
ることを特徴とするＬＳＩの実装構造。 ３、該第１のＬＳＩと該第２のＬＳＩとを該第１の金属
バンプを介して導電性シートを用いて、熱圧着でボンデ
ィングされたことを特徴とする特許請求の範囲第２項記
載のＬＳＩの実装構造。 ４、ＬＳＩ基板と該ＬＳＩ基板上にフェイスアップで固
定された第１のＬＳＩと、該第１のＬＳＩ素子面上にボ
ンディングされた第２のＬＳＩよりなるＬＳＩの実装構
造において、第２のＬＳＩを第１のＬＳＩより小さくし
、該第１のＬＳＩ素子面上のボンディングパッド上に形
成された半田バンプを加熱処理して半田付けにより第１
のＬＳＩ上のボンディングパッド（第１ボンディングパ
ッドという）にボンディングされ、該第１のＬＳＩと該
ＬＳＩ基板との電気的接続を取っているボンディングパ
ッド（以下第２のボンディングパッドという）上の構造
と前記第１のＬＳＩのボンディングパッド上の構造とが
、同一プロセスで生成して成ることを特徴とするＬＳＩ
の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1206199A JPH0369150A (ja) | 1989-08-08 | 1989-08-08 | Ｌｓｉの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1206199A JPH0369150A (ja) | 1989-08-08 | 1989-08-08 | Ｌｓｉの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0369150A true JPH0369150A (ja) | 1991-03-25 |
Family
ID=16519434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1206199A Pending JPH0369150A (ja) | 1989-08-08 | 1989-08-08 | Ｌｓｉの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0369150A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434453A (en) * | 1991-04-26 | 1995-07-18 | Hitachi, Ltd. | Semiconductor integrated circuit device and computer system using the same |
| KR100384834B1 (ko) * | 2001-03-30 | 2003-05-23 | 주식회사 하이닉스반도체 | 다중 기판 상에 형성되는 반도체 장치 및 그 제조 방법 |
| US6683374B2 (en) | 2001-08-30 | 2004-01-27 | Infineon Technologies Ag | Electronic component and process for producing the electronic component |
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189657A (ja) * | 1984-10-08 | 1986-05-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS6290957A (ja) * | 1985-10-17 | 1987-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1989
- 1989-08-08 JP JP1206199A patent/JPH0369150A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189657A (ja) * | 1984-10-08 | 1986-05-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS6290957A (ja) * | 1985-10-17 | 1987-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434453A (en) * | 1991-04-26 | 1995-07-18 | Hitachi, Ltd. | Semiconductor integrated circuit device and computer system using the same |
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
| KR100384834B1 (ko) * | 2001-03-30 | 2003-05-23 | 주식회사 하이닉스반도체 | 다중 기판 상에 형성되는 반도체 장치 및 그 제조 방법 |
| US6683374B2 (en) | 2001-08-30 | 2004-01-27 | Infineon Technologies Ag | Electronic component and process for producing the electronic component |
| DE10142119B4 (de) * | 2001-08-30 | 2007-07-26 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7067413B2 (en) | Wire bonding method, semiconductor chip, and semiconductor package | |
| US20050104183A1 (en) | Multi-chip module | |
| EP0847088A3 (en) | Semiconductor device, method for manufacturing the same, and method for mounting the same | |
| JP2001189415A (ja) | ワイヤボンディング方法及びこれを用いた半導体パッケージ | |
| JPS5892230A (ja) | 半導体装置 | |
| JP4033968B2 (ja) | 複数チップ混載型半導体装置 | |
| TW200421587A (en) | Multi-chip module | |
| JPH03255657A (ja) | 混成集積回路装置 | |
| JPH0369150A (ja) | Ｌｓｉの実装構造 | |
| US6565008B2 (en) | Module card and a method for manufacturing the same | |
| TW200531235A (en) | Multi-chip package structure | |
| JPH03116860A (ja) | 半導体装置 | |
| JPS6290957A (ja) | 半導体装置の製造方法 | |
| JPH05326817A (ja) | マルチチップパッケージ | |
| CN119943773B (zh) | 一种多功能bga封装结构及方法 | |
| JPH11289047A (ja) | マルチチップモジュールおよびその製造方法 | |
| JPH03109760A (ja) | 半導体装置 | |
| JPS63179537A (ja) | 半導体装置の実装方法 | |
| JPH0451056B2 (ja) | ||
| JP2595803B2 (ja) | 混成集積回路装置 | |
| US6734041B2 (en) | Semiconductor chip module and method for manufacturing the same | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| JPH05259374A (ja) | 高密度実装配線基板およびその高密度実装方法 | |
| JPH04179261A (ja) | 混成集積回路の実装方法 | |
| JPS58184735A (ja) | 集積回路チツプ |