JPH0369211B2 - - Google Patents
Info
- Publication number
- JPH0369211B2 JPH0369211B2 JP58055139A JP5513983A JPH0369211B2 JP H0369211 B2 JPH0369211 B2 JP H0369211B2 JP 58055139 A JP58055139 A JP 58055139A JP 5513983 A JP5513983 A JP 5513983A JP H0369211 B2 JPH0369211 B2 JP H0369211B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- voltage
- input terminal
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、VCR（Voltage Controlled
Resistor）として知られている電圧制御型抵抗回
路に関する。
Resistor）として知られている電圧制御型抵抗回
路に関する。
テープレコーダ等において、伝達される信号の
圧縮・伸長を行うノイズリダクシヨンシステムが
多用されているが、このノイズリダクシヨンシス
テムに上記VCRが使用されている。その一例を
述べると、演算増幅器の形態に構成された増幅器
の第１の入力端子に伝達信号を供給し、第２の入
力端子に基準電圧を供給する。そして演算増幅器
の出力信号を次段の信号増幅器へ供給するととも
に、第１の入力端子へ負帰還する。
圧縮・伸長を行うノイズリダクシヨンシステムが
多用されているが、このノイズリダクシヨンシス
テムに上記VCRが使用されている。その一例を
述べると、演算増幅器の形態に構成された増幅器
の第１の入力端子に伝達信号を供給し、第２の入
力端子に基準電圧を供給する。そして演算増幅器
の出力信号を次段の信号増幅器へ供給するととも
に、第１の入力端子へ負帰還する。
本願発明に先立ち、本発明者等が上記VCRに
つき検討したところによると、上記演算増幅器の
初段増幅回路は差動対になされたトランジスタに
よつて構成されているが、各トランジスタを流れ
るコレクタ電流に差が生じた場合、第１及び第２
の入力端子間にオフセツト電圧が発生することが
判明した。
つき検討したところによると、上記演算増幅器の
初段増幅回路は差動対になされたトランジスタに
よつて構成されているが、各トランジスタを流れ
るコレクタ電流に差が生じた場合、第１及び第２
の入力端子間にオフセツト電圧が発生することが
判明した。
上記オフセツト電圧が発生すると、その電圧差
が演算増幅器によつて増幅されるので、あたかも
入力信号が供給されるようになる。従つて、オフ
セツト電圧が発生した場合、小入力信号が供給さ
れても増幅することができず、正確なVCR動作
が行われないことが明らかになつた。
が演算増幅器によつて増幅されるので、あたかも
入力信号が供給されるようになる。従つて、オフ
セツト電圧が発生した場合、小入力信号が供給さ
れても増幅することができず、正確なVCR動作
が行われないことが明らかになつた。
本発明は上述の如き実状からなされたものであ
り、その目的とするところは、オフセツト電圧の
発生を防止して、入力信号の電圧レベルに対応し
た正確な抵抗制御を行い得る電圧制御型抵抗回路
を提供することにある。
り、その目的とするところは、オフセツト電圧の
発生を防止して、入力信号の電圧レベルに対応し
た正確な抵抗制御を行い得る電圧制御型抵抗回路
を提供することにある。
以下、第１図を参照して本発明の一実施例を述
べる。なお、図示の電圧制御型抵抗回路（以下に
おいてVCRという）は、テープレコーダのノイ
ズリダクシヨンシステムに用いられているものと
する。そして、ノイズリダクシヨンシステムとし
ては、ドルビーＢ型ノイズ・リダクシヨン・シス
テムとして当業者間に周知のものであつてよい
（ドルビーという言葉は、ドルビー研究所の登録
商標である）。
べる。なお、図示の電圧制御型抵抗回路（以下に
おいてVCRという）は、テープレコーダのノイ
ズリダクシヨンシステムに用いられているものと
する。そして、ノイズリダクシヨンシステムとし
ては、ドルビーＢ型ノイズ・リダクシヨン・シス
テムとして当業者間に周知のものであつてよい
（ドルビーという言葉は、ドルビー研究所の登録
商標である）。
入力端子T1には、例えばＲチヤンネルの音声
信号を整流した電圧信号が供給される。差動対を
構成するトランジスタQ1のベースは、基準電圧
VREF1によつて所定の電圧レベルに保持される。
抵抗R1，R2は利得調整用であり、CS1は定電流回
路である。
信号を整流した電圧信号が供給される。差動対を
構成するトランジスタQ1のベースは、基準電圧
VREF1によつて所定の電圧レベルに保持される。
抵抗R1，R2は利得調整用であり、CS1は定電流回
路である。
そして、トランジスタQ1，Q2は電圧−電流変
換回路として動作し、トランジスタQ1，Q2の各
ベース電圧差が両者を流れるコレクタ電流の差と
なる。直列接続されたダイオードD1，D2とD3，
D4とは、電流−電圧変換回路として動作する。
なお、ダイオードD5は、電圧レベルのレベルシ
フト用と見做してよい。
換回路として動作し、トランジスタQ1，Q2の各
ベース電圧差が両者を流れるコレクタ電流の差と
なる。直列接続されたダイオードD1，D2とD3，
D4とは、電流−電圧変換回路として動作する。
なお、ダイオードD5は、電圧レベルのレベルシ
フト用と見做してよい。
差動対に構成されたトランジスタQ3，Q4は、
電圧−電流変換回路として動作する。トランジス
タQ3，Q4の出力端には、トランジスタQ5，Q6，
Q7で構成されたカレントミラー回路が設けられ
ている。従つて、基準電圧VREF1と入力信号との
電圧差に対応してトランジスタQ3，Q4を流れる
電流が変化し、その電流変化に対応した出力電圧
がトランジスタQ2のベースに帰還されると同時
に、出力端子T2から導出される。この出力電圧
は、次段の信号増幅器（図示せず）へ供給され
る。
電圧−電流変換回路として動作する。トランジス
タQ3，Q4の出力端には、トランジスタQ5，Q6，
Q7で構成されたカレントミラー回路が設けられ
ている。従つて、基準電圧VREF1と入力信号との
電圧差に対応してトランジスタQ3，Q4を流れる
電流が変化し、その電流変化に対応した出力電圧
がトランジスタQ2のベースに帰還されると同時
に、出力端子T2から導出される。この出力電圧
は、次段の信号増幅器（図示せず）へ供給され
る。
ところで、トランジスタQ21，Q22，Q23，Q24，
Q25，Q26はカレントミラー回路であり、これに
よりトランジスタQ3，Q4を流れる電流に誤差を
生じないように構成されている。トランジスタ
Q25のベース電流Ib25は、＋VCC電源からトランジ
スタQ22を介して供給される。トランジスタQ21
には、上記電流Ib25と同一量の電流IAが流れる。
電流IAはトランジスタQ23，Q24によつて分流さ
れ、IA／２の電流が出力端子T2とトランジスタ
Q2のベースとに流れる。なお、トランジスタQ24
によつて分流されたIA／２の電流は、Ｌチヤンネ
ル用に設けられた他のVCRへ供給される。
Q25，Q26はカレントミラー回路であり、これに
よりトランジスタQ3，Q4を流れる電流に誤差を
生じないように構成されている。トランジスタ
Q25のベース電流Ib25は、＋VCC電源からトランジ
スタQ22を介して供給される。トランジスタQ21
には、上記電流Ib25と同一量の電流IAが流れる。
電流IAはトランジスタQ23，Q24によつて分流さ
れ、IA／２の電流が出力端子T2とトランジスタ
Q2のベースとに流れる。なお、トランジスタQ24
によつて分流されたIA／２の電流は、Ｌチヤンネ
ル用に設けられた他のVCRへ供給される。
上記IA／２の電流を、トランジスタQ2のベース
と出力端子T2とに供給することは極めて重要で
ある。この電流を供給しない場合は、トランジス
タQ2のベース電流と信号増幅器のベース電流と
が、トランジスタQ3を介してのみ供給されるこ
とになる。従つて、トランジスタQ3のコレクタ
電流が、言わば電流吸込み動作によつて増大する
ことになる。電流増幅率hfeの逆数で、トランジ
スタQ3のベース電流が変動する。そして、トラ
ンジスタQ1のコレクタ電流が変動し、トランジ
スタQ1，Q2のベース間にオフセツト電圧が発生
する。
と出力端子T2とに供給することは極めて重要で
ある。この電流を供給しない場合は、トランジス
タQ2のベース電流と信号増幅器のベース電流と
が、トランジスタQ3を介してのみ供給されるこ
とになる。従つて、トランジスタQ3のコレクタ
電流が、言わば電流吸込み動作によつて増大する
ことになる。電流増幅率hfeの逆数で、トランジ
スタQ3のベース電流が変動する。そして、トラ
ンジスタQ1のコレクタ電流が変動し、トランジ
スタQ1，Q2のベース間にオフセツト電圧が発生
する。
しかし、トランジスタQ23を介してIA／２の電
流を供給することにより、トランジスタQ3のベ
ース電流の変動が防止される。この結果、トラン
ジスタQ3，Q4のベースにオフセツト電圧が発生
せず、トランジスタQ1，Q2のベース間にもオフ
セツト電圧が発生しない。
流を供給することにより、トランジスタQ3のベ
ース電流の変動が防止される。この結果、トラン
ジスタQ3，Q4のベースにオフセツト電圧が発生
せず、トランジスタQ1，Q2のベース間にもオフ
セツト電圧が発生しない。
次に電流Ib25の設定方法について述べると、抵
抗RAの抵抗値を選定することによつて、＋VCC電
源からトランジスタQ25，Q26、抵抗RAを介して
流れる電流IBが調整される。一方、オフセツト電
圧を防止するためのIA／２の電流は予め計算し得
るので、電流IA，Ib25も容量に決定される。従つ
て、電流Ｉb25から電流IBも決定され、この電流
量が抵抗RAによつて定められる。
抗RAの抵抗値を選定することによつて、＋VCC電
源からトランジスタQ25，Q26、抵抗RAを介して
流れる電流IBが調整される。一方、オフセツト電
圧を防止するためのIA／２の電流は予め計算し得
るので、電流IA，Ib25も容量に決定される。従つ
て、電流Ｉb25から電流IBも決定され、この電流
量が抵抗RAによつて定められる。
なお、Ｒチヤンネルの信号伝達経路に上記
VCRを一個設ければ、トランジスタQ24を介して
得られる電流によつてＬチヤンネルの信号伝達経
路についても同様なVCR動作を行わせることが
できる。従つて、少ない回路素子数でありなが
ら、入力信号のレベルの如何を問わず、正確な
VCR動作が行われる。
VCRを一個設ければ、トランジスタQ24を介して
得られる電流によつてＬチヤンネルの信号伝達経
路についても同様なVCR動作を行わせることが
できる。従つて、少ない回路素子数でありなが
ら、入力信号のレベルの如何を問わず、正確な
VCR動作が行われる。
以上に本発明の一実施例を述べたが、本発明を
適用したVCRは、ノイズリダクシヨンシステム
のみでなく、プリアンプの入力バイアスにおける
オフセツト補償用として使用することができる。
更に、リニアICに広く使用することが可能であ
る。
適用したVCRは、ノイズリダクシヨンシステム
のみでなく、プリアンプの入力バイアスにおける
オフセツト補償用として使用することができる。
更に、リニアICに広く使用することが可能であ
る。
本発明は上述の如く、電圧制御型抵抗回路の入
力オフセツト電圧の発生を未然に防止し得るの
で、小入力信号の場合であつても正確な抵抗制御
を行うことができる。また、回路構成が簡単であ
り、半導体集積回路化に適している。
力オフセツト電圧の発生を未然に防止し得るの
で、小入力信号の場合であつても正確な抵抗制御
を行うことができる。また、回路構成が簡単であ
り、半導体集積回路化に適している。
第１図は本発明の一実施例を示す電圧制御型抵
抗回路の回路図である。 Q1，Q2……差動対を構成するトランジスタ、
Q3，Q4……差動対を構成するトランジスタ、Q5，
Q6，Q7……カレントミラー回路を構成するトラ
ンジスタ、Q21，Q22，Q23，Q24，Q25，Q26……
カレントミラー回路を構成するトランジスタ、
RA……抵抗、D1，D2，D3，D4……ダイオード。
抗回路の回路図である。 Q1，Q2……差動対を構成するトランジスタ、
Q3，Q4……差動対を構成するトランジスタ、Q5，
Q6，Q7……カレントミラー回路を構成するトラ
ンジスタ、Q21，Q22，Q23，Q24，Q25，Q26……
カレントミラー回路を構成するトランジスタ、
RA……抵抗、D1，D2，D3，D4……ダイオード。
Claims (1)
- １ 第１の入力端子に基準電圧が供給され、第２
の入力端子に制御信号が供給される第１の増幅回
路と、上記第１の増幅回路の出力信号を上記第２
の入力端子に帰還する第２の増幅回路と、第１の
入力端子に基準電圧が供給され、第２の入力端子
に制御信号が供給される第３の増幅回路と、上記
第３の増幅回路の出力信号を上記第２の入力端子
に帰還する第４の増幅回路と、単一の電流補正回
路を有する電圧制御型抵抗回路において、上記電
流補正回路は二つの定電流を出力するカレントミ
ラー回路により構成され、上記電流補正回路から
の定電流出力を上記第１の増幅回路の上記第２の
入力端子及び上記第３の増幅回路の上記第２の入
力端子にそれぞれ供給し、上記単一の電流補正回
路によつて上記第１及び第３の増幅回路の各入力
端子間それぞれにおけるオフセツト電圧の発生を
防止することを特徴とする電圧制御型抵抗回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58055139A JPS59182618A (ja) | 1983-04-01 | 1983-04-01 | 電圧制御型抵抗回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58055139A JPS59182618A (ja) | 1983-04-01 | 1983-04-01 | 電圧制御型抵抗回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59182618A JPS59182618A (ja) | 1984-10-17 |
| JPH0369211B2 true JPH0369211B2 (ja) | 1991-10-31 |
Family
ID=12990441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58055139A Granted JPS59182618A (ja) | 1983-04-01 | 1983-04-01 | 電圧制御型抵抗回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59182618A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2823867B2 (ja) * | 1988-07-14 | 1998-11-11 | ローム株式会社 | 利得可変増幅器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1573616A (en) * | 1976-03-04 | 1980-08-28 | Nat Semiconductor Uk Ltd | Electronic impedance devices |
-
1983
- 1983-04-01 JP JP58055139A patent/JPS59182618A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59182618A (ja) | 1984-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4792748A (en) | Two-terminal temperature-compensated current source circuit | |
| JPS6144360B2 (ja) | ||
| US4524318A (en) | Band gap voltage reference circuit | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| US4403199A (en) | Gain control systems | |
| US4419631A (en) | Integrated circuit amplifier functioning in class AB and incorporating CMOS (metal oxide semiconductor) technology | |
| JPS5857807A (ja) | 電圧制御可変利得回路 | |
| JPS59184924A (ja) | 電流源装置 | |
| US4733196A (en) | Current gain stage with low voltage drop | |
| EP0465575B1 (en) | Differential amplifier with gain compensation | |
| US4300102A (en) | Variable gain control circuit | |
| US7075358B1 (en) | Base current compensation for a bipolar transistor current mirror circuit | |
| JPH0115169B2 (ja) | ||
| US3942129A (en) | Controlled gain amplifier | |
| US4914357A (en) | Temperature compensated foldback current limiting | |
| US4317082A (en) | Current mirror circuit | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| US5617056A (en) | Base current compensation circuit | |
| JPH0680990B2 (ja) | 電圧変換回路 | |
| JPH0369211B2 (ja) | ||
| US4521739A (en) | Low offset voltage transistor bridge transconductance amplifier | |
| US4899064A (en) | Absolute value differential amplifier | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH0257372B2 (ja) |