JPH0369256U - - Google Patents
Info
- Publication number
- JPH0369256U JPH0369256U JP1989131166U JP13116689U JPH0369256U JP H0369256 U JPH0369256 U JP H0369256U JP 1989131166 U JP1989131166 U JP 1989131166U JP 13116689 U JP13116689 U JP 13116689U JP H0369256 U JPH0369256 U JP H0369256U
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- floating gate
- semiconductor substrate
- isolation region
- control gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
第１図は本考案の不揮発性メモリの要部平面図
、第２図は従来の不揮発性メモリの要部を示す平
面図、第３図は第２図のＸ−Ｙ断面図である。
、第２図は従来の不揮発性メモリの要部を示す平
面図、第３図は第２図のＸ−Ｙ断面図である。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 半導体基板の一主面に一定の間隔をおいて
配列形成される各メモリセルを区画する島状の分
離領域と、 上記半導体基板から絶縁され隣接する２つの上
記分離領域間に亘つて形成され所定の電荷を蓄積
する浮遊ゲート電極と、 この浮遊ゲート電極から絶縁されると共に浮遊
ゲート電極に沿つて形成され上記浮遊ゲート電極
に所定の電界を与える制御ゲート電極と、 を備えた不揮発性メモリに於いて、 上記分離領域に重畳する上記浮遊ゲート電極及
び制御ゲート電極が上記分離領域に沿つて突出せ
しめられたことを特徴とする不揮発性メモリ。 (2) 上記浮遊ゲート電極及び制御ゲート電極の
突出部のサイズに依つて上記浮遊ゲート電極と上
記半導体基板との間、或いは上記制御ゲート電極
と上記浮遊ゲート電極との間の容量が設定される
ことを特徴とする請求項第１項記載の不揮発性メ
モリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989131166U JPH0369256U (ja) | 1989-11-10 | 1989-11-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989131166U JPH0369256U (ja) | 1989-11-10 | 1989-11-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0369256U true JPH0369256U (ja) | 1991-07-09 |
Family
ID=31678689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989131166U Pending JPH0369256U (ja) | 1989-11-10 | 1989-11-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0369256U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63150971A (ja) * | 1986-12-13 | 1988-06-23 | Nec Corp | 不揮発性メモリ |
-
1989
- 1989-11-10 JP JP1989131166U patent/JPH0369256U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63150971A (ja) * | 1986-12-13 | 1988-06-23 | Nec Corp | 不揮発性メモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| HK40790A (en) | Semiconductor device and method of producing such a device | |
| IT1213249B (it) | Processo per la fabbricazione distrutture integrate includenti celle di memoria non volatili con strati di silicio autoallineati ed associati transistori. | |
| JP2000049306A5 (ja) | ||
| JPH0369256U (ja) | ||
| JPH01108777A (ja) | 不揮発性半導体記憶装置 | |
| JPS57111067A (en) | Nonvolatile memory | |
| JPS63114047U (ja) | ||
| JPS6420668A (en) | Programable read only memory | |
| JPH0211354U (ja) | ||
| KR910001990A (ko) | 전기적으로 소거가능하고, 전기적으로 프로그램 가능한 판독 전용 메모리셀 및 이의 제조 방법 | |
| JPH0644632B2 (ja) | 半導体記憶装置 | |
| JPH03120054U (ja) | ||
| JPS63114046U (ja) | ||
| KR950015833A (ko) | 반도체장치의 2층 게이트구조 및 그 제조방법 | |
| GB1460992A (en) | Integrated semiconductor arrangements | |
| JPS5944056U (ja) | 電荷転送装置 | |
| JPH0427714B2 (ja) | ||
| JPH0176066U (ja) | ||
| JPS63114045U (ja) | ||
| JPH0270433U (ja) | ||
| JPS6163853U (ja) | ||
| JPH0279063U (ja) | ||
| JPS6448466A (en) | Semiconductor device | |
| JPS6421971A (en) | Semiconductor integrated circuit device | |
| JPS6123671B2 (ja) |