JPH0369458B2 - - Google Patents
Info
- Publication number
- JPH0369458B2 JPH0369458B2 JP60065065A JP6506585A JPH0369458B2 JP H0369458 B2 JPH0369458 B2 JP H0369458B2 JP 60065065 A JP60065065 A JP 60065065A JP 6506585 A JP6506585 A JP 6506585A JP H0369458 B2 JPH0369458 B2 JP H0369458B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- circuit
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【発明の詳細な説明】
〔概要〕
パルス挿脱回路により、マスタクロツクから所
定期間毎に１パルスを挿入した信号と、１パルス
を除去した信号と、パルスの挿脱なしの信号との
３種類の信号を形成し、識別コードに対応してパ
ルス挿脱回路の出力信号を選択して、デイジタル
位相同期回路にSAT検出用の基準信号として加
えるものであり、単一のマスタクロツクを用いて
SAT検出用の３種類の基準信号を形成すること
ができるものである。
定期間毎に１パルスを挿入した信号と、１パルス
を除去した信号と、パルスの挿脱なしの信号との
３種類の信号を形成し、識別コードに対応してパ
ルス挿脱回路の出力信号を選択して、デイジタル
位相同期回路にSAT検出用の基準信号として加
えるものであり、単一のマスタクロツクを用いて
SAT検出用の３種類の基準信号を形成すること
ができるものである。
本発明は、自動車電話システムに於けるSAT
（Supervisory Aadio Tone）信号等の３周波ト
ーン信号に位相同期させて、識別コードで指定さ
れたトーン信号であるか否かを検出する為のデイ
シタル位相同期回路（DPLL）に、識別コードに
対応した基準信号を加える３周波トーン信号検出
用基準信号発生回路に関するものである。
（Supervisory Aadio Tone）信号等の３周波ト
ーン信号に位相同期させて、識別コードで指定さ
れたトーン信号であるか否かを検出する為のデイ
シタル位相同期回路（DPLL）に、識別コードに
対応した基準信号を加える３周波トーン信号検出
用基準信号発生回路に関するものである。
例えば、自動車電話システムに於けるSAT信
号は、セル状に分布する各システムゾーンを識別
する為に使用されるものであり、この方式はセル
ラ方式と称されるものである。このセルラ方式に
於けるAST信号は、３種類の周波数、例えば、
5970Hz、6000Hz、6030Hzが用いられるものであ
る。
号は、セル状に分布する各システムゾーンを識別
する為に使用されるものであり、この方式はセル
ラ方式と称されるものである。このセルラ方式に
於けるAST信号は、３種類の周波数、例えば、
5970Hz、6000Hz、6030Hzが用いられるものであ
る。
各セルに於いては、そのセルに存在する基地局
と自動車端末装置との間でデータの送受信を行
い、そのセルのSAT信号の周波数を識別コード
で自動車端末装置へ通知する。識別コードを受信
した自動車端末装置では、受信SAT信号が識別
コードで指定されたSAT信号であるか否かを検
出し、指定されたSAT信号であると判断した場
合は、指定されたチヤネルを有効として通話を行
うことになり、又指定されたSAT信号でないと
判断した場合は、指定されたチヤネルを無効と
し、再度SAT信号の受信検出処理を行うもので
あつて、オーバリーチ等による誤つたチヤネル設
定を防止するものである。
と自動車端末装置との間でデータの送受信を行
い、そのセルのSAT信号の周波数を識別コード
で自動車端末装置へ通知する。識別コードを受信
した自動車端末装置では、受信SAT信号が識別
コードで指定されたSAT信号であるか否かを検
出し、指定されたSAT信号であると判断した場
合は、指定されたチヤネルを有効として通話を行
うことになり、又指定されたSAT信号でないと
判断した場合は、指定されたチヤネルを無効と
し、再度SAT信号の受信検出処理を行うもので
あつて、オーバリーチ等による誤つたチヤネル設
定を防止するものである。
自動車端末装置に於けるSAT信号の従来の受
信部は、例えば、第５図に示す構成を有するもの
であり、受信SAT信号は、位相比較回路５１と
DPLL部（デイジタル位相同期回路部）５５とに
加えられ、電圧制御発振器５３の出力信号を分周
器５４で分周した信号と受信SAT信号との位相
が位相比較器５１で比較され、位相差に対応した
信号がループフイルタ５２を介して電圧制御発振
器５３の制御電圧となる。従つて、電圧制御発振
器５３の出力信号は、受信SAT信号に位相同期
した信号となる。この信号がDPLL部５５に基準
信号として加えられ、受信SAT信号に位相同期
した出力信号が得られる。
信部は、例えば、第５図に示す構成を有するもの
であり、受信SAT信号は、位相比較回路５１と
DPLL部（デイジタル位相同期回路部）５５とに
加えられ、電圧制御発振器５３の出力信号を分周
器５４で分周した信号と受信SAT信号との位相
が位相比較器５１で比較され、位相差に対応した
信号がループフイルタ５２を介して電圧制御発振
器５３の制御電圧となる。従つて、電圧制御発振
器５３の出力信号は、受信SAT信号に位相同期
した信号となる。この信号がDPLL部５５に基準
信号として加えられ、受信SAT信号に位相同期
した出力信号が得られる。
このDPLL部５５の出力信号は、フエージング
等により受信SAT信号の瞬断等があつても、連
続してSAT信号として出力されるから、そのセ
ルに於けるSAT信号の周波数を指定する識別コ
ードに従つて、DPLL部５５の出力信号の周波数
を比較し、比較一致により正しいSAT信号を受
信していると判断することになる。
等により受信SAT信号の瞬断等があつても、連
続してSAT信号として出力されるから、そのセ
ルに於けるSAT信号の周波数を指定する識別コ
ードに従つて、DPLL部５５の出力信号の周波数
を比較し、比較一致により正しいSAT信号を受
信していると判断することになる。
従来例に於いては、電圧制御発振器５３を含む
位相制御ループと、DPLL部５５の位相制御ルー
プとの二重の位相制御ループを有するものであ
り、又DPLL部５５で位相同期引込みが行われた
だけでは、正しいSAT信号が受信されたと判断
することはできず、別個に識別コード対応の
SAT信号であるか否かを識別する手段を必要と
するものであつた。従つて、回路規模が大きくな
つて、集積回路化は困難であつた。
位相制御ループと、DPLL部５５の位相制御ルー
プとの二重の位相制御ループを有するものであ
り、又DPLL部５５で位相同期引込みが行われた
だけでは、正しいSAT信号が受信されたと判断
することはできず、別個に識別コード対応の
SAT信号であるか否かを識別する手段を必要と
するものであつた。従つて、回路規模が大きくな
つて、集積回路化は困難であつた。
又SAT信号の種類に対応した種類の基準信号
を用意しておいて、受信した識別コードに対応し
て選択し、DPLL部５５の基準信号とすることが
考えられるが、異なる周波数の基準信号をそれぞ
れ発生する為の発振器を設けなけれなばならない
ので、大型化すると共にコストアツプとなる欠点
がある。
を用意しておいて、受信した識別コードに対応し
て選択し、DPLL部５５の基準信号とすることが
考えられるが、異なる周波数の基準信号をそれぞ
れ発生する為の発振器を設けなけれなばならない
ので、大型化すると共にコストアツプとなる欠点
がある。
本発明は、単一のマスタクロツクを用いて、
SAT信号の受信検出に必要なそれぞれ異なる周
波数の基準信号を、簡単な構成で形成することを
目的とするものである。
SAT信号の受信検出に必要なそれぞれ異なる周
波数の基準信号を、簡単な構成で形成することを
目的とするものである。
本発明のSAT検出用基準信号発生回路は、第
１図の原理ブロツク図を参照して説明すると、マ
スタクロツクを1/2に分周する分周回路１と、こ
の分周回路１で分周されたマスタクロツクを所定
数カウントして信号を出力する分周カウンタ２
と、この分周カウンタ２の出力信号をマスタクロ
ツクの同期の1/2の期間遅延させる遅延回路３と、
分周回路１の出力信号と遅延回路３の出力信号と
を加えて、分周カウンタ２の出力信号が得られる
期間毎に、１パルスを挿入した信号と、１パルス
除去した信号と、パルスの挿脱なしの信号との３
種類の信号を形成するパルス挿脱回路４と、識別
コードをデコーダ６でデコードし、そのデコード
出力信号によつてパルス挿脱回路４の出力信号を
選択するセレクタ５とを備えたものであり、セレ
クタ５で選択出力した信号を、受信SAT信号に
位相同期化させるデイジタル位相同期回路の基準
信号として加えるものである。
１図の原理ブロツク図を参照して説明すると、マ
スタクロツクを1/2に分周する分周回路１と、こ
の分周回路１で分周されたマスタクロツクを所定
数カウントして信号を出力する分周カウンタ２
と、この分周カウンタ２の出力信号をマスタクロ
ツクの同期の1/2の期間遅延させる遅延回路３と、
分周回路１の出力信号と遅延回路３の出力信号と
を加えて、分周カウンタ２の出力信号が得られる
期間毎に、１パルスを挿入した信号と、１パルス
除去した信号と、パルスの挿脱なしの信号との３
種類の信号を形成するパルス挿脱回路４と、識別
コードをデコーダ６でデコードし、そのデコード
出力信号によつてパルス挿脱回路４の出力信号を
選択するセレクタ５とを備えたものであり、セレ
クタ５で選択出力した信号を、受信SAT信号に
位相同期化させるデイジタル位相同期回路の基準
信号として加えるものである。
分周回路１はマスタクロツクをデユーテイ50％
のパルスに変換する為のものであり、このパルス
が分周カウンタ２により所定数カウントされ、そ
のカウント毎に信号が出力される。パルス挿脱回
路４は、分周回路１の出力信号と遅延回路３の出
力信号との論理処理により、所定期間毎に１パル
ス挿入した信号と、１パルス除去した信号と、パ
ルスの挿脱なしの信号との３種類の信号を形成す
る。分周カウンタ２の所定数をｍとし、マスタク
ロツクの周波数をＦとすると、パルス挿脱回路４
からは、Ｆ（ｍ＋１）／ｍの周波数の信号と、Ｆ
（ｍ−１）／ｍの周波数の信号と、Fm／ｍの信
号との３種類の信号が形成されて出力される。こ
の３種類の信号は識別コードで選択されて、デイ
ジタル位相同期回路の基準信号となる。
のパルスに変換する為のものであり、このパルス
が分周カウンタ２により所定数カウントされ、そ
のカウント毎に信号が出力される。パルス挿脱回
路４は、分周回路１の出力信号と遅延回路３の出
力信号との論理処理により、所定期間毎に１パル
ス挿入した信号と、１パルス除去した信号と、パ
ルスの挿脱なしの信号との３種類の信号を形成す
る。分周カウンタ２の所定数をｍとし、マスタク
ロツクの周波数をＦとすると、パルス挿脱回路４
からは、Ｆ（ｍ＋１）／ｍの周波数の信号と、Ｆ
（ｍ−１）／ｍの周波数の信号と、Fm／ｍの信
号との３種類の信号が形成されて出力される。こ
の３種類の信号は識別コードで選択されて、デイ
ジタル位相同期回路の基準信号となる。
以下図面を参照して、本発明の実施例について
詳細に説明する。
詳細に説明する。
第２図は本発明の実施例のブロツク図であり、
２１は基準信号発生回路、２２はDPLL部（デイ
ジタル位相同期回路部）、２３はロツク検出部で
ある。基準信号発生回路２１には、マスタクロツ
クと識別コードDCC１，DCC２とが加えられる
ものであり、マスタクロツクを基準として、所定
期間毎に１パルス挿入した信号と、１パルス除去
した信号と、パルスの挿脱なしの信号との３種類
の信号を形成し、２ビツトの識別コードDCC１，
DCC２によつて、その３種類の信号の一つが選
択されて、DPLL部２２への基準信号となる。即
ち、単一のマスタクロツクから３種類の周波数の
信号を形成し、その中の一つを識別コードDCC
１，DCC２によつて選択して基準信号とするも
のである。
２１は基準信号発生回路、２２はDPLL部（デイ
ジタル位相同期回路部）、２３はロツク検出部で
ある。基準信号発生回路２１には、マスタクロツ
クと識別コードDCC１，DCC２とが加えられる
ものであり、マスタクロツクを基準として、所定
期間毎に１パルス挿入した信号と、１パルス除去
した信号と、パルスの挿脱なしの信号との３種類
の信号を形成し、２ビツトの識別コードDCC１，
DCC２によつて、その３種類の信号の一つが選
択されて、DPLL部２２への基準信号となる。即
ち、単一のマスタクロツクから３種類の周波数の
信号を形成し、その中の一つを識別コードDCC
１，DCC２によつて選択して基準信号とするも
のである。
DPLL部２２は、識別コードDCC１，DCC２
によつて選択された周波数の基準信号と、受信
SAT信号との位相同期をとるものであり、この
受信SAT信号と、出力SAT信号とがロツク検出
回路２３に加えられて、DPLL部２２に於ける位
相同期引込みの検出が行われる。即ち、受信
SAT信号と出力SAT信号とが継続して同一であ
れば、位相同期引込状態となつているので、同期
引込信号を出力し、正しいSAT信号を受信した
ことを表示することになる。
によつて選択された周波数の基準信号と、受信
SAT信号との位相同期をとるものであり、この
受信SAT信号と、出力SAT信号とがロツク検出
回路２３に加えられて、DPLL部２２に於ける位
相同期引込みの検出が行われる。即ち、受信
SAT信号と出力SAT信号とが継続して同一であ
れば、位相同期引込状態となつているので、同期
引込信号を出力し、正しいSAT信号を受信した
ことを表示することになる。
第３図は本発明の実施例の基準信号発生回路の
ブロツク図であり、第１図と同一符号は同一部分
を示す、７は禁止回路、８は基準信号の出力端
子、１１，１２はフリツプフロツプ、１３はイン
バータ、１４は排他的オア回路、１５はオア回路
である。分周回路１はフリツプフロツプ１１によ
り構成され、クロツク端子Ｃにマスタクロツクｃ
が加えられ、端子とデータ端子Ｄとを接続し
て、Ｑ端子から1/2に分周された信号ａを出力す
るものであり、マスタクロツクｃは分周されてデ
ユーテイ50％の信号ａとなり、分周カウンタ２と
パルス挿脱回路４とに加えられる。
ブロツク図であり、第１図と同一符号は同一部分
を示す、７は禁止回路、８は基準信号の出力端
子、１１，１２はフリツプフロツプ、１３はイン
バータ、１４は排他的オア回路、１５はオア回路
である。分周回路１はフリツプフロツプ１１によ
り構成され、クロツク端子Ｃにマスタクロツクｃ
が加えられ、端子とデータ端子Ｄとを接続し
て、Ｑ端子から1/2に分周された信号ａを出力す
るものであり、マスタクロツクｃは分周されてデ
ユーテイ50％の信号ａとなり、分周カウンタ２と
パルス挿脱回路４とに加えられる。
分周カウンタ２は、信号ａを所定数カウントし
て信号ｂを出力するものであり、例えば、マスタ
クロツクｃを1.92MHzとすると、分周回路１によ
り1/2に分周されて0.96MHzの信号ａとなつて分
周カウンタ２に加えられ、分周カウンタ２の所定
数を200とすると、信号ａを200カウントする毎に
信号ｂが出力され、それによつて1/200に分周さ
れた4.8KHzの繰り返し周波数のパルス信号ｂと
なる。
て信号ｂを出力するものであり、例えば、マスタ
クロツクｃを1.92MHzとすると、分周回路１によ
り1/2に分周されて0.96MHzの信号ａとなつて分
周カウンタ２に加えられ、分周カウンタ２の所定
数を200とすると、信号ａを200カウントする毎に
信号ｂが出力され、それによつて1/200に分周さ
れた4.8KHzの繰り返し周波数のパルス信号ｂと
なる。
又遅延回路３は、フリツプフロツプ１２とイン
バータ１３とから構成され、マスタクロツクｃは
インバータ１３で反転され、その反転信号ｄはフ
リツプフロツプ１２のクロツク端子Ｃに加えら
れ、データ端子に分周カウンタ４の出力信号ｂが
加えられる。従つて、Ｑ端子の出力信号ｅは、分
周カウンタ２の出力信号ｂを、マスタクロツクｃ
の周期の1/2の期間遅延させたものとなる。この
信号ｅは、分周回路１の出力信号ａと共に、パル
ス挿脱回路４に加えられる。
バータ１３とから構成され、マスタクロツクｃは
インバータ１３で反転され、その反転信号ｄはフ
リツプフロツプ１２のクロツク端子Ｃに加えら
れ、データ端子に分周カウンタ４の出力信号ｂが
加えられる。従つて、Ｑ端子の出力信号ｅは、分
周カウンタ２の出力信号ｂを、マスタクロツクｃ
の周期の1/2の期間遅延させたものとなる。この
信号ｅは、分周回路１の出力信号ａと共に、パル
ス挿脱回路４に加えられる。
パルス挿脱回路４は、排他的オア回路１４とオ
ア回路１５とから構成され、排他的オア回路１４
の出力信号ｆは、分周カウンタ２の出力信号ｂ毎
に１パルスを挿入した信号となり、オア回路１５
の出力信号ｇは、分周カウンタ２の出力信号ｂ毎
に１パルスを除去した信号となる。又分周回路１
の出力信号ａをそのまま出力することにより、パ
ルスの挿脱なしの信号が得られることになる。従
つて、パルス挿脱回路４は、排他的オア回路１４
とオア回路１５との簡単な回路構成で、所定期間
毎に１パルス挿入した信号と１パルス除去した信
号とパルスの挿脱なしの信号との３種類の信号を
形成して出力することができる。
ア回路１５とから構成され、排他的オア回路１４
の出力信号ｆは、分周カウンタ２の出力信号ｂ毎
に１パルスを挿入した信号となり、オア回路１５
の出力信号ｇは、分周カウンタ２の出力信号ｂ毎
に１パルスを除去した信号となる。又分周回路１
の出力信号ａをそのまま出力することにより、パ
ルスの挿脱なしの信号が得られることになる。従
つて、パルス挿脱回路４は、排他的オア回路１４
とオア回路１５との簡単な回路構成で、所定期間
毎に１パルス挿入した信号と１パルス除去した信
号とパルスの挿脱なしの信号との３種類の信号を
形成して出力することができる。
２ビツトの識別コードDCC１，DCC２と、
SAT信号との関係は、例えば、“00”により5970
Hz、“01”により6000Hz、“10”により6030Hzの
SAT信号を指定し、“11”により基準信号の送出
の禁止を指定するものであり、この識別コード
DCC１，DCC２はデコーダ６によつてデコード
される。禁止を示す場合以外は、デコーダ６の出
力信号によつてセレクタ５が制御されて、パルス
挿脱回路４からの３種類の信号の中の一つが選択
出力され、DPLL部２２（第２図参照）へ加えら
れることになる。又識別コードが“11”の場合
は、禁止回路７にデコーダの出力信号が加えら
れ、基準信号の出力が禁止される。
SAT信号との関係は、例えば、“00”により5970
Hz、“01”により6000Hz、“10”により6030Hzの
SAT信号を指定し、“11”により基準信号の送出
の禁止を指定するものであり、この識別コード
DCC１，DCC２はデコーダ６によつてデコード
される。禁止を示す場合以外は、デコーダ６の出
力信号によつてセレクタ５が制御されて、パルス
挿脱回路４からの３種類の信号の中の一つが選択
出力され、DPLL部２２（第２図参照）へ加えら
れることになる。又識別コードが“11”の場合
は、禁止回路７にデコーダの出力信号が加えら
れ、基準信号の出力が禁止される。
第４図は本発明の実施例の動作説明図であり、
ａ〜ｇは、第３図の各部の信号ａ〜ｇの一例を示
すものである。1.92MHzのマスタクロツクｃを第
４図のｃに示すものとすると、分周回路１により
１／２に分周された0.96MHzの信号ａはａに示すも
のとなる。その信号ａを分周カウンタ２で200カ
ウントして信号ｂを第４図のｂに示すように出力
したとすると、遅延回路３に於けるインバータ１
３により反転された信号ｄは第４図のｄに示すも
のとなり、この信号ｄがフリツプフロツプ１２の
クロツク端子Ｃに加えられ、データ端子Ｄに加え
られる信号ｂとは、第４図のｄ，ｂに示すように
立上りがマスタクロツクｃの周期Ｔの1/2ずれて
おり、従つて、フリツプフロツプ１２のＱ端子の
出力信号ｅは、第４図のｅに示すように、分周カ
ウンタ２の出力信号ｂを、マスタクロツクｃの周
期の1/2の期間τ遅延させたものとなる。
ａ〜ｇは、第３図の各部の信号ａ〜ｇの一例を示
すものである。1.92MHzのマスタクロツクｃを第
４図のｃに示すものとすると、分周回路１により
１／２に分周された0.96MHzの信号ａはａに示すも
のとなる。その信号ａを分周カウンタ２で200カ
ウントして信号ｂを第４図のｂに示すように出力
したとすると、遅延回路３に於けるインバータ１
３により反転された信号ｄは第４図のｄに示すも
のとなり、この信号ｄがフリツプフロツプ１２の
クロツク端子Ｃに加えられ、データ端子Ｄに加え
られる信号ｂとは、第４図のｄ，ｂに示すように
立上りがマスタクロツクｃの周期Ｔの1/2ずれて
おり、従つて、フリツプフロツプ１２のＱ端子の
出力信号ｅは、第４図のｅに示すように、分周カ
ウンタ２の出力信号ｂを、マスタクロツクｃの周
期の1/2の期間τ遅延させたものとなる。
この信号Ｅと分周回路１の出力信号ａとがパル
ス挿脱回路４に加えられ、排他的オア回路１４の
出力信号ｆは、第４図のｆに示すように、分割さ
れたパルスが出力されるので、信号ａが200カウ
ントされる期間内で１パルス分多い信号となり、
又オア回路１５の出力信号ｇは、第４図のｇに示
すように、２パルス分連続したパルスが出力され
るので、信号ａが200カウントされる期間内で１
パルス分少ない信号となる。従つて、パルスの挿
脱なしの信号は960KHz、排他的オア回路１４の
出力信号ｆは、960×201／200＝964.8KHz、オア
回路１５の出力信号ｇは、960×199／200＝
955.2KHzとなる。
ス挿脱回路４に加えられ、排他的オア回路１４の
出力信号ｆは、第４図のｆに示すように、分割さ
れたパルスが出力されるので、信号ａが200カウ
ントされる期間内で１パルス分多い信号となり、
又オア回路１５の出力信号ｇは、第４図のｇに示
すように、２パルス分連続したパルスが出力され
るので、信号ａが200カウントされる期間内で１
パルス分少ない信号となる。従つて、パルスの挿
脱なしの信号は960KHz、排他的オア回路１４の
出力信号ｆは、960×201／200＝964.8KHz、オア
回路１５の出力信号ｇは、960×199／200＝
955.2KHzとなる。
DPLL部２２（第２図参照）では、基準信号と
受信SAT信号との位相同期をとる場合に、基準
信号の周波数が受信AST信号の整数倍である時
に、分周器を設けて位相比較器に於ける位相比較
の為の周波数を同一とするものである。この分周
器で/16に分周するものとすると、識別コード
DCC１，DCC２が“00”の場合、SAT信号は
5970Hzであり、セレクタ５によりパルス挿脱回路
４の３種類の信号の中の955.2KHzの信号ｇが選
択されて、DPLL部２２の基準信号となり、この
955.2KHzの基準信号は、DPLL部２２に於いて1/
１６に分周されることにより5970Hzの信号となるか
ら、識別コード“00”で指定された正しい受信
SAT信号との位相同期をとることができる。
受信SAT信号との位相同期をとる場合に、基準
信号の周波数が受信AST信号の整数倍である時
に、分周器を設けて位相比較器に於ける位相比較
の為の周波数を同一とするものである。この分周
器で/16に分周するものとすると、識別コード
DCC１，DCC２が“00”の場合、SAT信号は
5970Hzであり、セレクタ５によりパルス挿脱回路
４の３種類の信号の中の955.2KHzの信号ｇが選
択されて、DPLL部２２の基準信号となり、この
955.2KHzの基準信号は、DPLL部２２に於いて1/
１６に分周されることにより5970Hzの信号となるか
ら、識別コード“00”で指定された正しい受信
SAT信号との位相同期をとることができる。
又識別コードが“01”の場合は、セレクタ５で
960KHzの信号が選択されて、DPLL部２２の基
準信号となり、この基準信号が1/16に分周されて
6000Hzの信号となるから、識別コード“01”で指
定された受信SAT信号との位相同期をとること
ができる。又識別コードが“10”の場合は、セレ
クタ５で964.8KHzの信号ｆが選択されて、DPLL
部２２の基準信号となり、DPLL部２２で1/16に
分周されて6030Hzの信号となる。従つて、識別コ
ード“10”で指定された受信SAT信号と位相同
期をとることができる。
960KHzの信号が選択されて、DPLL部２２の基
準信号となり、この基準信号が1/16に分周されて
6000Hzの信号となるから、識別コード“01”で指
定された受信SAT信号との位相同期をとること
ができる。又識別コードが“10”の場合は、セレ
クタ５で964.8KHzの信号ｆが選択されて、DPLL
部２２の基準信号となり、DPLL部２２で1/16に
分周されて6030Hzの信号となる。従つて、識別コ
ード“10”で指定された受信SAT信号と位相同
期をとることができる。
パルス挿脱回路４は、排他的オア回路１４とオ
ア回路１５とにより構成した場合を示している
が、論理レベル等に対応して、他の論理ゲート回
路を用いて構成することも勿論可能である。又分
周カウンタ２はマスタクロツクｃの周波数と基準
信号の周波数との関係等により、1/200の分周以
外の分周比とすることができるものである。
ア回路１５とにより構成した場合を示している
が、論理レベル等に対応して、他の論理ゲート回
路を用いて構成することも勿論可能である。又分
周カウンタ２はマスタクロツクｃの周波数と基準
信号の周波数との関係等により、1/200の分周以
外の分周比とすることができるものである。
なお、前述の実施例に於いては、自動車電話に
於けるSAT信号の検出に適用した場合を示すも
のであるが、３周波トーアン信号の有無によつて
情報を伝達するシステムには総て本発明を適用す
ることができるものである。
於けるSAT信号の検出に適用した場合を示すも
のであるが、３周波トーアン信号の有無によつて
情報を伝達するシステムには総て本発明を適用す
ることができるものである。
以上説明したように、本発明は、自動車電話シ
ステム等に於けるSAT信号等の３周波トーン信
号を受信検出する場合のデイジタル位相同期回路
の基準信号を、SAT信号等の３周波トーン信号
の周波数を指定する識別コードに対応して選択出
力するもので、単一のマスタクロツクｃを分周回
路１により分周した分周信号ａと、この分周信号
ａを分周カウンタ２により所定数カウントして出
力した信号ｂを、遅延回路３によりマスタクロツ
クｃの周期の1/2の期間遅延させた遅延信号ｅと
を用いて、パルス挿脱回路４に於いて、分周信号
ａをパルスの挿脱なしの信号なし、又分周信号ａ
と遅延信号ｅとの論理和出力をパルス削除の信号
とし、又分周信号ａと遅延信号ｅとの排他的論理
和出力をパルス挿入の信号とし、識別コード
DCC１，DCC２をデコーダ６によりデコードし
て、そのデコード出力信号によりセレクタ５を制
御して、パルス挿脱回路４に於いて形成したパル
ス挿脱なしの信号と、パルス削除の信号と、パル
ス挿入の信号との３種類の信号の中の何れかを選
択出力して基準信号とするものであり、複数のマ
スタクロツク用の発振器を設けることなく、複数
の異なる周波数の基準信号を出力することがで
き、且つデイジタル回路で構成することができる
ので、集積回路化も容易となる利点がある。
ステム等に於けるSAT信号等の３周波トーン信
号を受信検出する場合のデイジタル位相同期回路
の基準信号を、SAT信号等の３周波トーン信号
の周波数を指定する識別コードに対応して選択出
力するもので、単一のマスタクロツクｃを分周回
路１により分周した分周信号ａと、この分周信号
ａを分周カウンタ２により所定数カウントして出
力した信号ｂを、遅延回路３によりマスタクロツ
クｃの周期の1/2の期間遅延させた遅延信号ｅと
を用いて、パルス挿脱回路４に於いて、分周信号
ａをパルスの挿脱なしの信号なし、又分周信号ａ
と遅延信号ｅとの論理和出力をパルス削除の信号
とし、又分周信号ａと遅延信号ｅとの排他的論理
和出力をパルス挿入の信号とし、識別コード
DCC１，DCC２をデコーダ６によりデコードし
て、そのデコード出力信号によりセレクタ５を制
御して、パルス挿脱回路４に於いて形成したパル
ス挿脱なしの信号と、パルス削除の信号と、パル
ス挿入の信号との３種類の信号の中の何れかを選
択出力して基準信号とするものであり、複数のマ
スタクロツク用の発振器を設けることなく、複数
の異なる周波数の基準信号を出力することがで
き、且つデイジタル回路で構成することができる
ので、集積回路化も容易となる利点がある。
又パルス挿脱回路４の論理処理の構成として、
実施例に於いては、正論理の場合の論理和出力を
得る為のオア回路１５と、排他的論理和出力を得
る為の排他的オア回路１４を設けているが、負論
理の場合はそれに対応した論理ゲート回路により
構成することができる。
実施例に於いては、正論理の場合の論理和出力を
得る為のオア回路１５と、排他的論理和出力を得
る為の排他的オア回路１４を設けているが、負論
理の場合はそれに対応した論理ゲート回路により
構成することができる。
又選択された基準信号が加えられるDPLL部２
２では、受信SAT信号等の３周波トーン信号と
の位相同期引込状態か否かにより、識別コード
DCC１，DCC２で指定されたSAT信号等の３周
波トーン信号であるか否かを容易に識別すること
ができる利点がある。
２では、受信SAT信号等の３周波トーン信号と
の位相同期引込状態か否かにより、識別コード
DCC１，DCC２で指定されたSAT信号等の３周
波トーン信号であるか否かを容易に識別すること
ができる利点がある。
第１図は本発明の原理ブロツク図、第２図は本
発明の実施例のブロツク図、第３図は本発明の実
施例の基準信号発生回路のブロツク図、第４図は
本発明の実施例の動作説明図、第５図は従来例の
ブロツク図である。 １は分周回路、２は分周カウンタ、３は遅延回
路、４はパルス挿脱回路、５はセレクタ、６はデ
コーダ、７は禁止回路、８は基準信号の出力端
子、１１，１２はフリツプフロツプ、１３はイン
バータ、１４は排他的オア回路、１５はオア回路
である。
発明の実施例のブロツク図、第３図は本発明の実
施例の基準信号発生回路のブロツク図、第４図は
本発明の実施例の動作説明図、第５図は従来例の
ブロツク図である。 １は分周回路、２は分周カウンタ、３は遅延回
路、４はパルス挿脱回路、５はセレクタ、６はデ
コーダ、７は禁止回路、８は基準信号の出力端
子、１１，１２はフリツプフロツプ、１３はイン
バータ、１４は排他的オア回路、１５はオア回路
である。
Claims (1)
- 【特許請求の範囲】 １ 周波数の異なる３つのトーン信号を検出する
為のデイジタル位相同期回路に、基準信号を識別
コードに対応して選択して加える３周波トーン信
号検出用基準信号発生回路に於いて、 マスタクロツクを1/2に分周して分周信号を出
力する分周回路１と、 前記分周信号を所定数カウントして信号を出力
する分周カウンタ２と、 該分周カウンタ２の出力信号を前記マスタクロ
ツクの周期の1/2の期間遅延させた遅延信号を出
力する遅延回路３と、 前記分周信号をパルス挿脱なしの信号とし、前
記分周信号と前記遅延信号との論理和出力をパル
ス削除の信号とし、前記分周信号と前記遅延信号
との排他的論理和出力をパルス挿入の信号として
出力するパルス挿脱回路４と、 該パルス挿脱回路４のパルス挿脱なし、パルス
削除、パルス挿入の３種類の出力信号の何れかを
選択出力するセレクタ５と、 該セレクタ５を前記識別コードのデコード出力
信号により制御するデコーダ６と を備えたことを特徴とする３周波トーン信号検出
用基準信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065065A JPS61225933A (ja) | 1985-03-30 | 1985-03-30 | ３周波ト−ン信号検出用基準信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065065A JPS61225933A (ja) | 1985-03-30 | 1985-03-30 | ３周波ト−ン信号検出用基準信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61225933A JPS61225933A (ja) | 1986-10-07 |
| JPH0369458B2 true JPH0369458B2 (ja) | 1991-11-01 |
Family
ID=13276178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60065065A Granted JPS61225933A (ja) | 1985-03-30 | 1985-03-30 | ３周波ト−ン信号検出用基準信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61225933A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003576A (en) * | 1987-07-24 | 1991-03-26 | Richard J. Helferich | Analog/digital voice storage cellular telephone |
| USRE37618E1 (en) | 1987-07-24 | 2002-04-02 | Richard J. Helferich | Analog/digital data storage system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5945261B2 (ja) * | 1977-06-21 | 1984-11-05 | シチズン時計株式会社 | デイジタル式周波数調整回路 |
| JPS59201518A (ja) * | 1983-04-28 | 1984-11-15 | Shinko Electric Co Ltd | ２相発振回路 |
-
1985
- 1985-03-30 JP JP60065065A patent/JPS61225933A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61225933A (ja) | 1986-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4009338B2 (ja) | 雑音性、断続性データ流デコーディング装置及び方法 | |
| GB2247595A (en) | Data valid detector circuit for Manchester encoded data | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| US4942590A (en) | Optimum clock generator in data communication | |
| US5436591A (en) | Demodulator for radio data signals | |
| US5111486A (en) | Bit synchronizer | |
| EP0162505B1 (en) | Arrangement for generating a clock signal | |
| EP0998084B1 (en) | Phase-shift-keying demodulator and demodulation method using a period-width windowing technique | |
| EP0214676A1 (en) | Clock signal regenerator arrangement | |
| JPH11220385A (ja) | クロック信号生成回路及びデータ信号生成回路 | |
| JPS61225933A (ja) | ３周波ト−ン信号検出用基準信号発生回路 | |
| JPH10126329A (ja) | 移動体通信装置の受信回路 | |
| KR930008433B1 (ko) | 듀얼 위상동기 루프의 락 검출장치 | |
| US5396522A (en) | Method and apparatus for clock synchronization with information received by a radio receiver | |
| US6587531B1 (en) | Clock recovery circuit and a receiver having a clock recovery circuit | |
| JP3369982B2 (ja) | クロック位相同期回路 | |
| EP0191472B1 (en) | Am stereo receiver | |
| EP0625837A2 (en) | Automatic false synchronization correction mechanism for biphase-modulated signal reception | |
| US6961399B2 (en) | Phase locked loop including control circuit for reducing lock-time | |
| JP3248382B2 (ja) | Ｆｍデコーダ | |
| JP3622887B2 (ja) | 受信機 | |
| JPS63193626A (ja) | 位相同期回路 | |
| SU919126A2 (ru) | Устройство дл синхронизации двоичных сигналов | |
| SU856028A2 (ru) | Устройство синхронизации с дискретным управлением | |
| KR0158654B1 (ko) | 디지털 위상 동기 루프의 양자화 오차 제거 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |