JPH0370258B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、仮想記憶方式の計算機システムに
係り、特に入出力装置から主記憶へのデータ転送
でのスキツプ動作を指定するチヤネルコマンド語
を含むチヤネルプログラムを実行する場合に好適
するチヤネル装置に関する。

［発明の技術的背景とその問題点］ この種チヤネル装置は、チヤネルプログラムで
指定される入出力転送制御のために主記憶上のア
ドレス変換テーブルを参照して仮想アドレスを実
アドレスに変換するアドレス変換を行なう。この
アドレス変換は、チヤネル装置内のマイクロコン
ピユータによつて実行されるもので、一般にチヤ
ネルDAT（Dynamic Address Translation）と
呼ばれる。

しかし従来のチヤネル装置では、同装置に磁気
デイスク装置のような高速入出力装置を接続する
場合には、ページアドレスが変わる毎にチヤネル
装置内のマイクロコンピユータがアドレス変換を
行なつていたのでは、ページアドレスの切替え毎
にデータ転送が不可能となる問題があつた。

さてチヤネルプログラムに含まれるチヤネルコ
マンド語（Channel Command Word；以下、
CCWと称する）の群により、入出力装置、例え
ば磁気デイスク装置から主記憶へのデータ転送で
のスキツプ動作が指定される場合がある。今この
種チヤネルプログラムが、第１のデータ量のデー
タ転送を指定する第１のCCWと、この第１の
CCWの指定する転送データに続くデータを第２
のデータ量だけスキツプすることを指定する第２
のCCWと、この第２のCCWの指定するスキツプ
データに続くデータを第３のデータ量だけ転送す
ることを指定する第３のCCWとを含んでいるも
のとする。この場合、従来のチヤネル装置は、第
１のCCWの実行時に磁気デイスク装置にシーク
コマンドを出力して第１のデータ量のデータ転送
を行なつた後、第２のCCWでスキツプ指定を判
定し、この判定により第３のCCWの実行時に再
びシークコマンドを磁気デイスク装置に出力して
第３のデータ量のデータ転送を行なう。なおスキ
ツプ後のシークコマンド出力に際し、バルクアド
レスはスキツプ分を考慮して計算される。

上記のように従来のチヤネル装置では、スキツ
プ指定のチヤネルプログラムを実行する場合、ス
キツプ後のデータ転送に際してシークコマンドを
発行することによりデータ転送再開トラツクへの
シーク動作を指定し、該当CCWの示すデータ転
送を実行するため、同CCWの実行時点では磁気
デイスクのヘツドが目的のセクタを通り過ぎてお
り１回転持たないとデータ転送が開始できない問
題があつた。

［発明の目的］ この発明の目的は、仮想記憶方式の計算機シス
テムにおいて、ページアドレスの切替え毎にデー
タ転送が不可能となることが防止できるチヤネル
装置を提供することにある。

この発明の他の目的は、スキツプ指定のデータ
転送（スキヤツターギヤザリング）時に磁気デイ
スク装置の回転持ちなどの待ち時間の発生が防止
できるチヤネル装置を提供することにある。

［発明の概要］ この発明では、主記憶書込みの有無を示すタグ
情報が付加された実ページアドレスを複数ページ
分格納するRAMと、仮想アドレスを実アドレス
に変換するアドレス変換をチヤネルプログラムの
指定するデータ転送に必要なページ数分実行する
アドレス変換手段とを設け、アドレス変換手段に
より得られる実ページアドレスをRAMに書込む
ようにしている。この際、RAMに書込まれる実
アドレスには、チヤネルプログラム内の対応する
チヤネルコマンド語でのスキツプ指定の有無に応
じたタグ情報が付加される。

上記RAMのアドレスは、アドレスカウンタの
示すデータ転送のための仮想アドレスのページア
ドレス部の下位の第１所定ビツトまたは（タグ情
報が付加された）実ページアドレスのRAMへの
書込みのために示される仮想アドレスのページア
ドレス部の下位の第２所定ビツトのいずれか一方
を選択するセレクタの出力によつて示される。そ
してセレクタにより第１所定ビツトが選択された
際にRAMから読出される実ページアドレスはア
ドレスカウンタの示す仮想アドレスのページ内オ
フセツトと連結され主記憶に対する実アドレスが
生成される。この際、（実ページアドレスと共に）
RAMから読出されるタグ情報に応じてメモリリ
クエスト信号の出力が禁止され、対応するデータ
転送がスキツプされる。

［発明の実施例］ 第１図はこの発明の一実施例に係るチヤネル装
置１０の周辺構成を示すもので、１１はチヤネル
装置１０全体を制御するマイクロコンピユータで
ある。マイクロコンピユータ１１は、マイクロコ
ンピユータ１１の中心を成すマイクロプロセツ
サ、各種マイクロプログラムが格納されている
ROMおよびマイクロプロセツサのワークメモリ
である内部RAM（いずれも図示せず）を有して
いる。マイクロコンピユータ１１は図示せぬ
CPUから入出力開始指令が発せられると、同指
令の示す主記憶装置３０の領域よりCCW（チヤネ
ルコマンド語）の群（即ちチヤネルプログラム）
の先頭より取出す。この際、主記憶装置３０に対
するアドレス（実アドレス）は、マイクロコンピ
ユータ１１により同コンピユータ１１の内部バス
１２を介してアドレスレジスタ１３に設定され、
同レジスタ１３からドライバ１４、システムバス
３１を介して主記憶装置３０に供給される。また
主記憶装置３０から順に取出されるCCWは、シ
ステムバス３１、レシーバ１５を介してデータレ
ジスタ１６にラツチされ、しかる後内部バス１２
を介してマイクロコンピユータ１１に取込まれ
る。このデータレジスタ１６は上記したCCWの
入力、更には後述する実ページアドレスの入力な
ど、チヤネル装置１０と主記憶装置３０との間の
制御用データの入出力に用いられる。またアドレ
スレジスタ１３は上記の入出力のためのアドレス
設定に用いられる。

マイクロコンピユータ１１はCCWを取込むと、
その都度内部RAMに保存する。そしてマイクロ
コンピユータ１１は内部RAMに保存したCCWの
群（即ちチヤネルプログラム）に従つて第２図
ａ，ｂのフローチヤートに示す入出力制御を行な
う。なお、この実施例で適用されるCCWは、第
３図に示すようにカウントフイールド（16ビツ
ト）、フラグフイールド（８ビツト）、コマンドフ
イールド（８ビツト）およびデータアドレスフイ
ールド（32ビツト）から成る。コマンドフイール
ドは（シーク、リード、ライトなどの）動作指定
に用いられ、フラグフイールドはコマンドチエイ
ン、データチエイン更にはスキツプチエインなど
をビツト対応で指定するのに用いられる。またデ
ータアドレスフイールドは、コマンドフイールド
の指定する動作に必要な主記憶装置３０の領域の
先頭アドレス（但し仮想アドレス）を示すのに用
いられ、カウントフイールドは同領域のデータサ
イズを示すのに用いられる。

さてマイクロコンピユータ１１は、主記憶装置
３０から取込んだCCWの群、即ちチヤネルプロ
グラムを内部RAMに保存すると、まず同チヤネ
ルプログラムで指定されたデータ転送を行なうた
めのデータ転送準備を行なう（ステツプS10）。
この実施例において上記チヤネルプログラムは、
第４図に示すように（磁気デイスク装置４０から
の）リード動作を指定するCCW１〜CCW３を含
んでいる。またCCW１，２のフラグフイールド
では、それぞれデータチエイン、スキツプチエイ
ンが指定されている。第４図に示すCCW群を含
むチヤネルプログラムの場合、マイクロコンピユ
ータ１１は転送制御カウンタ部１７内のアドレス
カウンタ１８にCCW１のデータアドレスフイー
ルドで指定された（主記憶装置３０に対する転送
開始仮想アドレスである）データアドレス１の所
定フイールドを初期設定する。またマイクロコン
ピユータ１１は転送制御カウンタ部１７内のサイ
ズカウンタ（図示せず）にCCW１〜CCW３のカ
ウントフイールドで指定されたデータサイズ（デ
ータ量）を示すカウント１〜３の和（カウント１
＋カウント２＋カウント３）を初期設定する。上
記データアドレス１などの仮想アドレスは、第５
図に示すように、21ビツトのページアドレスと、
11ビツトのページ内オフセツトの32ビツトから成
り、上記所定フイールドは仮想アドレスの下位14
ビト、即ちページアドレスの下位３ビツトとオフ
セツトである。但しこの実施例では、アドレスカ
ウンタ１８に初期設定される転送開始仮想アドレ
スの所定フイールドの上位３ビツト、即ちページ
アドレスの下位３ビツトは、実際値に無関係に全
て“０”にされる。これは後述するDAT−RAM
１９に対する制御を簡略化するためである。

マイクロコンピユータ１１はステツプS10のデ
ータ転送準備を行なうと、主記憶装置３０上に置
かれているアドレス変換テーブル（図示せず）を
参照することにより、転送開始仮想アドレス（こ
の例ではデータアドレス１）中のページアドレス
（先頭ページアドレス）を第６図に示すように実
ページアドレスに変換する（ステツプS12）。こ
の際アドレス変換テーブルを参照するためのアド
レス（実アドレス）は、CCW取出しの場合と同
様に、アドレスレジスタ１３を介して主記憶装置
３０に供給される。またアドレス変換結果、即ち
主記憶装置３０のアドレス変換テーブルから取出
される実ページアドレスはデータレジスタ１６を
介してマイクロコンピユータ１１に取込まれる。

さて、第１図のチヤネル装置１０には、マイク
ロコンピユータ１１のアドレス変換結果を例えば
最大８つ格納するRAM（以下DAT−RAMと称
する）１９が設けられている。マイクロコンピユ
ータ１１は、ステツプS12のアドレス変換で先頭
ページアドレスの実ページアドレスを得ると、以
下に述べるように同アドレスのDAT−RAM１９
への書込みを行なう。

DAT−RAM１９は、アドレスポートＡ、デー
タ入力ポートDIおよびデータ出力ポートDOを有
している。DAT−RAM１９のアドレスポートＡ
にはセレクタ（SEL）２１の出力ポートが接続さ
れている。セレクタ２１の“１”側入力ポートは
マイクロコンピユータ１１から出力される（仮想
アドレスの）ページアドレスの下位３ビツトを受
取る如く内部バス１２に接続され、“０”側入力
ポートはアドレスカウンタ１８の示す情報のうち
の上位３ビツト（即ちページアドレスの下位３ビ
ツト）を受取る如く同カウンタ１８に接続されて
いる。マイクロコンピユータ１１はDAT−RAM
１９への実ページアドレス書込みに際してセレク
タ２１を“１”側に切替える（ステツプS14）。

次にマイクロコンピユータ１１は、DAT−
RAM１９に対するアドレス（RAMアドレス）
として３ビツトのオール“０”データ（即ちステ
ツプS10でアドレスカウンタ１８に設定された情
報の上位３ビツトと同一データ）を内部バス１２
を介してセレクタ２１の“１”側入力ポートに供
給する。このときマイクロコンピユータ１１は、
アドレス変換で得られた実ページアドレス（この
例では先頭ページに対応する実ページアドレス）
を１ビツトのタグ情報（以下スキツプTAGと称
する）と共に内部バス１２経由でDAT−RAM１
９のデータ入力ポートDIに供給し、且つDAT−
RAM１９を書込みモードに設定する。このスキ
ツプTAGは、同TAGが付加された実ページアド
レスの示すページがスキツプ指定されている
（“０”の場合）か否（“１”の場合）か（即ち主
記憶装置３０への書込みの有無）を示す。したが
つて先頭ページに対応するスキツプTAGは、
CCW１でスキツプ指定されていないことから、
“１”である。マイクロコンピユータ１１からの
３ビツトのRAMアドレスは、セレクタ２１によ
り選択されてDAT−RAM１９のアドレスポート
Ａに供給される。これによりマイクロコンピユー
タ１１の指定するDAT−RAM１９のアドレス
（この例では０番地）に、マイクロコンピユータ
１１からのスキツプTAG付きの実ページアドレ
ス（この例では先頭ページに対応する実ページア
ドレス）が書込まれる（ステツプS16）。

マイクロコンピユータ１１はステツプS16の
DAT−RAM１９へのスキツプTAG付き実ペー
ジアドレス書込みを行なうと、その書込みデータ
の読出しを行なう（ステツプS18）。このために
マイクロコンピユータ１１は、DAT−RAM１９
に対するRAMアドレスをステツプS16での書込
み時のそれに保つた状態で、DAT−RAM１９を
読出しモードに切替える。しかしてステツプS16
で書込みが行なわれたDAT−RAM１９のそのア
ドレス（この例では０番地）のデータが、データ
出力ポートDOから読出される。

DAT−RAM１９のデータ出力ポートDOは、
ゲート２２を介して内部バス１２に接続されると
共に、実アドレスを保持するアドレスレジスタ２
３の実ページアドレスフイールドに接続される。
このアドレスレジスタ２３は、チヤネル装置１０
に接続される入出力装置、例えば磁気デイスク装
置４０と主記憶装置３０との間のデータ転送にお
いて、主記憶装置３０に対する実アドレスを示す
のに用いられる。またアドレスレジスタ２３のオ
フセツトフイールドは、アドレスカウンタ１８の
示す情報のうちのページ内オフセツトを受取る如
く同カウンタ１８に接続される。

マイクロコンピユータ１１はステツプS18の読
出しを行なう場合、ゲート２２を出力イネーブル
状態に設定すると共に、アドレスレジスタ２３の
ラツチ動作を禁止する。これによりDAT−RAM
１９からの読出しデータはゲート２２により内部
バス１２に出力され、マイクロコンピユータ１１
に導かれる。マイクロコンピユータ１１は、内部
バス１２上のデータ（即ちDAT−RAM１９から
の読出しデータ）をステツプS16で用いた書込み
データとの比較のために内部に取込む（ステツプ
S20）。このときマイクロコンピユータ１１はセ
レクタ２１を“０”側に切替える。

マイクロコンピユータ１１はDAT−RAM１９
からの読出しデータを取込むと、同読出しデータ
を対応する書込みデータと比較して、両データが
一致しているか、即ちアドレス変換により得られ
た実ページアドレス並びに同アドレスに付加され
たスキツプTAGがDAT−RAM１９に正しく書
込まれているかを調べる（ステツプS22）。もし
一致していれば、マイクロコンピユータ１１は
DAT−RAM１９へのスキツプTAG付き実ペー
ジアドレスの書込みが正常に行なわれたものと判
断し、ステツプS24を実行する。このステツプ
S24では、転送スタートが既にかけられているか
否かの判定が行なわれる。もし転送スタートがか
けられていない場合には、マイクロコンピユータ
１１はステツプS16での書込みが１回目の書込み
であるか否かの判定を行なう（ステツプS26）。
この例のように１回目の書込みであれば、マイク
ロコンピユータ１１は磁気デイスク装置４０に対
してシークコマンドを発行する（ステツプS28）。
これにより磁気デイスク装置４０はシーク動作を
開始する。このシーク動作は周知のように機械的
動作が伴うことから、比較的長時間を要する。そ
こでマイクロコンピユータ１１は、磁気デイスク
装置４０がシーク動作を実行している間に、
CCW１〜CCW３で指定されている各領域に対応
する全てのページのうちステツプS12で求めたペ
ージ（先頭ページ）を除くページについて上記の
アドレス変換を繰返し実行し（ステツプS30）、
その結果をスキツプTAGと共に順次マイクロコ
ンピユータ１１の内部RAMに保存する（ステツ
プS32）。この場合、CCW１〜CCW３のうち
CCW２でスキツプ指定されていることから、
CCW２内のカウント２の示すページ数分の実ペ
ージアドレスだけに論理“０”のスキツプTAG
が付加される。

ステツプS32が終了するとマイクロコンピユー
タ１１の動作はステツプS14に戻る。これによ
り、残りのスキツプTAG付き実ページアドレス
（のうちの最大７つ）について、DAT−RAM１
９への書込みを始めとする処理が、先頭ページに
対応する実ページアドレスの場合と同様に行なわ
れる。但しDAT−RAM１９に対するマイクロコ
ンピユータ１１からのアドレスは、１回の書込み
毎に＋１される。また、DAT−RAM１９に対し
ては２回目以降の書込みとなるため、ステツプ
S26での判定は先頭ページに対応する実ページア
ドレスの場合と異なつてNOとなる。この場合マ
イクロコンピユータ１１はDAT−RAM１９が満
杯（FULL）であるか否かを判定し（ステツプ
S34）、もし満杯でなければ内部RAMに（DAT
−RAM１９への）未書込みデータ（未書込みの
スキツプTAG付き実ページアドレス）が残され
ているか否かを判定する（ステツプS36）。もし
未書込みデータが有れば、マイクロコンピユータ
１１の動作はステツプS14に戻る。一方DAT−
RAM１９が満杯であれば、或はDAT−RAM１
９が満杯でなくても未書込みデータが無ければ、
マイクロコンピユータ１１はデータ転送に必要な
実ページアドレスのDAT−RAM１９への書込み
は一応終了したものと判断する。そしてマイクロ
コンピユータ１１は磁気デイスク装置４０のシー
ク動作が完了したか否かの判定（ステツプS38）
を、シーク動作完了まで繰返す。

マイクロコンピユータ１１は、ステツプＳ３８
で磁気デイスク装置４０のシーク動作が完了した
ことを検出すると、磁気デイスク装置４０に対し
てCCW１〜CCW３の指定する指令（この例では
リード指令）を発行する一方、転送許可／禁止を
指定する転送許可フリツプフロツプ（以下、転送
許可Ｆ／Ｆと称する）２４をセツトすることによ
り転送スタートをかける（ステツプS40）。

転送許可Ｆ／Ｆ２４のセツト出力はDMA制御
回路２５に伝達される。これによりDMA制御回
路２５は主記憶装置３０とチヤネル装置１０内の
データバツフア２６との間のDMA転送のための
制御を開始する。このデータバツフア２６は磁気
デイスク装置４０に接続されており、例えばデイ
スクリードの場合であれば磁気デイスク装置４０
からの読出しデータが同バツフア２６に格納され
る。この場合、DMA制御回路２５はデータバツ
フア２６に所定サイズ以上のデータが格納される
と、データバツフア２６からのデータ読出しを開
始する。デイスクリードの場合、データバツフア
２６からの読出しデータはデータレジスタ２７に
ラツチされ、同レジスタ２７からドライバ２８、
システムバス３１を介して主記憶装置３０に転送
される。そして１ワードの転送毎に転送制御カウ
ンタ部１７内のアドレスカウンタ１８は＋１さ
れ、同じくサイズカウンタは−１される。

さて、アドレスカウンタ１８の上位３ビツト、
即ちページアドレスの下位３ビツトは、セレクタ
２１の“０”側入力に供給される。セレクタ２１
は、DAT−RAM１９に対するスキツプTAG付
き実ページアドレスの書込み時（並びにその書込
みに続く書込みデータの読出し時）以外は“０”
側入力を選択するように切替えられており、アド
レスカウンタ１８からの３ビツトをDAT−RAM
１９のアドレスポートＡに選択出力する。DAT
−RAM１９は、ステツプS16実行時以外は読出
しモードに設定されている。したがつて転送スタ
ートがかけられた後は、アドレスカウンタ１８か
らの３ビツト（ページアドレスの下位３ビツト）
の示すDAT−RAM１９のアドレスのデータ（ス
キツプTAG付き実ページアドレス）が読出され
る。最初の読出しでは、初期状態においてアドレ
スカウンタ１８に設定されたページアドレスの下
位３ビツトが前記したようにオール“０”である
ことから、DAT−RAM１９の０番地のデータ即
ち先頭ページに対応するスキツプTAG付き実ペ
ージアドレスが読出される。

アドレスカウンタ１８の上位３ビツトのアドレ
ス指定によりDAT−RAM１９から読出されたデ
ータのうちの実ページアドレスはアドレスレジス
タ２３の実アドレスフイールドにラツチされる。
このときアドレスレジスタ２３のオフセツトフイ
ールドにはアドレスカウンタ１８の下位11ビツト
の示すページ内オフセツトデータがラツチされ
る。この動作は１ワード転送毎に行なわれる。ア
ドレスレジスタ２３の内容、即ちDAT−RAM１
９からの実ページアドレスとアドレスカウンタ１
８の下位11ビツトからのページ内オフセツトデー
タとが連結された実アドレスは、ドライバ１４、
システムバス３１を介して主記憶装置３０に供給
される。

またアドレスカウンタ１８の上位３ビツトのア
ドレス指定によりDAT−RAM１９から読出され
たデータのうちのスキツプTAGは、アンドゲー
ト(A)５０に供給される。このアンドゲート５０に
は、上記の１ワード転送に同期してDMA制御回
路２５から出力されるメモリリクエスト信号も供
給される。しかしてアンドゲート５０はスキツプ
TAGが論理“１”の場合だけDMA制御回路２５
からのメモリリクエスト信号の通過を許可する。
アンドゲート５０を通過したメモリリクエスト信
号は、システムバス３１を制御するシステムバス
制御回路５１およびシステムバス３１を介して主
記憶装置３０に導かれる。したがつて、スキツプ
TAGが論理“１”の場合には、アドレスレジス
タ２３からドライバ１４、システムバス３１経由
で出力される実アドレスで示される主記憶装置３
０の領域がアクセス（ライトアクセス）される。
これに対してスキツプTAGが論理“０”の場合
には、DMA制御回路２５の制御によるデータ転
送に無関係に主記憶装置３０に対するアクセス
（ライトアクセス）が禁止される。この実施例で
は、CCW１〜CCW３のうちCCW２の示すペー
ジ数分の実ページアドレスだけに論理“０”のス
キツプTAGが付加されている。したがつて、
DMA制御回路２５がCCW１〜CCW３の指定す
るデータ転送をスキツプ指定の有無に無関係に連
続して実行しても、CCW２の指定するデータ転
送の期間中は主記憶装置３０への書込みが自動的
に禁止され、DMA制御回路２５がデータ転送を
中断することなしに、即ちCCW３実行時にシー
クコマンドを発行することなしに正しいスキツプ
動作が行なわれる。

一方、マイクロコンピユータ１１はステツプ
S40で転送スタートをかけると、DMA制御回路
２５からの転送終了割込みの有無の検出を行ない
（ステツプS42）、終了割込みが無ければページ切
替が発生したか否かの判定を行なう（ステツプ
S44）。このページ切替は、アドレスカウンタ１
８からDAT−RAM１９に対して示されるアドレ
スが切替わることにより判別できる。もしページ
切替が発生していなければ、マイクロコンピユー
タ１１はステツプS42の転送終了割込み検出に戻
る。

やがてページ切替が発生し、マイクロコンピユ
ータ１１がその旨をステツプS44で判別すると、
内部RAMに（DAT−RAM１９への）未書込み
データが残されているか否かの判定を行なう（ス
テツプS46）。もし未書込みデータ（スキツプ
TAG付きの実ページアドレス）が無ければ、マ
イクロコンピユータ１１の動作はステツプS42に
戻る。これに対して未書込みデータが有ればマイ
クロコンピユータ１１の動作はステツプS14に戻
る。これにより、内部RAMに残されている（未
書込みの）スキツプTAG付き実ページアドレス
の先頭のアドレスについて、DAT−RAM１９へ
の書込みを始めとする処理が前記した場合と同様
に行なわれる。但し、この場合には、既に転送ス
タートがかけられているためステツプS24での判
定はYESとなる。ステツプS24の判定がYESの場
合、マイクロコンピユータ１１はステツプS42の
転送終了割込み検出動作に戻る。即ちマイクロコ
ンピユータ１１は、ページ切替が発生し且つ未書
込みデータが内部RAMに残されている場合に
は、従来アイドル状態にあつた（磁気デイスク装
置４０の）シーク動作中に内部RAMに求めてお
いた（スキツプTAG付）実ページアドレスを
DAT−RAM１９に対して補充する。このように
本実施例では、たとえページが切替わつても、必
要な実ページアドレスがDAT−RAM１９に予め
用意されることから、データ転送を中断すること
なく実アドレスの生成が可能となる。

さて、DAT−RAM１９にスキツプTAG付き
実ページアドレスを書込み、その書込みデータを
読出して書込みデータと読出しデータとを比較し
た場合に、不一致が検出されたものとする。即ち
ステツプS22の判定がNOとなつたものとする。
この場合マイクロコンピユータ１１はDAT−
RAM１９の故障を判断し、データ転送を停止さ
せるために転送許可Ｆ／Ｆ２４をリセツトする
（ステツプS48）。転送許可Ｆ／Ｆ２４のリセツト
出力はデータ転送停止（禁止）指令としてDMA
制御回路２５に伝達される。これによりDMA制
御回路２５は、データ転送を停止する。この結
果、DAT−RAM１９から読出される誤つた実ペ
ージアドレスを用いて主記憶装置３０をアクセス
し、即ち誤つたデータ転送を行ない、主記憶装置
３０の記憶領域を破壊してしまうことが防止され
る。

マイクロコンピユータ１１は転送許可Ｆ／Ｆ２
４をリセツトしてデータ転送を停止させると、
CPUから入出力開始指令を受けた場合の状態に
戻り、同指令に対する動作を最初から（即ち
CCW読出しから）やり直す。なお、CCWの群を
内部RAMに保存していれば、ステツプS10のデ
ータ転送準備からやり直すことも可能である。そ
して、このようにやり直し（リトライ）が所定回
繰返されるとチヤネル装置故障が判断される。

なお、前記実施例では、先頭ページに対応する
実ページアドレスをシークコマンド発行前に求
め、同コマンド発行前にDAT−RAM１９に書込
むものとして説明したが、残りのページに対応す
る実ページアドレスと同様にシークコマンド発行
後にDAT−RAM１９に書込むようにしてもよ
い。また、DAT−RAM１９に対する実ページア
ドレスの補充は必ずしもページ切替え毎に行なう
必要はなく、例えばDAT−RAM１９内の実ペー
ジアドレスが所定数以下となつた場合に１つ或は
それ以上補充するようにしてもよい。また、この
発明はセグメント方式およびページ方式のいずれ
の仮想記憶方式にも適用できる。

［発明の効果］ 以上詳述したようにこの発明によれば、仮想ア
ドレスを実アドレスに変換するアドレス変換を、
CPUからの入出力開始指令で示されたチヤネル
プログラムの指定するデータ転送に必要なページ
数分だけ、アドレス変換手段によつて行ない、そ
のアドレス変換結果である実ページアドレス群を
書込み手段によつてRAMに書込み、このRAM
に書込まれている実ページアドレスとアドレスカ
ウンタの示す仮想アドレスのページ内オフセツト
とが連結された実アドレスを用いて、チヤネルプ
ログラムで指定された磁気デイスク装置等の入出
力装置と主記憶との間のデータ転送のための主記
憶アクセスを行なう構成としたので、データ転送
中にページが切替わつても、RAMに必要な実ペ
ージアドレスが書込まれていることから、直ちに
実アドレスを得ることができるようになり、した
がつてページアドレスの切替え毎にアドレス変換
を行なつて実ページアドレスを求めていた従来例
と異なつて、ページアドレスの切替え毎にデータ
転送が不可能となることが防止できる。

また、この発明によれば、アドレス変換手段に
よつて変換された実ページアドレスをRAMに書
込む際に、チヤネルプログラム内の対応するチヤ
ネルコマンド語でのスキツプ指定の有無に応じた
タグ情報をその実ページアドレスに付加し、チヤ
ネルプログラムで指定されたデータ転送に伴う主
記憶アクセス実行のためのメモリリクエスト信号
の出力を、その主記憶アクセスに必要な実ページ
アドレスに付加されているタグ情報に応じて禁止
する構成としたので、たとえチヤネルプログラム
の指定する磁気デイスク装置等の入出力装置を対
象とするデータ転送をスキツプ指定の有無に無関
係に連続的に実行しても、スキツプが指定された
領域のデータ転送の期間中は主記憶アクセスを自
動的に禁止することができる。即ち、この発明に
よれば、スキツプ指定のチヤネルプログラムを実
行する場合、データ転送を中断することなく正し
くスキツプ動作が行なえる。したがつて入出力装
置が例えば磁気デイスク装置の場合等において
は、スキツプ後のシーク動作指定が不要となり、
磁気デイスクの回転待ちなどの待ち時間の発生を
防止できる。これに対し、データ転送を中断して
スキツプ動作を行なつていた従来のチヤネル装置
では、スキツプ後にシーク動作を指定して、スキ
ツプ指定チヤネルコマンド語の次の（スキツプ指
定なし）チヤネルコマンド語の指定するデータ転
送を実行するために、同コマンド語の実行時点で
は磁気デイスクのヘツドが目的のセクタを通り過
ぎており、１回転待たないとデータ転送が開始で
きなかつた。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るチヤネル装
置の周辺構成を示すブロツク図、第２図ａ，ｂは
動作を説明するためのフローチヤート、第３図は
CCWのフオーマツトを示す図、第４図はチヤネ
ルプログラムの一例を示す図、第５図は仮想アド
レスのフオーマツトを示す図、第６図はアドレス
変換を説明する図である。 １０…チヤンネル装置、１１…マイクロコンピ
ユータ、１３，２３…アドレスレジスタ、１８…
アドレスカウンタ、１９…DAT−RAM、２１…
セレクタ（SEL）、２４…転送許可フリツプフロ
ツプ（転送許可Ｆ／Ｆ）、３０…主記憶装置、４
０…磁気デイスク装置、５０…アンドゲート。

Claims (1)

【特許請求の範囲】
1. １ CPUからの入出力開始指令で指定された主
   記憶内のチヤネルプログラムに従つて入出力制御
   を行なうチヤネル装置を備えた仮想記憶方式の計
   算機システムにおいて、主記憶書込みの有無を示
   すタグ情報が付加された実ページアドレスを複数
   ページ分格納するRAMと、仮想アドレスを実ア
   ドレスに変換するアドレス変換を上記チヤネルプ
   ログラムの指定するデータ転送に必要なページ数
   分実行するアドレス変換手段と、このアドレス変
   換手段により得られる実ページアドレスに上記チ
   ヤネルプログラム内の対応するチヤネルコマンド
   語でのスキツプ指定の有無に応じたタグ情報を付
   加して上記RAMに書込む書込み手段と、指定さ
   れたデータ転送のために上記主記憶に対する仮想
   アドレスを示すアドレスカウンタと、このアドレ
   スカウンタの示す仮想アドレスのページアドレス
   部の下位の第１所定ビツトまたは上記書込み手段
   により上記RAMへの書込みのために示される仮
   想アドレスのページアドレス部の下位の第２所定
   ビツトのいずれか一方を上記RAMのアドレスと
   して選択するセレクタと、このセレクタにより上
   記第１所定ビツトが選択された際に上記RAMか
   ら読出される上記実ページアドレスと上記アドレ
   スカウンタの示す仮想アドレスのページ内オフセ
   ツトとが連結された実アドレスを保持するアドレ
   スレジスタと、上記セレクタにより上記第１所定
   ビツトが選択された際に上記RAMから読出され
   る上記タグ情報に応じてメモリリクエスト信号の
   出力を禁止するメモリリクエスト禁止手段とを具
   備することを特徴とするチヤネル装置。