JPH0370257B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、仮想記憶方式の計算機システムに
係り、特に仮想アドレスを実アドレスに変換する
アドレス変換機能を備えたチヤネル装置に関す
る。

［発明の技術的背景］ この種チヤネル装置は、入出力転送制御のため
に主記憶上のアドレス変換テーブルを参照して仮
想アドレスを実アドレスに変換するアドレス変換
を行なう。このアドレス変換は、チヤネル装置内
のマイクロコンピユータによつて実行されるもの
で、一般にチヤネルDAT（Dynamic Address
Translation）と呼ばれる。

［背景技術の問題点］ しかし従来のチヤネル装置では、同装置に磁気
デイスク装置のような高速入出力装置を接続する
場合には、ページアドレスが変わる毎にチヤネル
装置内のマイクロコンピユータがアドレス変換を
行なつていたのでは、ページアドレスの切替え毎
にデータ転送が不可能となる問題があつた。

［発明の目的］ この発明の目的は、仮想記憶方式の計算機シス
テムにおいて、ページアドレスの切替え毎にデー
タ転送が不可能となることが防止でき、しかもそ
のために誤つたデータ転送を招く恐れのないチヤ
ネル装置を提供することにある。

［発明の概要］ この発明では、実ページアドレスを複数ページ
分格納する１対のRAM手段と、この１対の
RAM手段のいずれか一方を指定するRAM指定
手段と、仮想アドレスを実アドレスに変換するア
ドレス変換をデータ転送に必要なページ数分実行
するアドレス変換手段とを設け、アドレス変換手
段により得られる実ページアドレスをRAM指定
手段により指定されたRAM手段に書込むように
している。この際、書込みに連続して読出しが行
なわれ書込みデータと読出しデータとの一致が調
べられる。もし不一致の場合には対応するRAM
手段が故障している恐れがあるため、RAM指定
手段の指定するRAM手段が切替えられる。

上記RAM手段のアドレスは、アドレスカウン
タの示すデータ転送のための仮想アドレスのペー
ジアドレス部の下位の第１所定ビツトまたは
RAM手段への連続書込み／読出しのために示さ
れる仮想アドレスのページアドレス部の下位の第
２所定ビツトのいずれか一方を選択するセレクタ
の出力によつて示される。そしてセレクタにより
第１所定ビツトが選択された際にRAM指定手段
の指定するRAM手段から読出される実ページア
ドレスとアドレスカウンタの示す仮想アドレスの
ページ内オフセツトとが連結された実アドレスに
より主記憶がアクセスされる。一方、セレクタに
より第２所定ビツトが選択された際にRAM指定
手段の指定するRAM手段から読出される実ペー
ジアドレスは、上記した書込みデータとの一致検
出対象データとなる。

［発明の実施例］ 第１図はこの発明の一実施例に係るチヤネル装
置１０の周辺構成を示すもので、１１はチヤネル
装置１０全体を制御するマイクロコンピユータで
ある。マイクロコンピユータ１１は、マイクロコ
ンピユータ１１の中心を成すマイクロプロセツ
サ、各種マイクロプログラムが格納されている
ROMおよびマイクロプロセツサのワークメモリ
である内部RAM（いずれも図示せず）を有して
いる。マイクロコンピユータ１１は図示せぬ
CPUから入出力開始指令が発せられると、同指
令の示す主記憶装置３０の領域よりチヤネルコマ
ンド語（channel Command Word；以下、
CCWと称する）の群（これをチヤネルプログラ
ムと呼ぶ）を先頭より取出す。この際、主記憶装
置３０に対するアドレス（実アドレス）は、マイ
クロコンピユータ１１により同コンピユータ１１
の内部バス１２を介してアドレスレジスタ１３に
設定され、同レジスタ１３からドライバ１４、シ
ステムバス３１を介して主記憶装置３０に供給さ
れる。また主記憶装置３０から取出されたCCW
は、システムバス３１、レシーバ１５を介してデ
ータレジスタ１６にラツチされ、しかる後内部バ
ス１２を介してマイクロコンピユータ１１に取込
まれる。このデータレジスタ１６は上記した
CCWの入力、更には後述する実ページアドレス
の入力など、チヤネル装置１０と主記憶装置３０
との間の制御用データの入出力に用いられる。ま
たアドレスレジスタ１３は上記の入出力のための
アドレス設定に用いられる。

マイクロコンピユータ１１はCCWを取込むと、
その都度内部RAMに保存する。そしてマイクロ
コンピユータ１１は内部RAMに保存したCCWの
群に従つて第２図ａ，ｂのフローチヤートに示す
入出力制御を行なう。

まずマイクロコンピユータ１１は、CCWで指
定されたデータ転送を行なうためのデータ転送準
備を行なう（ステツプS10）。即ちマイクロコン
ピユータ１１は、転送制御カウンタ部１７内のア
ドレスカウンタ１８にCCWで指定された（主記
憶装置３０に対する）転送開始仮想アドレスの所
定フイールドを、サイズカウンタ（図示せず）に
転送サイズ（転送ワード数）を、それぞれ初期設
定する。上記仮想アドレスは、第３図に示すよう
に、21ビツトのページアドレスと、11ビツトのペ
ージ内オフセツトの32ビツトから成り、上記所定
フイールドは仮想アドレスの下位14ビツト、即ち
ページアドレスの下位３ビツトとオフセツトであ
る。但しこの実施例では、アドレスカウンタ１８
に初期設定される転送開始仮想アドレスの所定フ
イールドの上位３ビツト、即ちページアドレスの
下位３ビツトは、実際値に無関係に全て“０”に
される。これは後述するDAT−RAM１９に対す
る制御を簡略化するためである。

マイクロコンピユータ１１はステツプS10のデ
ータ転送準備を行なうと、主記憶装置３０上に置
かれているアドレス変換テーブル（図示せず）を
参照することにより、転送開始仮想アドレス中の
ページアドレス（先頭ページアドレス）を第４図
に示すように実ページアドレスに変換する（ステ
ツプS12）。この際アドレス変換テーブルを参照
するためのアドレス（実アドレス）は、CCW取
出しの場合と同様に、アドレスレジスタ１３を介
して主記憶装置３０に供給される。またアドレス
変換結果、即ち主記憶装置３０のアドレス変換テ
ーブルから取出される実ページアドレスはデータ
レジスタ１６を介してマイクロコンピユータ１１
に取込まれる。

さて、第１図のチヤネル装置１０には、マイク
ロコンピユータ１１のアドレス変換結果を格納す
るRAM（以下DAT−RAMと称する）１９が設
けられている。マイクロコンピユータ１１は、ス
テツプS12のアドレス変換で先頭ページアドレス
の実ページアドレスを得ると、以下に述べるよう
に同アドレスのDAT−RAM１９への書込みを行
なう。

DAT−RAM１９はRAM領域１９−０と
RAM領域１９−１とに２分割して用いられる。
RAM領域１９−０，１９−１は、例えば最大８
つの実ページアドレスを格納できるようになつて
いる。DAT−RAM１９は、アドレスポートＡ、
データ入力ポートDIおよびデータ出力ポートDO
を有している。DAT−RAM１９のアドレスポー
トＡ（４ビツト）には、RAM領域１９−０，１
９−１のいずれか一方を切替え指定する切替えフ
リツプフロツプ（以下、切替えＦ／Ｆと称する）
２０の出力（Ｑ出力）、およびセレクタ（SEL）
２１の出力ポート（３ビツト）が接続されてい
る。切替えＦ／Ｆ２０の出力はDAT−RAM１９
のアドレス（４ビツト）の最上位ビツトを示し、
セレクタ２１の出力は同アドレスの下位３ビツト
を示す。セレクタ２１の“１”側入力ポートはマ
イクロコンピユータ１１から出力される（仮想ア
ドレスの）ページアドレスの下位３ビツトを受取
る如く内部バス１２に接続され、“０”側入力ポ
ートはアドレスカウンタ１８の示す情報のうちの
上位３ビツト（即ちページアドレスの下位３ビツ
ト）を受取る如く同カウンタ１８に接続されてい
る。マイクロコンピユータ１１はDAT−RAM１
９への実ページアドレス書込みに際してセレクタ
２１を“１”側に切替える（ステツプS14）。

次にマイクロコンピユータ１１は、DAT−
RAM１９に対するアドレス（RAMアドレス）
の下位３ビツトとしてオール“０”データ（即ち
ステツプS10でアドレスカウンタ１８に設定され
た情報の上位３ビツトと同一データ）を内部バス
１２を介してセレクタ２１の“１”側入力ポート
に供給すると共に先頭ページ（アドレス）に対応
する実ページアドレスを内部バス１２を介して
DAT−RAM１９のデータ入力ポートDIに供給
し、DAT−RAM１９を書込みモードに設定す
る。マイクロコンピユータ１１からの３ビツトの
下位アドレスは、セレクタ２１により選択されて
DAT−RAM１９のアドレスポートＡの下位フイ
ールドに供給される。同アドレスポートＡの上位
フイールド（最上位ビツト）には切替えＦ／Ｆ２
０のＱ出力（初期状態では“０”）が供給される。
これにより切替えＦ／Ｆ２０およびマイクロコン
ピユータ１１の指定するDAT−RAM１９のアド
レス（この例では０番地、即ちRAM領域１９−
０の先頭番地）に、マイクロコンピユータ１１か
らの実ページアドレス（この例では先頭ページに
対応する実ページアドレス）が書込まれる（ステ
ツプS16）。

マイクロコンピユータ１１はステツプS16の
DAT−RAM１９への実ページアドレス書込みを
行なうと、その書込みデータの読出しを行なう
（ステツプS18）。このためにマイクロコンピユー
タ１１は、DAT−RAM１９に対する３ビツトの
下位アドレスをステツプS16での書込み時のそれ
に保つた状態で、DAT−RAM１９を読出しモー
ドに切替える。しかしてステツプS16で書込みが
行なわれたDAT−RAM１９のそのアドレス（こ
の例では０番地）のデータが、データ出力ポート
DOから読出される。

DAT−RAM１９のデータ出力ポートDOは、
ゲート２２を介して内部バス１２に接続されると
共に、実アドレスを保持するアドレスレジスタ２
３の実ページアドレスフイールドに接続される。
このアドレスレジスタ２３は、チヤネル装置１０
に接続される入出力装置、例えば磁気デイスク装
置４０と主記憶装置３０との間のデータ転送にお
いて、主記憶装置３０に対する実アドレスを示す
のに用いられる。またアドレスレジスタ２３のオ
フセツトフイールドは、アドレスカウンタ１８の
示す情報のうちのページ内オフセツトを受取る如
く同カウンタ１８に接続される。

マイクロコンピユータ１１はステツプS18の読
出しを行なう場合、ゲート２２を出力イネーブル
状態に設定すると共に、アドレスレジスタ２３の
ラツチ動作を禁止する。これによりDAT−RAM
１９からの読出しデータはゲート２２により内部
バス１２に出力され、マイクロコンピユータ１１
に導かれる。マイクロコンピユータ１１は、内部
バス１２上のデータ（即ちDAT−RAM１９から
の読出しデータ）をステツプS16で用いた書込み
データとの比較のために内部に取込む（ステツプ
S20）。このときマイクロコンピユータ１１はセ
レクタ２１を“０”側に切替える。

マイクロコンピユータ１１はDAT−RAM１９
からの読出しデータを取込むと、同読出しデータ
を対応する書込みデータと比較して、両データが
一致しているか、即ちアドレス変換により得られ
た実ページアドレスがDAT−RAM１９に正しく
書込まれているかを調べる（ステツプS22）。も
し一致していれば、マイクロコンピユータ１１は
DAT−RAM１９への実ページアドレスの書込み
が正常に行なわれたものと判断し、ステツプS24
を実行する。このステツプS24では、転送スター
トが既にかけられているか否かの判定が行なわれ
る。もし転送スタートがかけられていない場合に
は、マイクロコンピユータ１１はステツプS16で
の書込みが１回目の書込みであるか否かの判定を
行なう（ステツプS26）。この例のように１回目
の書込みであれば、マイクロコンピユータ１１は
磁気デイスク装置４０に対してシークコマンドを
発行する（ステツプS28）。これにより磁気デイ
スク装置４０はシーク動作を開始する。このシー
ク動作は周知のように機械的動作が伴うことか
ら、比較的長時間を要する。そこでマイクロコン
ピユータ１１は、磁気デイスク装置４０がシーク
動作を実行している間に、CCWで指定されてい
る転送領域に対応する全実ページアドレスのうち
ステツプS12で求めたアドレスを除く残りアドレ
スを求めるためのアドレス変換を必要ページ分繰
返し実行し（ステツプS30）、その結果を順次マ
イクロコンピユータ１１の内部RAMに保存する
（ステツプS32）。

ステツプS32が終了するとマイクロコンピユー
タ１１の動作はステツプS14に戻る。これによ
り、残りの実ページアドレス（のうちの最大７
つ）について、DAT−RAM１９への書込みを始
めとする処理が、先頭ページに対応する実ページ
アドレスの場合と同様に行なわれる。但しDAT
−RAM１９に対するマイクロコンピユータ１１
からの３ビツトの下位アドレスは、１回の書込み
毎に＋１される。また、DAT−RAM１９に対し
ては２回目以降の書込みとなるため、ステツプ
S26での判定は先頭ページに対応する実ページア
ドレスの場合と異なつてNOとなる。この場合マ
イクロコンピユータ１１は切替えＦ／Ｆ２０の指
定するDAT−RAM１９の領域（この例では
RAM領域１９−０）が満杯（FULL）であるか
否かを判定し（ステツプS34）、もし満杯でなけ
れば内部RAMに（DAT−RAM１９への）未書
込みデータ（未書込みの実ページアドレス）が残
されているか否かを判定する（ステツプS36）。
もし未書込みデータが有れば、マイクロコンピユ
ータ１１の動作はステツプS14に戻る。一方
DAT−RAM１９が満杯であれば、或はDAT−
RAM１９が満杯でなくても未書込みデータが無
ければ、マイクロコンピユータ１１はデータ転送
に必要な実ページアドレスのDAT−RAM１９へ
の書込みは一応終了したものと判断する。そして
マイクロコンピユータ１１は磁気デイスク装置４
０のシーク動作が完了したか否かの判定（ステツ
プS38）を、シーク動作完了まで繰返す。

マイクロコンピユータ１１は、ステツプS38で
磁気デイスク装置のシーク動作が完了したことを
検出すると、磁気デイスク装置４０に対して
CCWの指定する指令（リード指令またはライト
指令）を発行する一方、転送許可／禁止を指定す
る転送許可フリツプフロツプ（以下、転送許可
Ｆ／Ｆと称する）２４をセツトすることにより転
送スタートをかける（ステツプS40）。

転送許可Ｆ／Ｆ２４のセツト出力はDMA制御
回路２５に伝達される。これによりDMA制御回
路２５から主記憶装置３０とチヤネル装置１０内
のデータバツフア２６との間のDMA転送のため
の制御を開始する。このデータバツフア２６は磁
気デイスク装置４０に接続されており、例えばデ
イスクリードの場合であれば磁気デイスク装置４
０からの読出しデータが同バツフア２６に格納さ
れる。この場合、DMA制御回路２５はデータバ
ツフア２６に所定サイズ以上のデータが格納され
ると、データバツフア２６からのデータ読出しを
開始する。デイスクリードの場合、データバツフ
ア２６からの読出しデータはデータレジスタ２７
にラツチされ、同レジスタ２７からドライバ２
８、システムバス３１を介して主記憶装置３０に
転送される。そして１ワードの転送毎に転送制御
カウンタ部１７内のアドレスカウンタ１８は＋１
され、同じくサイズカウンタは−１される。

さて、アドレスカウンタ１８の上位３ビツト、
即ちページアドレスの下位３ビツトは、セレクタ
２１の“０”側入力に供給される。セレクタ２１
は、DAT−RAM１９に対する実ページアドレス
の書込み時（並びにその書込みに続く書込みデー
タの読出し時）以外は“０”側入力を選択するよ
うに切替えられており、アドレスカウンタ１８か
らの３ビツトをDAT−RAM１９のアドレスポー
トＡに選択出力する。DAT−RAM１９は、ステ
ツプS16実行時以外は読出しモードに設定されて
いる。したがつて転送スタートがかけられた後
は、切替えＦ／Ｆ２０のＱ出力（この例では
“０”）とアドレスカウンタ１８からの３ビツト
（ページアドレスの下位３ビツト）との示すDAT
−RAM１９のアドレスのデータ（実ページアド
レス）が読出される。最初の読出しでは、初期状
態においてアドレスカウンタ１８に設定されたペ
ージアドレスの下位３ビツトが前記したようにオ
ール“０”であることから、DAT−RAM１９の
０番地のデータ即ち先頭ページに対応する実ペー
ジアドレスが読出される。アドレスカウンタ１８
の上位３ビツトのアドレス指定によりDAT−
RAM１９から読出された実ページアドレスは、
アドレスレジスタ２３の実アドレスフイールドに
ラツチされる。またアドレスレジスタ２３のオフ
セツトフイールドにはアドレスカウンタ１８の下
位11ビツトの示すページ内オフセツトデータがラ
ツチされる。この動作は１ワード転送毎に行なわ
れる。アドレスレジスタ２３の内容、即ちDAT
−RAM１９からの実ページアドレスとアドレス
カウンタ１８の下位11ビツトからのページ内オフ
セツトデータとが連結された実アドレスは、ドラ
イバ１４、システムバス３１を介して主記憶装置
３０に供給される。

一方、マイクロコンピユータ１１はステツプ
S40で転送スタートをかけると、DMA制御回路
２５からの転送終了割込みの有無の検出を行ない
（ステツプS42）、終了割込みが無ければページ切
替が発生したか否かの判定を行なう（ステツプ
S44）。このページ切替は、アドレスカウンタ１
８からDAT−RAM１９に対して示されるアドレ
スが切替わることにより判別できる。もしページ
切替が発生していなければ、マイクロコンピユー
タ１１はステツプS42の転送終了割込み検出に戻
る。

やがてページ切替が発生し、マイクロコンピユ
ータ１１がその旨をステツプS44で判別すると、
内部RAMに（DAT−RAM１９への）未書込み
データ（未書込みの実ページアドレス）が残され
ているか否かの判定を行なう（ステツプS46）。
もし未書込みの実ページアドレスが無ければ、マ
イクロコンピユータ１１の動作はステツプS42に
戻る。これに対して未書込みの実ページアドレス
が有ればマイクロコンピユータ１１の動作はステ
ツプS14に戻る。これにより、内部RAMに残さ
れている（未書込みの）実ページアドレスの先頭
のアドレスについて、DAT−RAM１９への書込
みを始めとする処理が前記した場合と同様に行な
われる。但し、この場合には、既に転送スタート
がかけられているためステツプS24での判定は
YESとなる。ステツプS24の判定がYESの場合、
マイクロコンピユータ１１はステツプS42の転送
終了割込み検出動作に戻る。即ちマイクロコンピ
ユータ１１は、ページ切替が発生し且つ未書込み
の実ページアドレスが内部RAMに残されている
場合には、従来アイドル状態にあつた（磁気デイ
スク装置４０の）シーク動作中に内部RAMに求
めておいた実ページアドレスをDAT−RAM１９
に対して補充する。このように本実施例では、た
とえページが切替わつても、必要な実ページアド
レスがDAT−RAM１９に予め用意されることか
ら、データ転送を中断することなく実アドレスの
生成が可能となる。

さて、DAT−RAM９に実ページアドレスを書
込み、その書込みデータを読出して書込みデータ
と読出しデータとを比較した場合に、不一致が検
出されたものとする。即ちステツプS22の判定が
NOとなつたものとする。この場合マイクロコン
ピユータ１１は切替えＦ／Ｆ２０により指定され
ているDAT−RAM１９の領域（この例では
RAM領域１９−０）の故障を判断し、データ転
送を停止させるために転送許可Ｆ／Ｆ２４をリセ
ツトする（ステツプS48）。転送許可Ｆ／Ｆ２４
のリセツト出力はデータ転送停止（禁止）指令と
してDMA制御回路２５に伝達される。これによ
りDMA制御回路２５は、データ転送を停止す
る。この結果、DAT−RAM１９から読出される
誤つた実ページアドレスを用いて主記憶装置３０
をアクセスし、即ち誤つたデータ転送を行ない、
主記憶装置３０の記憶領域を破壊してしまうこと
が防止される。

マイクロコンピユータ１１は転送許可Ｆ／Ｆ２
４をリセツトしてデータ転送を停止させると、切
替えＦ／Ｆ２０をセツトする（ステツプS50）。
これによりDAT−RAM１９の領域がRAM領域
１９−０からRAM領域１９−１に切替えられ
る。そしてマイクロコンピユータ１１はCPUか
ら入出力開始指令を受けた場合の状態に戻り、同
指令に対する動作を最初から（即ちCCW読出し
から）やり直す。なお、CCWの群を内部RAMに
保存していれば、ステツプS10のデータ転送準備
からやり直すことも可能である。もし、上記のや
り直し（リトライ）でもステツプS22で不一致が
検出された場合には、再度のリトライが実行され
る。この場合には最初のリトライと同様にRAM
領域１９−１が用いられる。勿論ステツプS50に
おいて切替えＦ／Ｆ２０の状態を反転させ、リト
ライ毎にDAT−RAM１９の領域を切替えるよう
にしてもよい。さて本実施例では、上記のリトラ
イが所定回繰返されるとチヤネル装置故障が判断
される。

なお、前記実施例では、先頭ページに対応する
実ページアドレスをシークコマンド発行前に求
め、同コマンド発行前にDAT−RAM１９に書込
むものとして説明したが、残りのページに対応す
る実ページアドレスと同様にシークコマンド発行
後にDAT−RAM１９に書込むようにしてもよ
い。また、DAT−RAM１９に対する実ページア
ドレスの補充は必ずしもページ切替え毎に行なう
必要はなく、例えばDAT−RAM１９内の実ペー
ジアドレスが所定数以下となつた場合に１つ或は
それ以上補充するようにしてもよい。また、この
発明はセグメント方式およびページ方式のいずれ
の仮想記憶方式にも適用できる。

［発明の効果］ 以上詳述したようにこの発明によれば、仮想ア
ドレスを実アドレスに変換するアドレス変換を、
CPUからの入出力開始指令で示されたチヤネル
プログラムの指定するデータ転送に必要なページ
数分だけ、アドレス変換手段によつて行ない、そ
のアドレス変換結果である実ページアドレス群を
１対のRAM手段のいずれか一方に書込み手段に
よつて書込み、このRAM手段に書込まれている
実ページアドレスとアドレスカウンタの示す仮想
アドレスのページ内オフセツトとが連結された実
アドレスを用いて、チヤネルプログラムで指定さ
れた入出力装置と主記憶との間のデータ転送のた
めの主記憶アクセスを行なう構成としたので、デ
ータ転送中にページが切替わつても、RAM手段
に必要な実ページアドレスが書込まれていること
から、直ちに実アドレスを得ることができるよう
になり、したがつてページアドレスの切替え毎に
アドレス変換を行なつて実ページアドレスを求め
ていた従来例と異なつて、ページアドレスの切替
え毎にデータ転送が不可能となることが防止でき
る。

また、この発明によれば、RAM手段への実ペ
ージアドレス書込みに続いて、その実ページアド
レスの読出しを行ない、読出した実ページアドレ
スと書込んだ実ページアドレスとの一致／不一致
を調べ、一致していない場合には、即ちRAM手
段が故障している可能性のある場合には、もう一
方のRAM手段に切替える構成としたので、
RAM手段に書込まれている実ページアドレス群
を利用した主記憶アクセスによるデータ転送にお
いて、誤つた実ページアドレス使用により誤つた
データ転送を招くという恐れがない。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るチヤネル装
置の周辺構成を示すブロツク図、第２図ａ，ｂは
動作を説明するためのフローチヤート、第３図は
仮想アドレスのフオーマツト例を示す図、第４図
はアドレス変換を説明する図である。 １０…チヤネル装置、１１…マイクロコンピユ
ータ、１３，２３…アドレスレジスタ、１８…ア
ドレスカウンタ、１９…DAT−RAM、１９−
０，１９−１…RAM領域（RAM手段）、２０…
切替えフリツプフロツプ（切替えＦ／Ｆ）、２１
…セレクタ（SEL）、２２…ゲート、２４…転送
許可フリツプフロツプ（転送許可Ｆ／Ｆ）、３０
…主記憶装置、４０…磁気デイスク装置。

Claims (1)

【特許請求の範囲】
1. １ CPUからの入出力開始指令で指定された主
   記憶内のチヤネルプログラムに従つて入出力制御
   を行なうチヤネル装置を備えた仮想記憶方式の計
   算機システムにおいて、実ページアドレスを複数
   ページ分格納する１対のRAM手段と、この１対
   のRAM手段のいずれか一方を指定するRAM指
   定手段と、仮想アドレスを実アドレスに変換する
   アドレス変換を上記チヤネルプログラムの指定す
   るデータ転送に必要なページ数分実行するアドレ
   ス変換手段と、このアドレス変換手段により得ら
   れる実ページアドレスの上記RAM手段への書込
   みとその書込みデータの読出しとを連続して行な
   う書込み／読出し手段と、指定されたデータ転送
   のために上記主記憶に対する仮想アドレスを示す
   アドレスカウンタと、このアドレスカウンタの示
   す仮想アドレスのページアドレス部の下位の第１
   所定ビツトまたは上記書込み／読出し手段により
   上記RAM手段への書込み／読出しのために示さ
   れる仮想アドレスのページアドレス部の下位の第
   ２所定ビツトのいずれか一方を上記RAM手段の
   アドレスの一部として選択するセレクタと、この
   セレクタにより上記第１所定ビツトが選択された
   際に上記RAM指定手段が指定する上記RAM手
   段から読出される上記実ページアドレスと上記ア
   ドレスカウンタの示す仮想アドレスのページ内オ
   フセツトとが連結された実アドレスを保持するア
   ドレスレジスタと、上記セレクタにより上記第２
   所定ビツトが選択された際に上記RAM指定手段
   が指定する上記RAM手段から読出される上記実
   ページアドレスと対応する書込みデータとの一致
   を検出する一致検出手段と、この一致検出手段に
   より一致が検出されなかつた場合に上記RAM指
   定手段の指定するRAM手段を切替える手段とを
   具備することを特徴とするチヤネル装置。