JPH0370256B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、仮想記憶方式の計算システムに係
り、特に仮想アドレスを実アドレスに変換するア
ドレス変換機能を備えたチヤネル装置に関する。

［発明の技術的背景］ この種チヤネル装置は、入出力転送制御のため
に主記憶上のアドレス変換テーブルを参照して仮
想アドレスを実アドレスに変換するアドレス変換
を行なう。このアドレス変換は、チヤネル装置内
のマイクロコンピユータによつて実行されるもの
で、一般にチヤネルDAT（Dynamic Address
Translation）と呼ばれる。

［背景技術の問題点］ しかし従来のチヤネル装置では、装置に磁気デ
イスク装置のような高速入出力装置を接続する場
合には、ページアドレスが変わる毎にチヤネル装
置内のマイクロコンピユータがアドレス変換を行
なつていたのでは、ページアドレスの切替え毎に
データ転送が不可能となる問題があつた。

［発明の目的］ この発明の目的は、仮想記憶方式の計算機シス
テムにおいて、ページアドレスの切替え毎にデー
タ転送が不可能となることが防止でき、しかもそ
のために誤つたデータ転送を招く恐れのないチヤ
ネル装置を提供することにある。

［発明の概要］ この発明では、実ページアドレスを複数ページ
分格納するRAMと、仮想アドレスを実アドレス
に変換するアドレス変換をデータ転送に必要なペ
ージ数分実行するアドレス変換手段とを設け、ア
ドレス変換手段により得られる実ページアドレス
をRAMに書込むようにしている。この際、書込
みに連続して読出しが行なわれ書込みデータと読
出しデータとの一致が調べられる。もし不一致の
場合には主記憶の領域を破壊する恐れがあるた
め、入出力転送が停止される。

上記RAMのアドレスは、アドレスカウンタの
示すデータ転送のために仮想アドレスのページア
ドレス部の下位の第１所定ビツトまたはRAMへ
の連続書込み／読出しのために示される仮想アド
レスのページアドレス部の下位の第２所定ビツト
のいずれか一方を選択するセレクタの出力によつ
て示される。そしてセレクタにより第１所定ビツ
トが選択された際にRAMから読出される実ペー
ジアドレスとアドレスカウンタの示す仮想アドレ
スのページ内オフセツトとが連結された実アドレ
スにより主記憶がアクセスされる。一方、セレク
タにより第２所定ビツトが選択された際にRAM
から読出される実ページアドレスは、上記した書
込みデータとの一致検出対象データとなる。

［発明の実施例］ 第１図はこの発明の一実施例に係るチヤネル装
置１０の周辺構成を示すもので、１１はチヤネル
装置１０全体を制御するマイクロコンピユータで
ある。マイクロコンピユータ１１は、マイクロコ
ンピユータ１１の中心を成すマイクロプロセツ
サ、各種マイクロプログラムが格納されている
ROMおよびマイクロプロセツサのワークメモリ
である内部RAM（いずれ図示せず）を有してい
る。マイクロコンピユータ１１は図示せぬCPU
から入出力開始指令が発せられると、同指令の示
す主記憶装置３０の領域よりチヤネルコマンド語
（Channel Command Word；以下、CCWと称す
る）の群（これをチヤネルプログラムと呼ぶ）を
先頭より取出す。この際、主記憶装置３０に対す
るアドレス（実アドレス）は、マイクロコンピユ
ータ１１により同コンピユータ１１の内部バス１
２を介してアドレスレジスタ１３に限定され、同
レジスタ１３からドライバ１４、システムバス３
１を介して主記憶装置３０に供給される。また主
記憶装置３０から取出されたCCWは、システム
バス３１、レシーバ１５を介してデータレジスタ
１６にラツチされ、しかる後内部バス１２を介し
てマイクロコンピユータ１１に取込まれる。この
データレジスタ１６は上記したCCWの入力、更
には後述する実ページアドレスの入力など、チヤ
ネル装置１０と主記憶装置３０との間の制御用デ
ータの入出力に用いられる。またアドレスレジス
タ１３は上記の入出力のためのアドレス設定に用
いられる。

マイクロコンピユータ１１はCCWを取込むと、
その都度内部RAMに保存する。そしてマイクロ
コンピユータ１１は内部RAMに保存したCCWの
群に従つて第２図ａ，ｂのフローチヤートに示す
入出力制御を行なう。

まずマイクロコンピユータ１１は、CCWで指
定されたデータ転送を行なうためのデータ転送準
備を行なう（ステツプＳ１０）。即ちマイクロコ
ンピユータ１１は、転送制御カウンタ部１７内の
アドレスカウンタ１８にCCWで指定された（主
記憶装置３０に対する）転送開始仮想アドレスの
所定フイールドを、サイズカウンタ（図示せず）
に転送サイズ（転送ワード数）を、それぞれ初期
設定する。上記仮想アドレスは、第３図に示すよ
うに、21ビツトのページアドレスと、11ビツトの
ページ内オフセツトの32ビツトから成り、上記所
定フイールドは仮想アドレスの下位14ビツト、即
ちページアドレスの下位３ビツトとオフセツトで
ある。但しこの実施例では、アドレスカウンタ１
８に初期設定される転送開始仮想アドレスの所定
フイールドの上位３ビツト、即ちページアドレス
の下位３ビツトは、実際値に無関係に全て“０”
にされる。これは後述するDAT−RAM１９に対
する制御を簡略化するためである。

マイクロコンピユータ１１はステツプＳ１０の
データ転送準備を行なうと、主記憶装置３０上に
置かれているアドレス変換テーブル（図示せず）
を参照することにより、転送開始仮想アドレス中
のページアドレス（先頭ページアドレス）を第４
図に示すように実ページアドレスに変換する（ス
テツプＳ１２）。この際アドレス変換テーブルを
参照するためのアドレス（実アドレス）は、
CCW取出しの場合と同様に、アドレスレジスタ
１３を介して主記憶装置３０に供給される。また
アドレス変換結果、即ち主記憶装置３０のアドレ
ス変換テーブルから取出される実ページアドレス
はデータレジスタ１６を介してマイクロコンピユ
ータ１１に取込まれる。

さて、第１図のチヤネル装置１０には、マイク
ロコンピユータ１１のアドレス変換結果を例えば
最大８つ格納するRAM（以下DAT−RAMと称
する）１９が設けられている。マイクロコンピユ
ータ１１は、ステツプＳ１２のアドレス変換で先
頭ページアドレスの実ページアドレスを得ると、
以下に述べるように同アドレスのDAT−RAM１
９への書込みを行なう。

DAT−RAM１９は、アドレスポートＡ、デー
タ入力ポートDIおよびデータ出力ポートDOを有
している。DAT−RAM19のアドレスポートＡに
はセレクタ（SEL）２１の出力ポートが接続され
ている。セレクタ２１の“１”側入力ポートはマ
イクロコンピユータ１１から出力される（仮想ア
ドレスの）ページアドレスの下位３ビツトを受取
る如く内部バス１２に接続され、“０”側入力ポ
ートはアドレスカウンタ１８の示す情報のうちの
上位３ビツト（即ちページアドレスの下位３ビツ
ト）を受取る如く同カウンタ１８に接続されてい
る。マイクロコンピユータ１１はDAT−RAM１
９への実ページアドレス書込みに際してセレクタ
２１を“１”側に切替える（ステツプＳ１４）。

次にマイクロコンピユータ１１は、DAT−
RAM１９にするアドレス（RAMアドレス）と
して３ビツトのオール“０”データ（即ちステツ
プＳ１０でアドレスカウンタ１８に設定された情
報の上位３ビツトと同一データ）を内部バス１２
を介してセレクタ２１の“１”側入力ポートに供
給すると共に先頭ページ（アドレス）に対応する
実ページアドレスを内部バス１２を介してDAT
−RAM１９のデータ入力ポートDIに供給、
DAT−RAM１９を書込みモードに設定する。マ
イクロコンピユータ１１からの３ビツトのRAM
アドレスは、セレクタ２１により選択されて
DAT−RAM１９のアドレスポートＡに供給され
る。これによりマイクロコンピユータ１１の指定
するDAT−RAM１９のアドレス（この例では０
番地）に、マイクロコンピユータ１１からの実ペ
ージアドレス（この例では先頭ページに対応する
実ページアドレス）が書込まれる（ステツプＳ１
６）。

マイクロコンピユータ１１はステツプＳ１６の
DAT−RAM１９への実ページアドレス書込みを
行なうと、その書込みデータの読出しを行なう
（ステツプＳ１８）。このためにマイクロコンピユ
ータ１１は、DAT−RAM１９に対するRAMア
ドレスをステツプＳ１６での書込み時のそれに保
つた状態で、DAT−RAM１９を読出しモードに
切替える。しかしてステツプＳ１６で書込が行な
われたDAT−RAM１９のそのアドレス（この例
では０番地）のデータが、データ出力ポートDO
から読出される。

DAT−RAM１９のデータ出力ポートDOは、
ゲート２２を介して内部バス１２に接続されると
共に、実アドレスを保持するアドレスレジスタ２
３の実ページアドレスフイールドに接続される。
このアドレスレジスタ２３は、チヤネル装置１０
に接続される入出力装置、例えば磁気デイスク装
置４０と主記憶装置３０との間のデータ転送にお
いて、主記憶装置３０に対する実アドレスを示す
のに用いられる。またアドレスレジスタ２３のオ
フセツトフイールドは、アドレスカウンタ１８の
示す情報のうちのページ内オフセツトを受取る如
く同カウンタ１８に接続される。

マイクロコンピユータ１１はステツプＳ１８の
読出しを行なう場合、ゲート２２を出力イネーブ
ル状態に設定すると共に、アドレスレジスタ２３
のラツチ動作を禁止する。これによりDAT−
RAM１９からの読出しデータはゲート２２によ
り内部バス１２に出力され、マイクロコンピユー
タ１１に導かれる。マイクロコンピユータ１１
は、内部バス１２上のデータ（即ちDAT−RAM
１９からの読出しデータ）をステツプＳ１６で用
いた書込みデータとの比較のために内部に取込む
（ステツプＳ２０）。このときマイクロコンピユー
タ１１はセレクタ２１を“０”側に切替える。

マイクロコンピユータ１１はDAT−RAM１９
からの読出しデータを取込むと、同読出しデータ
を対応する書込みデータと比較して、両データが
一致しているか、即ちアドレス変換により得られ
た実ページアドレスがDAT−RAM１９に正しく
書込まれているかを調べる（ステツプＳ２２）。
もし一致していれば、マイクロコンピユータ１１
はDAT−RAM１９への実ページアドレスの書込
みが正常に行なわれたものと判断し、ステツプＳ
２４を実行する。このステツプＳ２４では、転送
スタートが既にかけられているか否かの判定が行
なわれる。もし転送スタートがかけられていない
場合には、マイクロコンピユータ１１はステツプ
Ｓ１６での書込みが１回目の書込みであるか否か
の判定を行なう（ステツプＳ２６）。この例のよ
うに１回目の書込みであれば、マイクロコンピユ
ータ１１は磁気デイスク装置４０に対してシーク
コマンドを発行する（ステツプＳ２８）。これに
より磁気デイスク装置４０はシーク動作を開始す
る。このシーク動作は周知のように機械的動作が
伴うことから、比較的長時間を要する。そこでマ
イクロコンピユータ１１は、磁気デイスク装置４
０がシーク動作を実行している間に、CCWで指
定されている転送領域に対応する全実ページアド
レスのうちステツプＳ１２で求めたアドレスを除
く残りアドレスを求めるためのアドレス変換を必
要ページ分繰返し実行し（ステツプＳ３０）、そ
の結果を順次マイクロコンピユータ１１の内部
RAMに保存する（ステツプＳ３２）。

ステツプＳ３２が終了するとマイクロコンピユ
ータ１１の動作はステツプＳ１４に戻る。これに
より、残りの実ページアドレス（のうちの最大７
つ）について、DAT−RAM１９への書込みを始
めとする処理が、先頭ページに対応する実ページ
アドレスの場合と同様に行なわれる。但しDAT
−RAM１９に対するマイクロコンピユータ１１
からのアドレスは、１回の書込み毎に＋１され
る。また、DAT−RAM１９に対しては２回目以
降の書込みとなるため、ステツプＳ２６での判定
は先頭ページに対応する実ページアドレスの場合
と異なつてNOとなる。この場合マイクロコンピ
ユータ１１はDAT−RAM１９が満杯（FULL）
であるか否かを判定し（ステツプＳ３４）、もし
満杯でなければ内部RAMに（DAT−RAM１９
への）未書込みデータ（未書込みの実ページアド
レス）が残されているか否かを判定する（ステツ
プＳ３６）。もし未書込みデータが有れば、マイ
クロコンピユータ１１の動作はステツプＳ１４に
戻る。一方DAT−RAM１９が満杯であれば、或
はDAT−RAM１９が満杯でなくても未書込みデ
ータが無ければ、マイクロコンピユータ１１はデ
ータ転送に必要な実ページアドレスのDAT−
RAM１９への書込みは一応終了したものと判断
する。そしてマイクロコンピユータ１１は磁気デ
イスク装置４０のシーク動作が完了したか否かの
判定（ステツプＳ３８）を、シーク動作完了まで
繰返す。

マイクロコンピユータ１１は、ステツプＳ３８
で磁気デイスク装置４０のシーク動作が完了した
ことを検出すると、磁気デイスク装置４０に対し
てCCWの指定する指令（リード指令またはライ
ト指令）を発行する一方、転送許可／禁止を指定
する転送許可フリツプフロツプ（以下、転送許可
Ｆ／Ｆと称する）２４をセツトすることにより転
送スタートをかける（ステツプＳ４０）。

転送許可Ｆ／Ｆ２４のセツト出力はDMA制御
回路２５に伝達される。これによりDMA制御回
路２５は主記憶装置３０とチヤネル装置１０内の
データバツフア２６との間のDMA転送のための
制御を開始する。このデータバツフア２６は磁気
デイスク装置４０に接続されており、例えばデイ
スクリードの場合であれば磁気デイスク装置４０
からの読出しデータが同バツフア２６に格納され
る。この場合、DMA制御回路２５はデータバツ
フア２６に所定サイズ以上のデータが格納される
と、データバツフア２６からのデータ読出しを開
始する。デイスクリードの場合、データバツフア
２６からの読出しデータはデータレジスタ２７に
ラツチされ、同レジスタ２７からドライバ２８、
システムバス３１を介して主記憶装置３０に転送
される。そして１ワードの転送毎に転送制御カウ
ンタ部１７内のアドレスカウンタ１８は＋１さ
れ、同じくサイズカウンタは−１される。

さて、アドレスカウンタ１８の上位３ビツト、
即ちページアドレスの下位３ビツトは、セレクタ
２１の“０”側入力に供給される。セレクタ２１
は、DAT−RAM１９に対する実ページアドレス
の書込み時（並びにその書込みに続く書込みデー
タの読出し時）以外は“０”側入力を選択するよ
うに切替えられており、アドレスカウンタ１８か
らの３ビツトをDAT−RAM１９のアドレスポー
トＡに選択出力する。DAT−RAM１９は、ステ
ツプＳ１６実行時以外は読出しモードに設定され
ている。したがつて転送スタートがかけられた後
は、アドレスカウンタ１８からの３ビツト（ペー
ジアドレスの下位３ビツト）の示すDAT−RAM
１９のアドレスのデータ（実ページアドレス）が
読出される。最初の読出しでは、初期状態におい
てアドレスカウンタ１８に設定されたページアド
レスの下位３ビツトが前記したようにオール
“０”であることから、DAT−RAM１９の０番
地のデータ即ち先頭ページに対応する実ページア
ドレスが読出される。アドレスカウンタ１８の上
位３ビツトのアドレス指定によりDAT−RAM１
９から読出された実ページアドレスは、アドレス
レジスタ２３の実アドレスフイールドにラツチさ
れる。またアドレスレジスタ２３のオフセツトフ
イールドにはアドレスカウンタ１８の下位11ビツ
トの示すページ内オフセツトデータがラツチされ
る。この動作は１ワード転送毎に行なわれる。ア
ドレスレジスタ２３の内容、即ちDAT−RAM１
９からのページアドレスとアドレスカウンタ１８
の下位11ビツトからのページ内オフセツトデータ
とが連結された実アドレスは、ドライバ１４、シ
ステムバス３１を介して主記憶装置３０に供給さ
れる。

一方、マイクロコンピユータ１１はステツプＳ
４０で転送スタートをかけると、DMA制御回路
２５からの転送終了割込みの有無の検出を行ない
（ステツプＳ４２）、終了割込みが無ければページ
切替が発生したか否かの判定を行なう（ステツプ
Ｓ４４）。このページ切替は、アドレスカウンタ
１８からDAT−RAM１９に対して示されるアド
レスが切替わることにより判別できる。もしペー
ジ切替が発生していなければ、マイクロコンピユ
ータ１１はステツプＳ４２の転送終了割込み検出
に戻る。

やがてページ切替が発生し、マイクロコンピユ
ータ１１がその旨をステツプＳ４４で判別する
と、内部RAMに（DAT−RAM１９への）未書
込みデータ（未書込みの実ページアドレス）が残
されているか否かの判定を行なう（ステツプＳ４
６）。もし未書込みの実ページアドレスが無けれ
ば、マイクロコンピユータ１１の動作はステツプ
Ｓ４２に戻る。これに対して未書込みの実ページ
アドレスが有ればマイクロコンピユータ１１の動
作はステツプＳ１４に戻る。これにより、内部
RAMに残されている（未書込みの）実ページア
ドレスの先頭のアドレスについて、DAT−RAM
１９への書込みを始めとする処理が前記した場合
と同様に行なわれる。但し、この場合には、既に
転送スタートがかけられているためステツプＳ２
４での判定はYESとなる。ステツプＳ２４の判
定がYESの場合、マイクロコンピユータ１１は
ステツプＳ４２の転送終了割込み検出動作に戻
る。即ちマイクロコンピユータ１１は、ページ切
替が発生し且つ未書込みの実ページアドレスが内
部RAMに残されている場合には、従来アドレス
状態にあつた（磁気デイスク装置４０の）シーク
動作中に内部RAMに求めておいた実ページアド
レスをDAT−RAM１９に対して補充する。この
ように本実施例では、たとえページが切替わつて
も、必要な実ページアドレスがDAT−RAM１９
に予め用意されることから、データ転送を中断す
ることなく実アドレスの生成が可能となる。

さて、DAT−RAM１９に実ページアドレスを
書込み、その書込みデータを読出して書込みデー
タと読出しデータとを比較した場合に、不一致が
検出されたものとする。即ちステツプＳ２２の判
定がNOとなつたものとする。この場合マイクロ
コンピユータ１１はDAT−RAM１９の故障を判
断し、データ転送を停止させるために転送許可
Ｆ／Ｆ２４をリセツトする（ステツプＳ４８）。
転送許可Ｆ／Ｆ２４のリセツト出力はデータ転送
停止（禁止）指令としてDMA制御回路２５に伝
達される。これによりDMA制御回路２５は、デ
ータ転送を停止する。この結果、DAT−RAM１
９から読出される誤つた実ページアドレスを用い
て主記憶装置３０をアクセスし、即ち誤つたデー
タ転送を行ない、主記憶装置３０の記憶領域を破
壊してしまうことが防止される。

マイクロコンピユータ１１は転送許可Ｆ／Ｆ２
４をリセツトしてデータ転送を停止させると、
CPUから入出力開始指令を受けた場合の状態に
戻り、同指令に対する動作を最初から（即ち
CCW読出しから）やり直す。なお、CCWの群を
内部RAMに保存していれば、ステツプＳ１０の
データ転送準備からやり直すことも可能である。
そして、このようなやり直し（リトライ）が所定
回繰返されるとチヤンネル装置故障が判断され
る。

なお、前記実施例では、先頭ページに対応する
実ページアドレスをシークコマンド発行前に求
め、同コマンド発行前にDAT−RAM１９に書込
むものとして説明したが、残りのページに対応る
実ページアドレスと同様にシークコマンド発行後
にDAT−RAM１９に書込むようにしてもよい。
また、DAT−RAM１９に対する実ページアドレ
スの補充は必ずしもページ切替え毎に行なう必要
はなく、例えばDAT−RAM１９内の実ページア
ドレスが所定数以下となつた場合に１つ或はそれ
以上補充するようにしてもよい。また、この発明
はセグメント方式およびページ方式のいずれの仮
想記憶方式にも適用できる。

［発明の効果］ 以上詳述したようにこの発明によれば、仮想ア
ドレスを実アドレスに変換するアドレス変換を、
CPUからの入出力開始指令で示されたチヤネル
プログラムの指するデータ転送に必要なページ数
分だけ、アドレス変換手段によつて行ない、その
アドレス変換結果である実ページアドレス群を書
込み／読出し手段によつてRAMに書込み、この
RAMに書込まれている実ページアドレスとアド
レスカウンタの示す仮想アドレスのページ内オフ
セツトとが連結された実アドレスを用いて、チヤ
ネルプログラムで指定された入出力装置と主記憶
との間のデータ転送のための主記憶アクセスを行
なう構成としたので、データ転送中にページが切
替わつても、RAMに必要な実ページアドレスが
書込まれていることから、直ちに実アドレスを得
ることができるようになり、したがつてページア
ドレスの切替え毎にアドレス変換を行なつて実ペ
ージアドレスを求めていた従来例と異なつて、ペ
ージアドレスの切替え毎にデータ転送が不可能と
なることが防止できる。

また、この発明によれば、RAMへの実ページ
アドレス書込みに続いて、その実ページアドレス
の読出しを行ない、読出した実ページアドレスと
書込んだ実ページアドレスとの一致／不一致を調
べ、一致していない場合には、即ちRAMが故障
している可能性のある場合には、チヤネルプログ
ラムの指定するデータ転送を停止する構成とした
ので、RAMに書込まれている実ページアドレス
群を利用した主記憶アクセスによるデータ転送に
おいて、誤つた実ページアドレス使用により誤つ
たデータ転送を招くという恐れがない。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るチヤネル装
置の周辺構成を示すブロツク図、第２図ａ，ｂは
動作を説明するためのフローチヤート、第３図は
仮想アドレスのフオーマツト例を示す図、第４図
はアドレス変換を説明する図である。 １０…チヤネル装置、１１…マイクロコンピユ
ータ、１３，２３…アドレスレジスタ、１８…ア
ドレスカウンタ、１９…DAT−RAM、２１…セ
レクタ（SEL）、２２…ゲート、２４…転送許可
フリツプフロツプ（転送許可Ｆ／Ｆ）、３０…主
記憶装置、４０…磁気デイスク装置。

Claims (1)

【特許請求の範囲】
1. １ CPUからの入出力開始指令で指定された主
   記憶内のチヤネルプログラムに従つて入出力制御
   を行なうチヤネル装置を備えた仮想記憶方式の計
   算機システムにおいて、実ページアドレスを複数
   ページ分格納するRAMと、仮想アドレスを実ア
   ドレスに変換するアドレス変換を上記チヤネルプ
   ログラムの指定するデータ転送に必要なページ数
   分実行するアドレス変換手段と、このアドレス変
   換手段により得られる実ページアドレスの上記
   RAMへの書込みとその書込みデータの読出しと
   を連続して行なう書込み／読出し手段と、指定さ
   れたデータ転送のために上記主記憶に対する仮想
   アドレスを示すアドレスカウンタと、このアドレ
   スカウンタの示す仮想アドレスのページアドレス
   部の下位の第１所定ビツトまたは上記書込み／読
   出し手段により上記RAMへの書込み／読出しの
   ために示される仮想アドレスのページアドレス部
   の下位の第２所定ビツトのいずれか一方を上記
   RAMのアドレスとして選択するセレクタと、こ
   のセレクタにより上記第１所定ビツトが選択され
   た際に上記RAMから読出される上記実ページア
   ドレスと上記アドレスカウンタの示す仮想アドレ
   スのページ内オフセツトとが連結された実アドレ
   スを保持するアドレスレジスタと、上記セレクタ
   により上記第２所定ビツトが選択された際に上記
   RAMから読出される上記実ページアドレスと対
   応する書込みデータとの一致を検出する一致検出
   手段と、この一致検出手段により一致が検出され
   なかつた場合に入出力転送を停止する転送停止手
   段とを具備することを特徴とするチヤネル装置。