JPH0370374A - 表示システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はそれぞれ非同期のソースから得られる２つのビ
デオ画像を同時に表示するシステムに関し、特にメモリ
を有効に使った表示システムに関する。

発明の背景 ピクチャーインピクチャ（ｐｉｘ　−ｉｎ　−ｐｉｘ　
）機能を有するテレビジョン受像機において、副のフェ
スから得られる小さいビデオ画像が主のソースから得ら
れる完全な大きさの画像中に挿入画像として表示される
。主と副のソースは、例えば、独立した２つのテレビジ
ョン放送信号である。これらの信号は独立しているから
、非同期なものとなり易い。すなわち、それぞれのクロ
ミナンス副搬送波信号だけでなく、２つの信号の水平ラ
インのタイミングおよび垂直フィールドのタイミングに
かいて位相差および周波数差が存在する場合がある。

主および副の信号間にかけるタイミング差は、副画像が
主画像から得られるタイミング信号を使って表示される
とき、副画像中に歪みを生じさせる。異なるクロミナン
ス信号位相により引き起こされる画像歪みは再生画像に
かいて間違った色あるいは変化する色として現われる。

この形式の歪みは、通常、主および副のビデオ信号のク
ロミナンス信号成分を独立して復調することによυ抑え
られる。異なる水平ラインおよび垂直フィールド走査信
号位相によシ引き起こされる歪みは、副画像用のタイミ
ング信号に同期して副信号をサンプリングし、次いで主
画像用のタイミング信号に同期して蓄積サンプルを表示
することによう抑えられる。

本出願が着目している歪みの一形式は、主および副のビ
デオ信号のフィールド走査信号が整合していないとき生
じる。第１ａ図−第１Ｃ図はこの形式の歪みを示す。第
１ａ図は、普通のインターレース方式の走査表示装置に
おいて再生されるダイヤモンド形状のビデオ画像を表す
。インターレース走査による表示の場合、画像の各フレ
ームは時間順次のインターレースした２つのフィールド
画像、すなわち上側フィールド画像と下側フィールド画
像から成る。第１ａ図において、０は上側フィールドの
ピクセル（画素）を表し、＋は下側フィールドのピクセ
ルを表す。“上側＃訃よび”下側という用語は、画像の
適正な再構成の場合、下側フィールドの各ラインは上側
フィールドの対応するラインの下方に表示されなければ
ならないことを強調する目的で２つのフィールドを表現
するために使用されている。第１ａ図に釦いて、上側フ
ィールドのライン番号にはすべて添え字Ｕがついて釦シ
、下側フィールドのライン番号にはすべて添字りがつい
ている。

第１ｂ図は第１ａ図に示す画像を３対１の割合で垂直圧
縮したものを表す。普通のｐｉｘ　−ｉｎ　−ｐｉｘシ
ステムの場合、挿入画像は水平ふ・よび垂直方向の両方
に圧縮されている。しかしながら、不必要な混乱を避け
るために、第１ｂ図、第１ｃ図、第３図に示す画像は垂
直方向にのみ圧縮されている。

第１ｂ図に示す画像は、２つの小さな画像フィールドが
メモリに貯えられ、主画像と適正に整合がとれて表示さ
れるときの画像の垂直方向圧縮を表す。すなわち、圧縮
された副画像の上側および下側フィールドが主画像の上
側および下側フィールドの一部としてそれぞれ表示され
る。

メモリカビデオ・サンプルの１フイ一ルド分だけの蓄積
スＲ−スを有している場合、第１ｂ図に示されるような
画像は２つの信号の垂直フィールド同期信号成分が適正
に整合しているときだけ再生される。この整合の場合、
小さな画像が表示される前に副信号の完全な１フイール
ドが受は取られて貯えられ、この貯えられたフィールド
は表示された主フィールドと同じ形式（上側または下側
）のものである。さらに−数的には、圧縮画像が表示さ
れるとき、貯えられた副信号が連続する２つのフィール
ド、すなわち上側１フイ〒ルドと下側１フイールドの部
分を含むように主および副の信号は整合される。この画
像は、画像の一部において上側フィールドと下側フィー
ルドの相対位置が反対となるから歪む。

この種の不整合は、次のフィールド期間に表示される新
しいデータがメモリに書き込１れていると同時に、表示
のために圧縮副画像がメモリから読み出されているとき
生じる。例えば、メモリについて読出し一書込みの重な
りが副画像のライン５で生じると、第１Ｃ図に示すよう
な歪んだ圧縮画像が発生する。この画像にふ・いて、下
側フィールドのライ／７，１０，１３，１６は上側フィ
ールドのライン６．９，１２，１５の上方の位置に間違
って表示され、圧縮画像の低い部分を歪ませるＯ 発明の概要 本発明は、副信号について１フイ一ルド期間より多いが
１フレ一ム期間よシも少ない期間を保持することのでき
るメモリ要素を持ったビデオ信号蓄積システムにかいて
具体化される。このメモリ要素は副信号の１フイ一ルド
期間を保持するのに十分なメモリを有する主バツファと
副信号の１フイ一ルド期間よう少ない期間を保持するの
に十分なメモリを有するクロスオーバ（ｃｒｏｓｓｏｖ
ｅｒ）　°バッファとして構成される。このシステムは
データが受は取られるときメモリ要素にデータを書き込
み、別のビデオ信号に同期してメモリ要素からデータを
読み出す処理回路を含んでいる。このシステムは主のバ
ッファ蓄積ユニットに書き込まれ、それから読み出され
るデータをモニターする回路を含んでいる。書き込まれ
ているデータと読み出されているデータ間に重なりが検
出されると、モニター回路は処理済みデータの一部をク
ロスオーバ・バッファに送るように処理回路を条件づけ
る。

実施例 本発明は消費者用テレビジョン受像機においてｐｉｘ　
−ｉｎ　−ｐｉｘ　機能を実現するディジタル回路に関
連して説明される。しかしながら、本発明は広く応用の
きくことが考えられる。例えば、２つの画像が同時に表
示される別のシステムに使うこともできるし、ディジタ
ルのメモリ回路の代りに電荷結合装置のようなアナログ
回路を使ってもよい。

ｐｉｘ　−ｉｎ　−ｐｉｘの表示において、第１のテレ
ビジョン放送信号のような副のソースから得られ、垂直
および水平方向に圧縮された画像は第２のテレビジョン
放送信号のような主のソースから得られる完全な大きさ
の画像中に挿入画として表示される。先に述べたように
、ｐｉｘ　−ｔｎ　−ｐｉｘのシステムが圧縮ビデオ信
号の１フイールドだけを貯えるならば、主および副の信
号の垂直フィールド同期信号成分間の位相差と周波数差
に因り挿入画像は歪む。

この形式の歪みは２つの成分を有するものと考えられる
。第１の成分は主訃よび副の信号の相対的フィールド形
式に関する。２つの信号の垂直フィールド同期信号が適
正に整合していても、圧縮画像の上側フィールドと下側
フィールドがそれぞれ主画像の下側フィールドと上側フ
ィールド期間の間表示されるならば、再生圧縮画像は歪
む。この形式の信号不整合を解決するために、第４図−
第７図を参照しながら以下に説明する回路は副信号の各
フィールドから圧縮された上側もしくは下側のフィール
ド・ラインを表す信号を発生することができる。これは
、２つの別個のサブサンプリング位相を使って垂直方向
にサブサンプリングされた２つの信号を１フイールドか
ら発生させると考えてもよい。

第２図はこれらの信号がどのようにして発生されるかを
示す。第２図は完全なる大きさの副画像の上側フィール
ドと下側フィールドをそれぞれ示す２つの走査ライン図
である。これらの各図において、文字Ｕがついているラ
インはサブサンプリング処理にかいて上側フィールド用
に選択され、文字りがついているラインは圧縮画像の下
側フィールド用に選択される。従って、副画像の上側フ
ィールドが受は取られ、主画像の下側フィールドにかけ
る表示のための下側フィールドとしてメモリに貯えられ
るべきであるならば、ライン２，５゜８．１１，１４，
１７，２０がサブサンプリング回路により選択される。

下側フィールドが受は取られ、上側フィールドが貯えら
れるべきであるならば、ライン０，３，６，９，１２，
１５，１８が貯えられる。

圧縮画像中のライン番号は文字Ｎで表され、次の表は受
は取られる入力フィールド形式と表示される出力フィー
ルド形式間の起こり得る変換のすべてを示す。この表に
おいて、“３Ｎ”という表現は、圧縮画像中の対応する
ライン番号の３倍である完全なる大きさの副画像中のラ
イン番号を示すＯ 表 出力フィールド形式　　入力フィールド・形式この表は
、出力画像に上側フィールド・ラインを発生するために
選択されるライン番号はフィールドからフィールドで固
定して釦シ、下側フィールドを発生するために選択され
るライン番号は変化するものとする。主画像からライン
を選択する別の方法は下側フィールドのライン番号を固
定に保持し、入力信号についてフィールドからフィール
ドで上側フィールド画像を発生させるために使われるラ
イン番号を変えることである。

この形式の歪みの第２の成分は主および副のビデオ信号
についてのフィールド同期走査信号成分の不整合であり
、この不整合によシ２つの異なるフィールド形式のライ
ンを含んでいる単一フィールドが生じる。この問題点は
第１Ｃ図に示されている。第１ｃ図の右側の２列の番号
は、垂直方向に圧縮された画像を発生するために選択さ
れた完全な大きさの副画像フィールドのラインを示す。

第１ｃ図に示すように、第１フイールドの最初の２本の
ラインは上側フィールドのラインであり、残りの４本の
ラインは下側フィールドのラインである。表示される第
２フイールドについては逆の状態が生じる。表示される
フィールド形式におけるこの差は、圧縮画像用フィール
ドメモリに使われる読出し卦よび書込みアドレス間にク
ロスオーバ（ｃｒｏｓｇｏｖｅｒ）があるとき生じる。

以下に説明する装置はクロスオーバの発生を検出し、所
定の入来フィールドから発生されるフィールド形式を自
動的に切り換え、圧縮画像の歪みを減少させる。この種
のスイッチの効果が第３図に示されている。第３図にお
いて、出て行く上側フィールドの最初の２本のラインは
入って来る上側フィールドから得られ、出て行く上側フ
ィールドの残シの３本のラインは副信号についての入っ
て来る下側フィールドから得られる。しかしながら、こ
れらの全てのラインは第２図の走査ライン図の欄外の文
字で示される上側フィールド・ラインと同様に表示され
るものと意図される。同じ技法を使うことによシ、出て
行く下側フィールドの全てのラインは副信号の入って来
る下側フィールドから一部得られ、副信号の入来上側フ
ィールドから一部得られるけれども、下側フィールド・
ラインとして表示されるよう意図される。

圧縮フィールド用メモリをアクセスするために使われる
読出しおよび書込みアドレスにクロスオーバが生じると
、単一の表示ラインが異なるフィールド形式をとる２つ
の入来フィールドからのラインのサンプルを含むことが
起とジうる。例えば、クロスオーバがラインの真中で生
じると、表示ラインの最初の半分は上側フィールドのラ
イン、例えばラインＯからのものであり、表示ラインの
残妙の半分は下側フィールドのライン、例えばライン１
からのものである。フィールドメモリの残シの部分に書
き込まれるデータは表示されるべき副画像の次のフィー
ルドの一部として表示される。

この形式のクロスオーバは表示ラインに目につく不連続
性を発生させる。この不連続性はラインの２つの部分に
かいて表示される画像の部分が異なる垂直変化をとるこ
とにより生じる。また、このラインの個々の部分は異な
るクロミナンス信号位相を持ってかり、これにより不連
続点に明るい輝きが発生する。この不連続性は各表示フ
レームについて再生画像中のほぼ同じ場所に現われる。

この問題点を解決するために、以下に説明する装置では
主のフィールド蓄積領域と２つのクロスオーバ・バッフ
ァ領域に分割される。クロスオーバ事象が生じるライン
期間の間、以下に説明する回路クロスオーバ・ラインに
関するピクセル・データをクロスオーバ・バッファの一
方または他方に効果的に送る。

本発明の一実施例において、このピクセル・データの送
りはメモリ・アドレス発生回路によう実行される。画像
の１フイールドが表示されるとき、クロスオーバ事象が
生じると、それが検出され、クロスオーバが生じる水平
ライン期間の始１りに対応するメモリ・アドレスが確保
される。次の時間データは確保されたライン・アドレス
に対応するメモリセルに書き込１れるべきであるが、そ
の代ルに次の時間データはクロスオーバ・バッファの中
の第１のバッファに書き込筐れる。次のフィールド期間
の間、クロスオーバ・ラインを表す信号が第２のクロス
オーバ・バッファに書き込１れ、一方データが第１のク
ロスオーバ・バッファから読み出される。続いて起こる
全てのフィールドについて、２つのクロスオーバ・バッ
ファは圧縮されたビデオ信号の読出しと書込み間の競合
を避けるために交互に変えられる。

本発明の一実施例において、クロスオーバ・バッファは
フィールドメモリと同じ物理的メモリ要素中にあるけれ
ども、個別のメモリ要素をフィールドメモリおよび各ク
ロスオーバ・バッファとして使用することも考えられる
。また、以上説明した形式のシステムは唯一つのクロス
オーバ・バッファを使用して実現することも考えられる
。この代りのシステムにおいては、フィールドメモリ中
のラインおよびクロスオーバ・バッファがクロスオーバ
の生じる水平ライン期間からのデータの書込みおよび読
出しのために交互に使用される。

図において、太い矢印は多ビット信号を伝える信号路で
あり、細い矢印はアナログ信号もしくは単一ビットのデ
ィジタル信号を伝える結線を表す。

各装置の処理速度に依シ、信号路の成るも−のには補償
用遅延が必要である。この種の遅延が個々のシステムの
どこで必要とされるかについては、ディジタル信号処理
回路の設計分野の当業者は知っている。

第４図は、ｐｉｘ　−ｉｎ　−ｐｉｘの機能を有し、本
発明の一実施例を含んでいるテレビジョン受像機のブロ
ック図である。第４図において、主のチューナ４１０か
ら供給される主の複合テレビジョン信号ＭＣＶは普通の
同期信号分離回路４１２に供給される。回路４１２は信
号ＭＣＶの水平ライン同期信号成分および垂直フィール
ド同期信号成分をそれぞれ表す信号ＭＨ８とＭＶＳを発
生する。また回路４１２は、主の複合ブランキング信号
ＭＣＢ、主のパーストゲート信号ＭＢＣ，および信号Ｍ
ＣＶが画像の上側フィールドであることを示す信号ＭＵ
を発生する。

信号ＭＣＶはマルチプレクサ４１４の第１の入力端子に
も供給される。マルチプレクサ４１４の第２の入力端子
は圧縮された副画像を表す複合ビデオ信号ＡＣＶを受は
取るように結合される。このマルチプレクサ４１４はｐ
ｉｘ　−ｉｎ　−ｐｉｘ挿入回路４２０およびクロック
転送回路４４６によう発生される信号ＤＭ’によう制御
され、信号ＤＭ’が論理”Ｏ”のとき、各フィールドの
一部において信号ＭＣＶの代りに信号ＡＣＶが使われる
ようにする。マルチプレクサ４１４の出力信号は挿入副
画像の入った主画像を表す合成複合ビデオ信号ＣＣＶで
ある。

信号ＡＣＶを発生する回路については第４図−第７図を
参照しながら以下に説明する。

ｐｉｘ　−ｉｎ　−ｐｉｘ挿入回路４２０は主の水平お
よび垂直同期信号ＭＨ８とＭＶＳ並びにシステム・クロ
ック信号ＭＣＫに応答して信号ＤＭを発生する。本発明
のこの実施例において、圧縮された副画像は主信号の各
フィールドにかいて連続する６９個のライン期間の間表
示される。表示された各圧縮ラインは対応する主信号の
水平ライン期間の約４分のｌを占める。

マルチプレクサ４１４の出力端子は、例えば、信号ＣＣ
ｖのルミナンス信号成分とクロミナンス信号成分を分離
し、クロミナンス信号成分を直角位相関係にある色差信
号成分に復調し、陰極線管（ＣＲＴ）　４１８に供給さ
れる赤（Ｒ）、緑（Ｇ）、青（Ｂ）の原色信号をルミナ
ンス信号および色差信号から発生する普通のアナログの
デコーダおよびマトリックス回路４１６に結合される。

信号ＣＣｖにより表わされる画像はＣＲＴ　４１８上に
再生される。

信号ＡＣＶは副の複合ビデオ信号ＸＣＶから発生され、
ビｒオ信号ＸＣ■は普通のテレビジョン・チューナ４２
２により発生される。信号ＸＣＶはサンプリング用りロ
ック信号ＭＣＫによりクロック制御されるアナログ・デ
ィジタル（ＡＤ）変換器４２４に供給される。信号ＭＣ
Ｋは位相ロックループ（ＰＬＬ）回路４４０から発生さ
れる。

普通のバムスト固定のＰＬＬである回路４４０は、主の
クロミナンス信号成分ＭＣおよび主のパース）ｆ−）信
号ＭＢＣに応答し、信号ＭＣＶの色副搬送波信号成分の
周波数ｆｃの４倍の周波数４ｆｃを有するクロック信号
ＭＣＫを発生する。この信号ＭＣＫは主の信号ＭＣＶの
色同期バースト信号成分に位相固定される。

色バースト信号は複合ビデオ信号の色副搬送波成分と予
め定められる位相関係にある基準信号である。従って、
ＡＤ変換器４２４は主信号ＭＣＶのクロミナンス副搬送
波信号成分に同期してサンプリングされる副信号ＸＣｖ
のサンプルを発生する。

ＡＤ変換器４２４により発生されるサンプルは、信号Ｍ
ＣＫに応答して信号ＡＶＳ　、　ＡＢＧ　、　Ａ　Ｕ　
、　Ａ　ＳおよびＮＬを発生する副のタイミング回路４
２６に供給される。信号ＡＶＳは副のビデオ信号に対す
る垂直フィールド同期信号である。信号ＡＢＣは副のバ
ーストダート信号である。信号ＡＵは副サンプルが上側
フィールドまたは下側フィールドからのものであること
を示す。信号ＡｓとＮＬは副信号のピクセルおよびライ
ンがそれぞれ圧縮画像を形成するために使われることを
示すノセルス信号である。これらの信号は画像の上端お
よび下端にかける幾本かのラインと画像の左側および右
側にかける幾つかのピクセル位置を除去する。画像のこ
れらの部分は画像を貯えるために使われるメモリの量を
減少させ、且つ小さな画像の大きさを減少させるために
除去される。

ＡＤ変換器４２４により発生されるサンプルは、副のタ
イミング回路４２６から発生される信号ＡＢＣをも受は
取るように結合されるルミナンス・クロミナンス（Ｙ／
Ｃ）分離器およびクロミナンス信号復調器４２８に供給
される。回路４２８のＹ／Ｃ分離器の部分は、例えば、
低域通過および帯域通過のフィルタ構成を使って副のビ
デオ信号からルミナンス信号とクロミナンス帯域信号と
を分離する。この回路４２８のクロミナンス信号復調器
部分はクロミナンス帯域信号を直角位相関係にある２つ
の色差信号、例えば、（Ｒ−Ｙ）と（Ｂ−Ｙ）に分離す
る。信号ＸＣＶが主信号の色副搬送波信号に同期してサ
ブサンプリングされるから、回路４２８によう発生され
る色差サンプルは主および副のビデオ信号の色副搬送波
信号間の位相差を補正するために位相をシフトする必要
がある。このため、回路４２８はタイミング回路４２６
から発生される副のパーストゲート信号ＡＢＣを受は取
るように結合される。回路４２８はパーストゲート信号
ＡＢＣに応答し、サンプル・データから成る副信号の色
バースト信号成分を監視し、副のバーストの位相がバー
スト基準位相［すなわち、−（Ｂ−Ｙ）］となるように
調整するため復調された色差信号の位相を補正する。

Ｙ／Ｃ分離器訃よびクロミナンス復調器４２８の出力信
号はサンプル・フォーマット化回路４３０に供給される
。フォーマット化回路４３０は信号ＡＳに応答し、サン
プル・データから成るルミナンス信号を６対１０割合で
水平方向にサブサンプリングし、サンプル・データから
成る色差信号の各々をサブサンプリングして、３６個の
クロック期間に一対の色差サンプル値を発生する。この
水平方向のサブサンプリングは、ルミナンスのサンプル
がＣＫ／２のサンプリング周波数で表示され、色差サン
プルがＣＫ／　１２の実効周波数で表示されるとき、副
画像を３対１の割合で圧縮する。一対の色差信号サンプ
ルは発生される６つ、のルミナンスｅサンプルごとに発
生される。フォーマット化回路４３０は、８ビツトの各
サンプルの中の６ビツトがルミナンス情報を表し、残り
の２ピツトが対応する色差信号サンプルの各１ビツトを
表すように、ルミナンス・サンプルと色差サンプルの各
々を有効な６ピツトに減少させ、ルミナンス・サンプル
と色差サンプルとを合成する。この方法は連続する６つ
のルミナンス・サンプルに亘って色差サンゾルの各対に
及ぶ。サンプル・フォーマット化回路４３０はこれら８
ビツトのサンプルをバッファ４３２に供給する。

バッファ４３２に供給されるサンプルはバッファ４３２
の内部にある先入れ先出しくＦＩＦＯ）メモリ（第７図
に示す）に貯えられる。貯えられたサンプルはメモリ・
アドレス発生器４３４の制御の下にバッファ４３２から
メモリ４３６に転送される。またアドレス発生器４３４
は表示のためにメモリ４３６からサンプルを読み出すこ
とを制御する。メモリ４３６にサンプルを書き込む場合
、アドレス発生器４３４は水平方向にサブサンプリング
された副信号を垂直方向にサブサンプリングし、垂直方
向および水平方向に圧縮された画像を表すサンプルを発
生する。バッファ４３２については第７図を参照して説
明し、メモリ・アドレス発生器４３４については第５図
と第６図を参照して説明する。本発明の実施例で使われ
ているメモリ４３６ば８ビツト構成の８，１９２（８Ｋ
）個の記憶場所を有する。′このメモリは８ビツト構成
の７、４５１個の記憶セルを有する主要部として構成さ
れる。この部分はサンプルから成る６９本のラインを保
持し、その各々は１０８バイト含んでいる。サンプルか
ら成るこれら６９本のラインは圧縮画像の１フイールド
を定める。またメモリ４３６は２つのクロスオーバ・バ
ッファを含んでかり、各バッファば８ピプト構成の１０
８個の記憶セルを有する。クロスオーバ・バッファは表
示された各ラインが１形式のフィールドからのサンプル
を含むことを確実にするために使われる。

サンプルはメモリ・アドレス発生器４３４から供給され
るアドレス信号に応答して２ｆｃの周波数でメモリ４３
６から読み出される。これらのサンプルは以下に説明す
る回路により処理され、合成のｐｉｘ　−ｉｎ　−ｐｉ
ｘ画像を発生するために、先に述べたように信号ＭＣＶ
と合成される複合ビデオ信号ＡＣＶを発生する。メモリ
４３６から読み出されるサンプルはサンプル・フォーマ
ット化回路４３８に供給される。フォーマット化回路４
３８はフォーマット化回路４３０によシ実行される処理
を逆にし、各々が４ｆｏのサンプル周波数で生じる個別
のルミナンスと色差サンプル・データ信号を発生する。

しかしながら、本発明のこの実施例に訃いて、ルミナン
スのサンプルは最高２ｆｃの周波数で値を変え、色差サ
ンプルは最高ｆｃ／３の周波数で変わる。サンプル・デ
ータから成る（Ｒ−Ｙ）と（Ｂ−Ｙ）の色差信号は、色
差サンプルを間挿し、補間し、選択的に反転させてサン
プル・データのクロミナンス信号を発生するクロミナン
ス信号エンコーダ４５０に供給される。このサンプル・
データから成るクロミナンス信号の有効色副搬送波信号
は、エンコーダ４５０によシ使われるクロック信号ＭＣ
Ｋが主信号にバースト固定されているから、信号ＭＣＶ
の色副搬送波と周波教会よび位相が同じである。

ｐｉｘ　−ｉｎ　−ｐｉｘ挿入回路４２０から供給され
る信号ＤＭはフォーマット化回路４３８から供給されサ
ンプル・データから成るルミナンス信号の最上位ピッ）
　（ＭＳＢ）位置に連結され、合成された信号はクロッ
ク転送回路４４６に供給される。回路４４６は信号ＤＭ
ｉ−よびルミナンス・サンプルのタイミングを変え、ク
ロック信号ＹＣＫに同期している各信号ＤＭ’とＹＡ’
を発生する。先に説明したように、信号ＤＭ’は主信号
の選択されたライン期間に副画像情報を挿入することを
制御する。信号ＹＣＫはＣＲＴ　４１８上に主画像を表
示するために使われる水平走査と位相整合されている。

信号ＤＭ’とＹＡ／のこの整合によシ、圧縮画像中の垂
直エツジにぎざぎざがついているようにするスキニーエ
ラーが防止される。クロック位相シフト回路４４２ば、
信号ＭＣＫの多位相を供給し、次いでこれら多位相の中
の１つを信号ＹＣＫとして選択することにようクロック
信号ＹＣＫを発生する。選択された位相は信号ＭＣＢか
ら得られる水平ライン走査基準信号に最も近接して整合
のとれている位相である。

先に述べたように、信号ＭＣＢは同期信号分離回路４１
２により発生される。

クロック転送回路４４６から供給される信号ＹＡ’とク
ロミナンス信号エンコーダ４５０から供給される信号Ｃ
Ａは、サンプル・データから成る各ディジタル信号に対
応するアナログ信号を発生するディジタル・アナログ（
ＤＡ）変換器４４８と４５２にそれぞれ供給される。こ
れらのアナログ信号は合計回路４５４で合成されてアナ
ログの複合ビデオ信号ＡＣＶを発生する。このビデオ信
号ＡＣは主信号ＭＣＶの一部の代すに使われ、合成複合
ビデオ信号ＣＣｖを発生する。

合成画像を表す信号を発生するために信号ＭＣＶとＡＣ
Ｖをマルチゾレクシ／グする代シに、それぞれ分離され
た主のルミナンス信号およびクロミナンス信号と信号Ｙ
Ａ’およびＣＡとをマルチプレクスするためにアナログ
のデコーダ４１６中に回路を挿入することが考えられる
。また、ＹＡ’、（Ｒ−Ｙ）Ａ。

（Ｂ−Ｙ）Ａ−ｉたは副のＲ，Ｇ、Ｂの原色信号のよう
な別の成分信号と、主のビデオ信号から得られる対応信
号とをマルチプレクスさせて合成画像を表す信号を発生
させることも考えられる。

先に述べたように、圧縮された挿入画像は主および副の
ビデオ信号の垂直フィールド同期信号成分および水平ラ
イン同期信号成分間のタイミング差に因り歪むことがあ
る。メモリ・アドレス発生器４３４はこのタイミング差
を補償して圧縮画像の歪みを減少させる。

第５図および第６図は例示的メモリ・アドレス発生器４
３４のブロック図である。アドレス発生器４３４はメモ
リ４３６に対して読出し督よび書込みのアドレス信号を
発生する。本発明のこの実施例において、メモリ４３６
は８ピツト構成の８にのスタティック・ランダムアクセ
ス・メモリ（ＳＲＡＭ）であり、単一のアドレス入力ポ
ートと単一のｒ−夕入出力（Ｉｌｏ）ポートを有する。

従って、読出し訃よび書込みアドレスは単一ノ（スを介
して供給され、読出し・書込みの如何なる競合もアドレ
ス発生器４３４にかいて解決される。

このアドレス発生器４３４により実行される機能は以下
のように要約される。副信号の各フィールドについて、
第１フィールド形式と第２フィールド形式が指定される
。第１フィールド形式（上側もしくは下側の何れか）の
ラインがフィールドメモリ４３６の第１の部分に貯えら
れ、圧縮フィールドの書込みの間クロスオーバがあれば
、第２フィールド形式のラインがフィールドメモリの残
すのセルに貯えられる。

理想的にはクロスオーバが生じず、圧縮画像が表示され
る主画像のフィールド形式と第１フィールド形式とが一
致する。しかしながら、クロスオーバが生じると、アド
レス発生器４３４はクロスオーバが生じそうな各フィー
ルド期間中のラインアドレスを決定し、このラインのサ
ンプルに対シて各クロスオーバ・バッファに対応する個
別の読出しアト９レスと書込みアドレスを発生する。

第５図はアドレス発生器４３４として使うに適当な回路
のブロック図である。概念上この回路は４つの主な要素
、すなわちフィールド形式選択回路５１０．第１の書込
みアドレス・カウンタ５１６、第２の書込みアドレス・
カウンタ５１８およヒ読出しアドレス・カウンタ５２０
を含んでいる。フィールド形式選択回路５１０ば、信号
ＮＬ、ＡＶＳ。

ＡＵｈよびＭＵから圧縮画像の第１フイールド卦よび第
２フイールドのフィールド形式を決定し、適当なフィー
ルド形式の副サンプルから成るラインが利用可能である
ことを示す信号を発生する。

第１および第２の書込みアドレス・カウンタは第１およ
び第２のフィールド形式のサンプルに一致するように時
間制御された書込みアドレスを発生する。読出しアドレ
ス・カウンタは圧縮画像についての表示期間と一致する
ように時間制御されたメモリ・アドレスを発生する。

第５図において、フィールド形式選択回路５１０は副の
垂直フィールド同期信号ＡＶＳと共に信号ＮＬ　、ＡＵ
＞よびＭＵに応答し、第１のフィールドカウンタ５１６
および第２のフィールドカウンタ５１８が作動化される
べきであることを示す信号ＰＦＴとＳＦＴを発生する。

信号ＮＩ、は表示されるべき入来の副画像の部分にかけ
る新しいラインの始１シを示す。この実施例において、
この部分は副画像の各フィールドにかける２４３本の有
効ラインの中の中央の２０７本のラインに対応する。

フィールド形式選択回路５１０の例示的回路が第６図に
示されている。第６図にか−て、信号ＮＬはモジュロ３
のカウンタ６１０に供給される。３つのデコーダ、６１
２ｊ　６１４，６１６がカウンタ６１０の出力ポートに
結合される。これらのデコーダは、カウンタ６１０から
発生される値がそれぞれ０，１．２のとき、水平ライン
期間に及ぶ論理″１１の出力信号を発生する。デコーダ
６１４と６１６は、信号ＡＵによう制御されるマルチプ
レクサ６１８に結合される。副信号が上側フィールドに
ついてのものであることを示す論理′１″の値を信号Ａ
Ｕがとるとき、マルチプレクサ６１８はデコーダ６１６
から供給される信号を通過させるように条件づけられる
。そうでなければ、マルチプレクサ６１８はデコーダ６
１４から供給される信号を通過させる。マルチプレクサ
６１８は、下側の圧縮フィールドを発生するために３本
のラインの組合せの中のどのラインが使用されるべきか
を示す信号を発生する。デコーダ６１２の出力は上側圧
縮フィールドを発生するためにどのラインヲ選択すべき
かを示す。マルチプレクサ６１８およびデコーダ６１２
から供給される信号は、受は取られた副フィールドが上
側フィールドまたは下側フィールドであるとき有効であ
る。圧縮画像の上側フィールドおよび下側フィールドに
対して使用すべきラインを選択するこの方法は先に説明
した第２図に示されている。

デコーダ６１２およびマルチプレクサ６１８の出力信号
は、マルチプレクサ６２２の第１および第２の各入力端
子とマルチプレクサ６２４の第２）よび第１の各入力端
子に結合される。マルチプレクサ６２２と６２４は、信
号ＭＵがそのデータ入力端子に供給され、信号ＡＶＳが
そのクロック入力端子に供給されるＤ型フリップフロッ
プ６２０の出力信号によ多制御される。信号ＭＵは、主
信号が上側フィールドの信号であるとき論理“１”の値
をとす、そうでなければ論理“０＃の値をとる。フリッ
プフロップ６２０の状態は副フィールトノ始まりにかい
て決まり、次の副フィールドまで変わらない。フリップ
フロップ６２０の出力信号は第１ｂよび第２のフィール
ド形式を決める。

フリップフロップが論理″１１の状態（すなわち、第１
のフィールド形式が上側のものであるとき）をとると、
マルチプレクサ６２２と６２４はデコーダ６１２とマル
チプレクサ６１８からそれぞれ供給される信号を通過さ
せるように条件づけられる。これらの信号は、フリップ
フロップ６２０が論理”０＃の状態（すなわち、第１の
フィールド形式が下側のものであるとき）をとるとき逆
になる。マルチプレクサ６２２の出力信号ＰＦＴは、副
の第１フィールド形式のサンプルから成るラインがサン
プル・フォーマット化回路４３０の出力に得られるとき
だけ論理′１＃の値をとる。逆に、マルチプレクサ６２
４の出力信号ＳＦＴは、第２フィールド形式のサンプル
から成るラインが得られるときだけ論理“１″の値をと
る。

第５図を参照すると、信号ＰＦＴがアンド？−）５１２
の第１入力端子に供給され、信号ＳＦＴはアンドｆ−）
５１４の第１入力端子に供給される。

アンドデート５１２と５１４の各々の第２入力端子は、
第７図を参照しながら以下に説明するバッファ４３２か
ら発生される信号ＩＮＣＬＫを受は取るように結合され
る。信号ＩＮＣＬＫは、メモリ４３６への転送用のサン
プルがバッファ４３２に得られる度にノクルスを送る。

サンプル値がメモリ４３６から読み出されているとき信
号ＩＮＣＬＫは非作動化される。

アンドｆ−）５１２と５１４の出力信号は１３ビツト構
成の各カウンタ５１６と５１８のクロック入力端子に供
給される。カウンタ５１６は第１フィールド形式のサン
プルをメモリ４３６に書き込むのに使われる一連のアド
レス値である出力信号ＡＤＰを発生する。カウンタ５１
８は第２フィールド形式のサンプルをメモリ４３６に書
き込むのに使われる一連のアドレス値である出力信号Ａ
ＤＳを発生する。これらの信号はマルチプレクサ５６０
の別々の入力ポートに供給される。マルチプレクサ５６
０に供給される第３の入力信号は、以下に説明するよう
に、カウンタ５４０１反転回路５４１およびディジタル
の一定値源５４２によシ発生されるクロスオーバ書込み
アドレス信号ＡＤＷＣである。

読出しアドレス・カウンタ５２０は１３ビツト構成のカ
ウンタであり、それは信号ＤＭの反転信号とクロック信
号ＭＣＫの周波数を２で割ることにより発生される信号
との論理積の出力にようクロック制御される。カウンタ
５２０の出力信号は読出しアドレス信号ＡＤＨである。

カウンタ５２０は主の垂直フィールド同期信号ＭＶＳに
よりリセットされる。信号ＡＤＨとクロスオーバ読出し
アドレス信号ＡＤＲＣは読出しアドレス出力信号を発生
するマルチプレクサ５６２に供給される。クロスオーＪ
々読出しアドレス信号ＡＤＲＣは、以下に説明するよう
に、カウンタ５４４とディジタル値源５４６によう発生
される。

マルチプレクサ５６０から供給される書込みアドレス信
号とマルチプレクサ５６２から供給される読出しアドレ
ス信号はマルチプレクサ５６４の別個の信号入力ポート
にそれぞれ供給される。マルチプレクサ５６４はｐｉｘ
　−ｉｎ　−ｐｉｘ挿入タイミング回路４２０によう発
生される信号ＤＭにより制御され、圧縮画像が表示され
るべきときは読出しアドレスを発生し、そうでないとき
は書込みアドレスを発生する。

以上説明したように、クロスオーバは読出しアドレス値
と書込みアドレス値が一致するとき発生する。クロスオ
ーバ・アドレスより小さいアドレスを有するメモリ中の
サンプルは１フイールドで表示され、クロスオーバ・ア
ドレスより大きいアドレスを有するサンプルは次に続く
フィールドにかいて表示される。これらのサンプルのフ
ィールド形式が制御されなかった９、あるいは２つの異
なるフィールド形式のサンプルが単一ライン上に混在す
ると画像は歪む。

所定ライン上のすべてのサンプルが１つのフィールド形
式のものであることを確実にするために、本発明のこの
実施例は２つのクロスオーバ・バッファを含んでいる。

先に説明したように、これらのバッファはメモリ４３６
の一部として実現される。第１および第２のバッファの
開始アドレスは８０６４　（ＩＦ８０１６進）と７９３
６　（ＩＦＯＯ１６’進）である。クロスオーバ・バッ
ファに書き込むためのアドレス信号はカウンタ５４０と
ディジタル値源５４２により発生される。カウンタ５４
０は新うイン信号ＮＬにようリセットされ、信号ＩＮＣ
ＬＫにようクロック制御される７ビツト構成のカウンタ
である。このカウンタの出力信号は書込みアドレス信号
の下位７ビツトを形成する。アドレス信号の次に上位の
ビットは反転回路５４１から供給される信号ＭＵの反転
信号である。クロスオーバ・バッファ書込みアドレスの
上位５ピツトはディジタル値源５４２から供給される論
理“１″の値である。信号ＭＵは主信号の交番フィール
ドについて２．つのクロスオーバ・バッファ間のクロス
オーバ・アドレス信号を交互に変える。クロスオーバ読
出しアドレス信号ＡＤＲＣを発生させるために同様の回
路が使われる。この回路と先に説明した回路との唯一の
差はアドレス信号の８番目のビットを形成するために信
号ＭＵがそのまま使われ、カウンタ５４０に対応するカ
ウンタ５４４が信号ＤＭによりリセットされ、カウンタ
５２０に使われるクロック信号によシクロツク制御され
ることである。

第５図に示す回路は信号の各フィールドにかけるクロス
オーバ・ラインの開始アドレスを最初に決定することに
よりクロスオーバ・バッフアラ使用する。所定フィール
ドについて、アドレス発生器４３４は、前フィールドに
ついてのクロスオーバがクロスオーバ・バッファの中の
１つから読み出されると同時にクロスオーバがクロスオ
ーバ・バッファの中のもう１つに生じる全体のラインを
メモリ４３６が貯えるように条件づける。

フィールドに対するクロスオーバのライン・アドレスは
以下のようにして決められる。第１の各ラインの開始ア
ドレスの上位７ビツトはアンドグ９−ト５２９に供給さ
れる信号ＮＬとＰＦＴに応答してレジスタ５２８に貯え
られる。アンドダート５２９は反転回路５２７から供給
されるクロスオーバ信号によう非作動化される。この信
号の発生については以下に説明する。アンドゲート５２
９が非作動化されると、新しいアドレス値は何もレジス
タ５２８に貯えられない。従って、各フィールドの終り
にち・いてレジスタ５２８はクロスオーバが生じた第１
フイールドのラインの開始アドレスの上位７ビツトを保
持している。

し・ゾスタ５２８は縦続接続された７ビツトの並列入力
、並列出力の３つのレジスタの中の最初のレジスタであ
る。レジスタ５２８はアンドゲート５２９の出力信号に
ようクロック制御されるが、残シの２つのレジスタ５３
０と５３２は信号ＡＶＳによシクロツク制御される。こ
の構成によりレジスタ５３０に保持される値は前フィー
ルドからのクロスオーバ・ライン・アドレスであり、レ
ジスタ５３２に保持される値は２フイールド（１フレー
ム）前からのクロスオーバ◆ライン・アドレスである。

これらの値はそれぞれフィールド遅延のクロスオーバ・
アドレスおよびフレーム遅延のクロスオーバ・アドレス
と呼ばれる。

アンドｒ−）５２９を非作動化するクロスオーバ事象は
、カウンタ５２０から供給される読出しアドレス値の上
位８ピツトと、カウンタ５１６から供給される第１の書
込みアドレス値ＡＤＰの上位８ビツトをラッチ形式の比
較器５２６で比較することにより検出される。これらの
読出しアドレスと書込みアドレスが等しいと、比較器５
２６の出力信号ＱＶは論理″Ｏ＃から論理″１”に変わ
り、比較器５２６が信号ＡＶＳによシリセットされるま
で論理″１”のままである。反転回路５２７は先に説明
したように信号Ｏｖに応答してアンドゲート５２９を非
作動化する。

テレビジョン信号の垂直フィールド走査信号成分は通常
一定の周波数（例えば、ＮＴＳＣ方式では５９．９４Ｈ
ｚ）であるから、主信号と副信号の垂直走査信号成分間
の位相差の測度であるクロスオーバ・アドレスはフレー
ムからフレームで著しく変わるはずがない。本発明の実
施例において、レジスタ５３２から供給される７ビツト
のフレーム遅延されたクロスオーバ・ライン・アドレス
は比較器５５２によう第１のアドレスＡＤＰの上位７ビ
ツトと比較され、クロスオーバ書込みアドレス信号ＡＤ
ＷＣを使ってサンプルから成るラインを何時書き込むべ
きかを決める。比較器５５２の出力信号はＳ−Ｒ型フリ
ップフロッゾ５５４のセット入力に結合される。フリッ
プフロップ５５４のリセット入力は信号ＡＶＳを受は取
るように結合される。

この構成によシ、フリップフロップ５５４の出力信号は
、第１の書込みカウンタの値がフレーム遅延のクロスオ
ーバ・アドレスを越える１で副フィールドの始１りから
論理“Ｏ”であう、それから副フィールドの終りまで論
理０″である。

第２のアドレス信号ＡＤＳはレジスタ５３０から供給さ
れるフィールド遅延のクロスオーバ・アドレスと比較器
５３４によう比較される。比較器５３４の出力信号は圧
縮画像の各ラインの始まシにかいてフリップフロップ５
３６に貯えられる。

フリップフロップ５３６の出力信号ＣＯは信号ＡＶＳに
よシリセットされるＳ−Ｒ型フリッゾフロップ５３７の
セット入力端子に供給される。フリップフロッ７’５３
６の出力信号ＣＯは第２のクロスオーバ・ラインの期間
については論理１１″であう、さもなければ論理Ｏ”で
ある。７リツプフロツ７°５３７の出力信号ＬＣＯは、
副フィールドの始１シから第２のクロスオーバ・ライン
・アドレスに出会う１で論理０＃であり、第２のクロス
オーバ・ラインの始ｔ、ｂから副フィールドの終り咬で
論理“１″である。

信号ＣＯ、ＬＣＯ、ＰＦＴおよびＳＦＴは、アドレス信
号ＡＤＰ　、　ＡＤＳ　、　ＡＤＷＣの中の１つをメモ
リ４３６に供給される書込みアドレス信号として選択す
るためにマルチプレクサ５６０に供給される。第１のア
ドレス信号ＡＤＰは信号ＰＦＴが論理＠１”で信号ＬＣ
Ｏが論理”０″のとき選択される。第２のアドレス信号
ＡＤＳは信号ＳＦＴとＬＣＯの両方が論理“ｌ”のとき
選択される。信号ＡＤＷＣは信号ＣＯが論理１１”のと
き選択される。

信号ＡＤＰ　、　ＡＤＳ　ｉ−よびＡＤＷＣ間の切シ換
えを行うこの方法は、成る種の例では間違った書込みア
ドレス値を発生することがある。これはフレーム遅延の
（第１の）クロスオーバ・アドレス値が（第２の）フィ
ールド遅延値より小さいとき生じる。この場合、第１の
アドレス信号ＡＤＰは第１のクロスオーバ・ライン期間
の間、すなわち、第１のクロスオーバ事象が発生した後
であるが第２のクロスオーバ事象が発生する前に発生さ
れる。先に説明したように、第１のクロスオーバ・ライ
ン期間の間、サンプルはＡＤＰを使って書き込まれない
。この誤りは、以下に説明するように、この期間の間メ
モリ４３６への如何なる書込み動作も非作動化するため
、第１のクロスオーバ・ライン期間の間書込みエネイブ
ル信号”Ｗ　Ｅを論理＠０”の状態に保持することによ
り補正される。

信号ＷＥは反転回路５５５．２つのアンドゲート５５６
と５５８、わよびオアダート５５９によう発生される。

この信号は、第１フイールドからのラインが供給され（
ＰＦＴが論理１１″である）、第１のクロスオーバが発
生していないとき、あるいは第２フイールドからのライ
ンが供給され（ＳＦＴが論理“１”である）、第２のク
ロスオーバが発生したとき論理′１″である。そうでな
ければ信号ＷＥは論理“Ｏ＃である。

メモリ読出しアドレスは、カウンタ５２０から供給され
る読出しアドレス信号ＡＤＲと、カウンタ５４４および
ディジタル値源５４６により発生されるクロスオーバ読
出しアドレス信号ＡＤＲＣとの間で切り換えられる。読
出しクロスオーバ事象は、信号ＡＤＨの上位７ピツトと
レジスタ５３２から供給される７ビツト構成のフレーム
遅延クロスオーバ・アドレス値とを比較する比較器５４
８によう検出される。比較器５４８はこれら２つの信号
が同じ値をとるとき論理″１”の出力信号を発生する。

比較器５４８によ多発生される信号は信号ＤＭの正方向
遷移に同期してフリップ７０ツゾ５５０に貯えられる。

フリップフロッｆ５５０の出力信号はクロスオーバ・ラ
インを除いて各ラインについて信号ＡＤＨを供給するよ
うにマルチプレクサ５６２を条件づける。クロスオーバ
・ライン期間の間、マルチプレクサ５６２は読出しアド
レス信号としてＡＤＲＣを供給するように条件づけられ
る。任意の所定フィールドにおいて、フィールド遅延の
データはクロスオーバ・バッファの中の１つから読み出
され、一方塊フイールドからのデータはクロスオーバ・
バッファの中のもう１つに書き込１れる。

マルチプレクサ５６０から供給される書込みアドレス信
号とマルチプレクサ５６２から供給される読出しアドレ
ス信号はマルチプレクサ５６４の各入力ポートに供給さ
れる。マルチプレクサ５６４はｐｉｘ　−ｉｎ　−ｐｉ
ｘ挿入タイミング回路４２０から供給される信号ＤＭに
より制御される。信号ＤＭが論理″Ｏ”のとき、圧縮さ
れた副信号は主信号に挿入され、マルチプレクサ５６４
は読出しアドレス値を供給するように条件づけられる。

信号ＤＭが論理１１″のとき、副信号がメモリ４３６に
書き込１れ、マルチプレクサ５６４は書込みアドレス値
を供給するように条件づけられる。

第４図において、書込みアドレス値はバッファ４３２に
よ多発生される信号ＩＮＣＬＫに応答してメモリ・アド
レス発生器４３４によう発生される。

信号ＩＮＣＬＫの各Ａルスは、メモリ４３６に供給され
る書込みアドレス信号を発生するカウンタ５１６゜５１
８および５４０（第５図に示される）の１つまたは１つ
以上を増加させる。第７図はバッファ４３２として使用
するのに適当な回路のブロック図である。

第７図において、水平方向に圧縮されフォーマット化さ
れたサンプル・フォーマット化回路４３０から供給され
るサンプル・データから成るビデオ信号はＦＩＦＯメモ
リ７１０の入力ポートに供給される。ＦＩＦＯ７１０は
ビクセル用りロック信号ＡＳを受は取るように結合され
る入力クロック端子ＩＣを有する。先に説明したように
、信号ＡＳは、色副搬送波信号の周波数ｆｏの２／３倍
、すなわち２／３ｆｃ、４ｆｃのクロック信号ＭＣＫの
周波数の１／６　の公称周波数を有する。信号Ａｓはサ
ンプルがＦＩＦＯ７１０に書き込１れる速度を決める。

サンプルは、分局器７１６によう発生されるクロック信
号ＩＮＣＬＫに応答してＦＩＦＯ７１０から読み出され
る。分周器７１６のリセット入力端子Ｒは信号ＤＭとＦ
ＩＦＯ７１０から供給される出力準備完了信号ＯＲとの
ナンド論理出力を受は取るように結合される。このリセ
ット入力信号が論理１０″のとき、信号ＩＮＣＬＫは信
号ＭＣＫの周波数の１７４である周波数ｆｃを有する。

論理”１＃かリセット入力に供給されると信号ＩＮＣＬ
Ｋは非作動化される。

分周器７１６はナントゲート７１４から供給される信号
によりリセットされる。

ＦＩＦＯ７１０により発生される出力準備完了信号ＯＲ
は、ＦＩＦＯ７１０が有効サンプルを含んでいるとき、
すなわち信号ＡＳに同期してサンプルがＦＩＦＯ７１０
に書き込１れているが、まだＦＩＦＯ７１０から読み出
されていないときだけ論理”１＃である。サンプルは信
号ＭＣＫの周波数の１／６　の周波数でＦＩＦＯ７１０
に供給される。信号ＤＭが論理“１″であり、副画像が
表示されていないとき、これらのサンプルが供給される
速さでＦＩＦＯ７１０からサンプルが読み出される。従
って、この場合、信号ＩＮＣＬＫの有効周波数も信号Ｍ
ＣＫの周波数の１／６　である。しかしながら、信号Ｄ
Ｍが論理“０″であう、信号ＩＮＣＬＫが非作動化され
ると、サンプルはＦＩＦＯ７１０に累積される。圧縮画
像の表示ラインの終すにおいて、信号ＤＭは再び論理″
１′となシ、信号ＩＮＣＬＫが発生とれるようにする。

次いで信号ＩＮＣＬＫは、ＦＩＦＯ７１０が空になる１
で信号ＭＣＫの周波数の１／４の周波数でＦＩＦＯ７１
０から保持データをメモリ４３６に転送する。この転送
動作は、メモリ４３６が読み出されている間にＦＩＦＯ
７１０に保持された全てのサンプルが次の副ライン期間
の開始前にメモリに書き込まれることを十分確実にする
。

アドレス発生器４３４から供給される書込みアドレス値
は信号ＩＮＣＬＫに同期して変わるから、これらの書込
みアドレス値は信号ＩＮＣＬＫの周波数変動に追従し、
その結果適正なサンプル値が適正なメモリ位置に書き込
１れる。

アドレス発生器４３４から供給される読出しアドレス値
は信号ＭＣＫの周波数の１／２　の周波数で変わる。し
かしながら、サンプル値は信号ＭＣＫに同期してメモリ
４３６から読み出される。従って、メモリ４３６から供
給される各サンプルは２回表示される。これにより、表
示画像にかいて３対１の実効水平圧縮比が得られ、アド
レス発生器４３４により得られる３対１の垂直圧縮比と
一致する。

一実施例に基づいて本発明を説明したけれども、特許請
求の範囲内で変更を加えて以上説明し７たものと同様に
実施することが考えられる。

【図面の簡単な説明】

第１ａ図、第１ｂ図および第１ｃ図は本発明を説明する
のに有用なラスター走査画像を示す。 第２図は本発明の一実施例の動作を説明するのに有用な
ラスター走査ラインである。 第３図は本発明の一実施例の動作を説明するのに有用な
ラスター走査画像を示す。 第４図は本発明の中実施例を含んでいるテレビジョン受
像機のブロック図である。 第５図は第４図に示すテレビジョン受像機に使用するの
に適したメモリ・アドレス発生器のブロック図である。 第６図は第５図に示すメモリ・アドレス発生器に使用す
るのに適したフィールド形式選択回路のブロック図であ
る。 第７図は第４図に示すテレビジョン受像機に使用するの
に適したバッファ回路のブロック図である。 ４１０・・・主のチ為−す、４１４・・・マルチプレク
サ、４２０・・・ピクチャーインピクチャー（ｐｉｘ　
−ｊｎ　−ｐｉｘ　）挿入回路、４３２−・・バッファ
、４３４・・・メモリ・アドレス発生器、４３６・・・
メモリ、５１０・・・フィールド形式選択回路、５１６
・・・第１の書込みアドレス・カウンタ、５１８−・・
第２の書込みアドレス・カウンタ、５２６・・・比較器
、５４０・・・カウンタ、５５２・・・比較器、５６０
・・・マルチプレクサ、５６４・・・マルチプレクサ。

Claims (2)

【特許請求の範囲】
1. （１）互いに非同期な第１および第２のビデオ信号から
   得られる第１および第２のビデオ画像を同時に表示する
   システムにおいて、前記ビデオ信号の各々は一連のフィ
   ールド期間に分割されており、各フィールド期間は一連
   のライン期間を含んでおり、前記第２のビデオ信号の表
   示を前記第１のビデオ信号に同期させる手段であって、 信号蓄積手段が、 第２のビデオ信号の１フィールド期間を保持するのに十
   分なメモリ量を有する主のメモリ手段と、前記第２のビ
   デオ信号の１ライン期間を保持するのに十分なメモリ量
   を有するクロスオーバ・メモリ手段とを含み、 前記信号蓄積手段に前記第２のビデオ信号を貯え、前記
   貯えられたビデオ信号を前記信号蓄積手段から取り出す
   信号処理手段が、 前記主のメモリ手段に貯えられつつある信号と前記主の
   メモリ手段から取り出されつつある信号との間に重なり
   が検出されると制御信号を発生し、前記第２の信号の中
   のどのライン期間において前記重なりが生じるかを決定
   するモニター手段と、前記主のメモリ手段に前記第２の
   ビデオ信号を書き込み、また前記制御信号に応答し、前
   記モニター手段により決定される前記第２のビデオ信号
   の中の前記ライン期間の少なくとも一部を前記クロスオ
   ーバ・メモリ手段に書き込む信号伝達手段とを含む、表
   示システム。
2. （２）互いに独立した第１および第２のビデオ信号から
   得られる合成された第１および第２の完全な動画像を表
   す合成画像を表示する表示システムであって、前記第１
   および第２のビデオ信号の各各は一連のフィールド期間
   に分割され、前記フィールド期間の連続する期間は上側
   と下側のフィールド形式が交互であり、各フィールドは
   一連の信号ライン期間を含んでおり、 第３のビデオ信号が書き込まれ且つ読み出され、前記第
   １のビデオ信号と前記第３のビデオ信号との同期をとる
   メモリ手段と、 前記第１および第２のビデオ信号に応答し、前記メモリ
   手段に同時に書き込まれつつある信号が前記メモリ手段
   から続いて読み出されるとき、前記第１のビデオ信号が
   示すフィールド形式を示す信号を発生する手段と、 前記第２のビデオ信号に応答し、前記発生された信号が
   前記第１のフィールド形式を示し且つ前記第２のビデオ
   信号が前記第１のフィールド形式を示すとき、前記第２
   のビデオ信号のライン期間についての第１のサブセット
   から前記第３のビデオ信号を取り出し、前記発生された
   信号が前記第２のフィールド形式を示し且つ前記第２の
   ビデオ信号が前記第１のフィールド形式を示すとき、ラ
   イン期間についての第２のサブセットから前記第３のビ
   デオ信号を取り出す手段と、 前記メモリ手段からの前記第３のビデオ信号と前記第１
   のビデオ信号とを合成し、前記合成画像を表す信号を形
   成する手段とを含む、前記表示システム。