JPH0370405B2 - - Google Patents
Info
- Publication number
- JPH0370405B2 JPH0370405B2 JP57037768A JP3776882A JPH0370405B2 JP H0370405 B2 JPH0370405 B2 JP H0370405B2 JP 57037768 A JP57037768 A JP 57037768A JP 3776882 A JP3776882 A JP 3776882A JP H0370405 B2 JPH0370405 B2 JP H0370405B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- current mirror
- mirror circuit
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、低電圧で動作しミユーテイングス
イツチをオンオフする状態におけるポツプノイズ
を除去した電力増幅器に関する。
イツチをオンオフする状態におけるポツプノイズ
を除去した電力増幅器に関する。
近時、ヘツドホンを使用し手軽に携帯して音楽
等を楽しめるようにしたカセツトテーププレーヤ
が普及している。このようなカセツトテーププレ
ーヤは、使用者がヘツドホンをした状態でも外部
の音を聞くことのできるようにミユーテイング回
路がその電力増幅器に設けられるようになつてい
る。
等を楽しめるようにしたカセツトテーププレーヤ
が普及している。このようなカセツトテーププレ
ーヤは、使用者がヘツドホンをした状態でも外部
の音を聞くことのできるようにミユーテイング回
路がその電力増幅器に設けられるようになつてい
る。
このようなミユーテイング回路が設けられる電
力増幅器は、例えば第１図に示されるように構成
されるもので、電力増幅器の相補型トランジスタ
Qa，Qbを用いたエミツタホロワ型の構成となつ
ている。このため各出力トランジスタQa，Qbの
ベースエミツタ間電圧により電源利用効率が低下
することを防止するためにブートストラツプ用の
コンデンサCaを必要とするばかりか、低電圧に
よつて動作させることが難しく携帯用機器に実装
するには適当ではない。
力増幅器は、例えば第１図に示されるように構成
されるもので、電力増幅器の相補型トランジスタ
Qa，Qbを用いたエミツタホロワ型の構成となつ
ている。このため各出力トランジスタQa，Qbの
ベースエミツタ間電圧により電源利用効率が低下
することを防止するためにブートストラツプ用の
コンデンサCaを必要とするばかりか、低電圧に
よつて動作させることが難しく携帯用機器に実装
するには適当ではない。
また、第１図の電力増幅器は、入力端（IN）
の直流電位が略接地レベルとなるのでポツプノイ
ズを生ずることなくトランジスタQcをオンとし
てミユーテイングを行うことができる。この場合
は、トランジスタQcの内部抵抗によりミユーテ
イング状態での減衰量が制限されると共に、電力
増幅器は動作状態にあるので、電力を不要に消費
してしまうといつた欠点がある。
の直流電位が略接地レベルとなるのでポツプノイ
ズを生ずることなくトランジスタQcをオンとし
てミユーテイングを行うことができる。この場合
は、トランジスタQcの内部抵抗によりミユーテ
イング状態での減衰量が制限されると共に、電力
増幅器は動作状態にあるので、電力を不要に消費
してしまうといつた欠点がある。
一方、低電圧で動作可能な電力増幅器は、例え
ば第２図に示されるように構成されるもので、ト
ランジスタQd，Qeがコンプリメンタリ接続され
たエミツタ接地型の出力段であり、トランジスタ
Qf，Qgが同様にコンプリメンタリ接続された駆
動部である。この電力増幅器は、電力増幅部の各
トランジスタQd，Qeの飽和電圧まで出力振幅を
とることができるので、ブートストラツプは不要
となる利点を有するものである。
ば第２図に示されるように構成されるもので、ト
ランジスタQd，Qeがコンプリメンタリ接続され
たエミツタ接地型の出力段であり、トランジスタ
Qf，Qgが同様にコンプリメンタリ接続された駆
動部である。この電力増幅器は、電力増幅部の各
トランジスタQd，Qeの飽和電圧まで出力振幅を
とることができるので、ブートストラツプは不要
となる利点を有するものである。
しかしながら、第２図の電力増幅器にミユーテ
イング機能を設けるには、駆動部の各トランジス
タQf，Qgにバイアス電流を与える抵抗Ra，Rbを
接離離可能な構成とすることにより実現すること
ができる。この場合、出力端（つまりトランジス
タQd，Qe各コレクタの接続中点の電位）は、ミ
ユーテイング状態で不定となるので、ミユーテイ
ングのオンオフ操作を行う際にボツプノイズが発
生するといつた欠点があつた。
イング機能を設けるには、駆動部の各トランジス
タQf，Qgにバイアス電流を与える抵抗Ra，Rbを
接離離可能な構成とすることにより実現すること
ができる。この場合、出力端（つまりトランジス
タQd，Qe各コレクタの接続中点の電位）は、ミ
ユーテイング状態で不定となるので、ミユーテイ
ングのオンオフ操作を行う際にボツプノイズが発
生するといつた欠点があつた。
この発明は上記の点に鑑みてなされたもので、
低電圧動作可能で、ポツプノイズを発生すること
なくミユーテイング機能のオンオフが可能とされ
る良好な電力増幅器を提供することを目的とする
ものである 〔発明の概要〕 この発明は、第１の導電型の第１のトランジス
タと、この第１のトランジスタと相補関係をなす
第２の動電型の第２のトランジスタとの、エミツ
タ同志を相互接続して信号入力端としたベース接
地型の駆動部と、 エミツタ面積比が異なる第２の導電型の一対の
トランジスタで構成され、駆動部を構成する第１
のトランジスタのコレクタに入力が接続される第
１のカレントミラー回路と、 エミツタ面積比が異なる第１の導電型の一対の
トランジスタで構成され、駆動部を構成する第２
のトランジスタのコレクタに入力が接続される第
２のカレントミラー回路と、 エミツタ面積比が異なる第１の導電型の一対の
トランジスタで構成され、第１のカレントミラー
回路の出力側トランジスタのコレクタに入力が接
続される第３のカレントミラー回路と、エミツタ
面積比が異なる第２の導電型の一対のトランジス
タで構成され、第２のカレントミラー回路の出力
側トランジスタのコレクタに入力が接続される第
４のカレントミラー回路とを有し、これら第３及
び第４のカレントミラー回路の各出力側トランジ
スタをコンプリメンタリ接続してなる、コレクタ
出力でエミツタ接地型の電力増幅部とを有してな
り、ミユーテイング状態でも電力増幅器および駆
動部間に介挿される帰還抵抗を介し出力端の直電
位が非ミユーテイング状態と略同一となるような
直流レベルを電力増幅部に与えるようにしたもの
である。
低電圧動作可能で、ポツプノイズを発生すること
なくミユーテイング機能のオンオフが可能とされ
る良好な電力増幅器を提供することを目的とする
ものである 〔発明の概要〕 この発明は、第１の導電型の第１のトランジス
タと、この第１のトランジスタと相補関係をなす
第２の動電型の第２のトランジスタとの、エミツ
タ同志を相互接続して信号入力端としたベース接
地型の駆動部と、 エミツタ面積比が異なる第２の導電型の一対の
トランジスタで構成され、駆動部を構成する第１
のトランジスタのコレクタに入力が接続される第
１のカレントミラー回路と、 エミツタ面積比が異なる第１の導電型の一対の
トランジスタで構成され、駆動部を構成する第２
のトランジスタのコレクタに入力が接続される第
２のカレントミラー回路と、 エミツタ面積比が異なる第１の導電型の一対の
トランジスタで構成され、第１のカレントミラー
回路の出力側トランジスタのコレクタに入力が接
続される第３のカレントミラー回路と、エミツタ
面積比が異なる第２の導電型の一対のトランジス
タで構成され、第２のカレントミラー回路の出力
側トランジスタのコレクタに入力が接続される第
４のカレントミラー回路とを有し、これら第３及
び第４のカレントミラー回路の各出力側トランジ
スタをコンプリメンタリ接続してなる、コレクタ
出力でエミツタ接地型の電力増幅部とを有してな
り、ミユーテイング状態でも電力増幅器および駆
動部間に介挿される帰還抵抗を介し出力端の直電
位が非ミユーテイング状態と略同一となるような
直流レベルを電力増幅部に与えるようにしたもの
である。
以下図面を参照してこの発明の一実施例につい
て詳細に説明する。
て詳細に説明する。
すなわち、第３図に示すように電力増幅器の入
力端IN0は後述する差動増幅器DAの非反転入力
端IN1に接続されている。この差動増幅器DAは、
出力端ODが該差動増幅器DAの反転入力端IN2に
抵抗R1を介して接続されると共に、駆動部を構
成する第１導電型（PNP）及び第２導電型
（NPN）でなる一対の相補型トランジスタQ1，
Q2をコンプリメンタリ接続した共通エミツタに
接続されている。尚、上記差動増幅器DAか、正
の電源入端Ｂ＋が抵抗R2を介して電源端子VBに
接続され、負の電源入端Ｂ−が接地されると共に
接地端子Ｇに接続されている。
力端IN0は後述する差動増幅器DAの非反転入力
端IN1に接続されている。この差動増幅器DAは、
出力端ODが該差動増幅器DAの反転入力端IN2に
抵抗R1を介して接続されると共に、駆動部を構
成する第１導電型（PNP）及び第２導電型
（NPN）でなる一対の相補型トランジスタQ1，
Q2をコンプリメンタリ接続した共通エミツタに
接続されている。尚、上記差動増幅器DAか、正
の電源入端Ｂ＋が抵抗R2を介して電源端子VBに
接続され、負の電源入端Ｂ−が接地されると共に
接地端子Ｇに接続されている。
上記トランジスタQ1およびQ2の各コレクタは、
それぞれトランジスタQ3，Q4、抵抗R3，R4，R5
およびトランジスタQ5，Q6、抵抗R6，R7，R8で
構成されるエミツタ接地型の増幅部１１および１
２を対応的に介して、同様にトランジスタQ7，
Q8、抵抗R9，R10およびトランジスタQ9，Q10、
抵抗R12，R13で構成されるエミツタ接地型の電
力増幅部１３および１４の入力端に接続されてい
る。
それぞれトランジスタQ3，Q4、抵抗R3，R4，R5
およびトランジスタQ5，Q6、抵抗R6，R7，R8で
構成されるエミツタ接地型の増幅部１１および１
２を対応的に介して、同様にトランジスタQ7，
Q8、抵抗R9，R10およびトランジスタQ9，Q10、
抵抗R12，R13で構成されるエミツタ接地型の電
力増幅部１３および１４の入力端に接続されてい
る。
上記増幅部１１および１２は、それぞれトラン
ジスタQ3，Q4およびQ5，Q6がカレントミラー回
路を構成するもので、各抵抗R3，R4，R5および
R6，R7，R8により、それぞれの回路の大振幅が
入力された状態での利得を補償するようになされ
ている。
ジスタQ3，Q4およびQ5，Q6がカレントミラー回
路を構成するもので、各抵抗R3，R4，R5および
R6，R7，R8により、それぞれの回路の大振幅が
入力された状態での利得を補償するようになされ
ている。
同様に上記電力増幅部１３および１４は、トラ
ンジスタ7，Q8およびQ9，10がカレントミラー回路
を構成し、各抵抗抗R9，R10およびR12，R13によ
り利得の補償を行うようになされている。これら
各電力増幅部１３および１４は、各出力端（つま
りトランジスタQ8，Q10の各コレクタ）が共通接
続されることによりコンプリメンタリ接続されて
出力端OUT0に接続されている。
ンジスタ7，Q8およびQ9，10がカレントミラー回路
を構成し、各抵抗抗R9，R10およびR12，R13によ
り利得の補償を行うようになされている。これら
各電力増幅部１３および１４は、各出力端（つま
りトランジスタQ8，Q10の各コレクタ）が共通接
続されることによりコンプリメンタリ接続されて
出力端OUT0に接続されている。
上記駆動部のトランジスタQ1およびQ2は、そ
れぞれ各ベースがそれぞれ第１および第２の定電
流源１５，１６に対応的に接続されることによ
り、各別のバイアス電流が与えられるようになつ
ている。つまり、上記第１の定電源１５は、一端
が上記抵抗R2および差動増幅器DAの接続中点に
接続される基準電流源I0の他端がカレントミラー
回路を構成するトランジスタQ11，Q12，Q13の共
通ベースおよびトランジスタQ11のコレクタに接
続されている。これら各トランジスタQ11，Q12，
Q13は、各エミツタが共通に接地端子Ｇに接続さ
れ、トランジスタQ12のコレクタが上記トランジ
スタQ1と共にカレントミラー回路を構成するト
ランジスタQ14の共通ベースおよび該トランジス
タQ14のコレクタに接続されている。上記第２の
定電流源１６は、カレントミラー回路を構成する
トランジスタQ15，Q16の共通ベース、トランジ
スタQ15のコレクタが上記第１の定電流源１５の
トランジスタQ13のコレクタに共通に接続されて
いる。上記トランジスタQ15，Q16は、各エミツ
タが共通に電源端子VBに接続され、トランジス
タQ16のコレクタが上記トランジスタQ2とカレン
トミラー回路を構成するトランジスタQ17の共通
ベース、トランジスタQ17のコレクタに共通接続
されている。
れぞれ各ベースがそれぞれ第１および第２の定電
流源１５，１６に対応的に接続されることによ
り、各別のバイアス電流が与えられるようになつ
ている。つまり、上記第１の定電源１５は、一端
が上記抵抗R2および差動増幅器DAの接続中点に
接続される基準電流源I0の他端がカレントミラー
回路を構成するトランジスタQ11，Q12，Q13の共
通ベースおよびトランジスタQ11のコレクタに接
続されている。これら各トランジスタQ11，Q12，
Q13は、各エミツタが共通に接地端子Ｇに接続さ
れ、トランジスタQ12のコレクタが上記トランジ
スタQ1と共にカレントミラー回路を構成するト
ランジスタQ14の共通ベースおよび該トランジス
タQ14のコレクタに接続されている。上記第２の
定電流源１６は、カレントミラー回路を構成する
トランジスタQ15，Q16の共通ベース、トランジ
スタQ15のコレクタが上記第１の定電流源１５の
トランジスタQ13のコレクタに共通に接続されて
いる。上記トランジスタQ15，Q16は、各エミツ
タが共通に電源端子VBに接続され、トランジス
タQ16のコレクタが上記トランジスタQ2とカレン
トミラー回路を構成するトランジスタQ17の共通
ベース、トランジスタQ17のコレクタに共通接続
されている。
上記トランジスタQ14，Q17の各エミツタは、
共通接続され帰還抵抗となる抵抗R14を介して出
力端OUT0に接続されると共に、抵抗R15，R16を
直列的に介して上記差動増幅器DAの非反転入力
端IN1に接続されている。また上記電源端子VB、
接地端子Ｇ間には抵抗R17，R18が直列的に介挿
されるもので、各抵抗R17，R18の接続中点がト
ランジスタQ14，Q17の共通エミツタに接続され
ている。上記抵抗R15，R16の接続中点は、交流
信号バイパス用のコンデンサC1を介して接地さ
れている。
共通接続され帰還抵抗となる抵抗R14を介して出
力端OUT0に接続されると共に、抵抗R15，R16を
直列的に介して上記差動増幅器DAの非反転入力
端IN1に接続されている。また上記電源端子VB、
接地端子Ｇ間には抵抗R17，R18が直列的に介挿
されるもので、各抵抗R17，R18の接続中点がト
ランジスタQ14，Q17の共通エミツタに接続され
ている。上記抵抗R15，R16の接続中点は、交流
信号バイパス用のコンデンサC1を介して接地さ
れている。
上記出力端OUT0には、抵抗R19の一端が接続
され、この抵抗R19の他端は上記抵抗R1と共に上
記差動増幅器DAの反転入力端IN2に接続される
と共に抵抗R20、コンデンサC2を直列的に介して
接地されている。
され、この抵抗R19の他端は上記抵抗R1と共に上
記差動増幅器DAの反転入力端IN2に接続される
と共に抵抗R20、コンデンサC2を直列的に介して
接地されている。
上記第１の定電流源１５には、ミユーテイング
スイツチとなるスイツチＳが各トランジスタ
Q11，Q12，Q13および接地端子Ｇ間に介挿される
と共に、この共通ベースが上記差動増幅器DAの
制御入力端子INCに接続されている。
スイツチとなるスイツチＳが各トランジスタ
Q11，Q12，Q13および接地端子Ｇ間に介挿される
と共に、この共通ベースが上記差動増幅器DAの
制御入力端子INCに接続されている。
尚、上記電源端子VBは図示しない電源に接続
され、上記出力端OUT0は、直流分遮断用のコン
デンサC3、スピーカSPを直列的に介して接地端
子Ｇに接続されている。またC4は、上記差動増
幅器DAに供給する電源のリツプル除去用のコン
デンサである。
され、上記出力端OUT0は、直流分遮断用のコン
デンサC3、スピーカSPを直列的に介して接地端
子Ｇに接続されている。またC4は、上記差動増
幅器DAに供給する電源のリツプル除去用のコン
デンサである。
ところで、上記差動増幅器DAは、例えば第４
図に示されるように、エミツタが共通接続される
差動対トランジスタQ21，Q22の各コレクタ側に
トランジスタQ23，Q24によるカレントミラー回
路を接続して構成されるようになつている。上記
各トランジスタQ23，Q24の各エミツタが上記正
の電源入力端Ｂ＋に接続されている。上記トラン
ジスタQ21，Q22の共通接続されるエミツタは、
トランジスタQ25のコレクタに接続されている。
上記トランジスタQ22，Q24の共通接続されるコ
レクタは、トランジスタQ26のベースに接続され
ている。
図に示されるように、エミツタが共通接続される
差動対トランジスタQ21，Q22の各コレクタ側に
トランジスタQ23，Q24によるカレントミラー回
路を接続して構成されるようになつている。上記
各トランジスタQ23，Q24の各エミツタが上記正
の電源入力端Ｂ＋に接続されている。上記トラン
ジスタQ21，Q22の共通接続されるエミツタは、
トランジスタQ25のコレクタに接続されている。
上記トランジスタQ22，Q24の共通接続されるコ
レクタは、トランジスタQ26のベースに接続され
ている。
このトランジスタQ26は、コレクタが正の電源
入力端Ｂ＋に接続されエミツタが出力端ODに接
続されると共に、トランジスタQ27のコレクタに
接続されている。上記トランジスタQ25および
Q27は、各エミツタが共通に上記負の電源入力端
Ｂ−に接続され、各ベースが共通に上記制御入力
端INCに接続されるようになつている。
入力端Ｂ＋に接続されエミツタが出力端ODに接
続されると共に、トランジスタQ27のコレクタに
接続されている。上記トランジスタQ25および
Q27は、各エミツタが共通に上記負の電源入力端
Ｂ−に接続され、各ベースが共通に上記制御入力
端INCに接続されるようになつている。
すなわち、以上のように構成された電力増幅器
において、入力端IN0にオーデイオアナログ信号
が供給されると、この信号は差動増幅器DA、ト
ランジスタQ1，Q2によるベース接地形のコンプ
リメンタリ増幅器、増幅器１１，１２を順次介し
て増幅され、電力増幅部１３，１４により電力増
幅されてスピーカSPを駆動するものである。
において、入力端IN0にオーデイオアナログ信号
が供給されると、この信号は差動増幅器DA、ト
ランジスタQ1，Q2によるベース接地形のコンプ
リメンタリ増幅器、増幅器１１，１２を順次介し
て増幅され、電力増幅部１３，１４により電力増
幅されてスピーカSPを駆動するものである。
この場合、各増幅部１１，１２、電力増幅部１
３，１４それぞれのコレクタ側−ベース側が共通
接続されるトランジスタQ3，Q5，Q7，Q9は、各
コレクタ電流が十分に少い場合カレントミラー回
路として動作するものであり、各トランジスタ
Q3，Q5，Q7，Q9と組合される各トランジスタ
Q4，Q6，Q8，Q10との動作作電流（コレクタ電
流）比は、それぞれの面積比に略等しくなる。こ
れと共に、トランジスタQ1，Q2の動作電流は、
第１および第２の定電源１５，１６により安定化
され、以つて出力トランジスタQ8，Q10それぞれ
の動作電流が安定化されるようになつている。
３，１４それぞれのコレクタ側−ベース側が共通
接続されるトランジスタQ3，Q5，Q7，Q9は、各
コレクタ電流が十分に少い場合カレントミラー回
路として動作するものであり、各トランジスタ
Q3，Q5，Q7，Q9と組合される各トランジスタ
Q4，Q6，Q8，Q10との動作作電流（コレクタ電
流）比は、それぞれの面積比に略等しくなる。こ
れと共に、トランジスタQ1，Q2の動作電流は、
第１および第２の定電源１５，１６により安定化
され、以つて出力トランジスタQ8，Q10それぞれ
の動作電流が安定化されるようになつている。
また、上記説明では省略したが、抵抗R17，
R18は適宜各抵抗値が設定され、ダイオード接続
されるトランジスタQ14，Q17の共通エミツタか
ら抵抗R14を介して出力端OUT0に接続されるよ
うになつている。これにより、出力端OUT0の信
号は抵抗R14を介して負帰還がトランジスタQ14，
Q17の共通エミツタにかけられるので、駆動部お
よび電力出力部間の利得の安定化ならびに低歪率
化が可能となる。これと共に、全体の負帰還ルー
プを形成する抵抗R19による負帰還量を少く抑え
ることができ不要な発振を生じにくくすることが
できるものである。
R18は適宜各抵抗値が設定され、ダイオード接続
されるトランジスタQ14，Q17の共通エミツタか
ら抵抗R14を介して出力端OUT0に接続されるよ
うになつている。これにより、出力端OUT0の信
号は抵抗R14を介して負帰還がトランジスタQ14，
Q17の共通エミツタにかけられるので、駆動部お
よび電力出力部間の利得の安定化ならびに低歪率
化が可能となる。これと共に、全体の負帰還ルー
プを形成する抵抗R19による負帰還量を少く抑え
ることができ不要な発振を生じにくくすることが
できるものである。
このような非ミユーテイング状態からスイツチ
Ｓをオンとしてミユーテイング状態とすると、第
１および第２の定電流源１５および１６がそれぞ
れ遮断状態（つまりオフの状態）とされ、各トラ
ンジスタQ3，Q4，…，Q9，Q10を遮断状態となる
ので電力増幅器全体の消費電流を大幅に減少させ
ることができる。
Ｓをオンとしてミユーテイング状態とすると、第
１および第２の定電流源１５および１６がそれぞ
れ遮断状態（つまりオフの状態）とされ、各トラ
ンジスタQ3，Q4，…，Q9，Q10を遮断状態となる
ので電力増幅器全体の消費電流を大幅に減少させ
ることができる。
そして、このとき出力端OUT0の電位は、抵抗
R14を介して抵抗R17，R18の接続中点の電位が供
給されるので、非ミユーテイング状態での直流電
位と略同一となる。この結果、使用者にとつて聞
ざわりなポツプノイズがスピーカSPから発生す
ることはない。また、スイツチＳをオフとして非
ミユーテイング状態としても、出力端OUT0の電
位は略同一に保たれるので同様にスピーカSPか
らポツプノイズが発生することはない。
R14を介して抵抗R17，R18の接続中点の電位が供
給されるので、非ミユーテイング状態での直流電
位と略同一となる。この結果、使用者にとつて聞
ざわりなポツプノイズがスピーカSPから発生す
ることはない。また、スイツチＳをオフとして非
ミユーテイング状態としても、出力端OUT0の電
位は略同一に保たれるので同様にスピーカSPか
らポツプノイズが発生することはない。
尚、第３図の回路では、ミユーテイング状態で
差動増幅器DAを非動作状態とし抵抗R1，R19を
介してスピーカSPに信号が洩れるのを防止する
ようにしたが、この洩れが充分小さく許容可能な
らばこの必要はない。
差動増幅器DAを非動作状態とし抵抗R1，R19を
介してスピーカSPに信号が洩れるのを防止する
ようにしたが、この洩れが充分小さく許容可能な
らばこの必要はない。
また、抵抗R1は差動増幅器DAのマイナールー
プにおける帰還抵抗であり、帰還用の抵抗R14と
併せて用いることにより全体の帰還ループでの負
帰還量を減少させることができ、不要な発振を生
じにくくすることができるものである。
プにおける帰還抵抗であり、帰還用の抵抗R14と
併せて用いることにより全体の帰還ループでの負
帰還量を減少させることができ、不要な発振を生
じにくくすることができるものである。
また、増幅部１１，１２、電力増幅部１３，１
４は、それぞれエミツタ接地型で構成されるので
低電圧動作が可能である。
４は、それぞれエミツタ接地型で構成されるので
低電圧動作が可能である。
また、この発明による電力増幅器は第３図の回
路に限定されるものではなく、例えば第５図に示
されるように構成することもできる。尚、第５図
中第３図と同一部分には同一符号を付してその説
明を省略する。
路に限定されるものではなく、例えば第５図に示
されるように構成することもできる。尚、第５図
中第３図と同一部分には同一符号を付してその説
明を省略する。
すなわち、所定利得を有する通常の電圧増幅器
Ａのバイアス回路（この場合抵抗R21，R22によ
り構成される）から抵抗R23を介して所定の直流
レベルをトランジスタQ14，Q17の共通エミツタ
に与えるようにする。これにより、この直流レベ
ルは抵抗R14を介して出力端OUT0に与えられる
ので、ミユーテイング状態非ミユーテイング状態
を切換てもポツプノイズが発生することはない。
Ａのバイアス回路（この場合抵抗R21，R22によ
り構成される）から抵抗R23を介して所定の直流
レベルをトランジスタQ14，Q17の共通エミツタ
に与えるようにする。これにより、この直流レベ
ルは抵抗R14を介して出力端OUT0に与えられる
ので、ミユーテイング状態非ミユーテイング状態
を切換てもポツプノイズが発生することはない。
但し、第５図中、R24は入力信号干渉防止用の
抵抗であり、抵抗R25，R26はアイドル電流の安
定化ならびに温度補償用の抵抗素子としても良く
低消費電力化の目的で設けても良い。また、C11
は入力のカツプリングコンデンサであり、C12は
交流成分のバイパスコンデンサである。
抵抗であり、抵抗R25，R26はアイドル電流の安
定化ならびに温度補償用の抵抗素子としても良く
低消費電力化の目的で設けても良い。また、C11
は入力のカツプリングコンデンサであり、C12は
交流成分のバイパスコンデンサである。
さらに、この発明による電力増幅器は第６図に
示すように構成することもできる。尚、第６図中
第３図乃至第５図と同一部分には同一符号を付し
てその説明を省略する。
示すように構成することもできる。尚、第６図中
第３図乃至第５図と同一部分には同一符号を付し
てその説明を省略する。
すなわち、駆動部のトランジスタQ1，Q2，の
バイアス電流をコレクタ接地型（エミツタホロワ
型）のトランジスタQ21，Q22によりそれぞれ与
えるようにしたものである。
バイアス電流をコレクタ接地型（エミツタホロワ
型）のトランジスタQ21，Q22によりそれぞれ与
えるようにしたものである。
但し、第６図中、Q23，Q24は基準電流源I0電流
に等しいコレクタ電流をトランジスタQ21に与え
るカレントミラー回路のトランジスタであり、
Q25，Q26はトランジスタQ21のコレクタ電流に等
しいコレクタ電流をトランジスタQ22に与えるカ
レントミラー回路のトランジスタである。
に等しいコレクタ電流をトランジスタQ21に与え
るカレントミラー回路のトランジスタであり、
Q25，Q26はトランジスタQ21のコレクタ電流に等
しいコレクタ電流をトランジスタQ22に与えるカ
レントミラー回路のトランジスタである。
その他、種々の変形や適用はこの発明の要旨を
逸脱しない範囲で可能であることは言う迄もな
い。
逸脱しない範囲で可能であることは言う迄もな
い。
〔発明の効果〕
以上述べたようにこの発明によれば、低電圧動
作可能で、ポツプノイズを発生することなくミユ
ーテイング機能のオンオフが可能とされる良好な
電力増幅器を提供することができる。
作可能で、ポツプノイズを発生することなくミユ
ーテイング機能のオンオフが可能とされる良好な
電力増幅器を提供することができる。
第１図および第２図は従来の電力増幅器の構成
を示す回路図、第３図はこの発明に係る電力増幅
器の構成を示す回路図、第４図は第３図の回路の
差動増幅器DAの一構成例を示す回路図、第５図
および第６図は他の実施例を示す回路図である。 DA…差動増幅器、I0…基準電流源、Q1乃至Q17
…トランジスタ、R1乃至R20…抵抗、C1乃至C4…
コンデンサ、Ｓ…スイツチ、SP…スピーカ、１
１，１２…増幅部、１３，１４…電力増幅部、１
５…第１の定電流源、１６…第２の定電流源。
を示す回路図、第３図はこの発明に係る電力増幅
器の構成を示す回路図、第４図は第３図の回路の
差動増幅器DAの一構成例を示す回路図、第５図
および第６図は他の実施例を示す回路図である。 DA…差動増幅器、I0…基準電流源、Q1乃至Q17
…トランジスタ、R1乃至R20…抵抗、C1乃至C4…
コンデンサ、Ｓ…スイツチ、SP…スピーカ、１
１，１２…増幅部、１３，１４…電力増幅部、１
５…第１の定電流源、１６…第２の定電流源。
Claims (1)
- 【特許請求の範囲】 １ 第１の導電型の第１のトランジスタと、この
第１のトランジスタと相補関係をなす第２の導電
型の第２のトランジスタとの、エミツタ同志を相
互接続して信号入力端としたベース接地型の駆動
部と、 エミツタ面積比が異なる第２の導電型の一対の
トランジスタで構成され、前記駆動部を構成する
第１のトランジスタのコレクタに入力が接続され
る第１のカレントミラー回路と、 エミツタ面積比が異なる第１の導電型の一対の
トランジスタで構成され、前記駆動部を構成する
第２のトランジスタのコレクタに入力が接続され
る第２のカレントミラー回路と、 エミツタ面積比が異なる第１の導電型の一対の
トランジスタで構成され、前記第１のカレントミ
ラー回路の出力側トランジスタのコレクタに入力
が接続される第３のカレントミラー回路と、エミ
ツタ面積比が異なる第２の導電型の一対のトラン
ジスタで構成され、前記第２のカレントミラー回
路の出力側トランジスタのコレクタに入力が接続
される第４のカレントミラー回路とを有し、これ
ら第３及び第４のカレントミラー回路の各出力側
トランジスタをコンプリメンタリ接続してなる、
コレクタ出力でエミツタ接地型の電力増幅部と、 ミユーテイングスイツチのオンオフに応動し前
記駆動部を構成する第１及び第２のトランジスタ
にバイアス電流を各別に与える一対の定電流源
と、 前記電力増幅部の出力信号を前記駆動部に帰還
する帰還抵抗を介し、ミユーテイング状態での前
記電力増幅部の出力端電位が非ミユーテイング状
態と略同一となるような直流レベルを前記電力増
幅部に与える手段とを具備してなることを特徴と
する電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57037768A JPS58154903A (ja) | 1982-03-10 | 1982-03-10 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57037768A JPS58154903A (ja) | 1982-03-10 | 1982-03-10 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58154903A JPS58154903A (ja) | 1983-09-14 |
| JPH0370405B2 true JPH0370405B2 (ja) | 1991-11-07 |
Family
ID=12506642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57037768A Granted JPS58154903A (ja) | 1982-03-10 | 1982-03-10 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58154903A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60152109A (ja) * | 1984-01-20 | 1985-08-10 | Hitachi Micro Comput Eng Ltd | 増幅回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56107647A (en) * | 1980-01-31 | 1981-08-26 | Pioneer Electronic Corp | Switch circuit |
-
1982
- 1982-03-10 JP JP57037768A patent/JPS58154903A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58154903A (ja) | 1983-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119173B2 (ja) | ||
| US4542421A (en) | Muting circuit in combination with a tape recorder | |
| JPH11102228A (ja) | 安定化電源回路 | |
| JPS6212691B2 (ja) | ||
| JP3125282B2 (ja) | オーディオ信号増幅回路およびこれを用いた携帯用音響機器 | |
| JPH0370405B2 (ja) | ||
| JPS631768B2 (ja) | ||
| JP3746889B2 (ja) | 増幅装置における雑音抑止回路 | |
| JP2776318B2 (ja) | 演算増幅回路 | |
| JP2834929B2 (ja) | 増幅回路 | |
| JP3014557B2 (ja) | バッテリー内蔵オーディオ装置及びオーディオ信号増幅回路 | |
| JP3143262B2 (ja) | 増幅回路 | |
| JP3101487B2 (ja) | 増幅回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3338334B2 (ja) | 増幅回路 | |
| JPH05235645A (ja) | 高速バッファ | |
| JPS6127927B2 (ja) | ||
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JPH0535606B2 (ja) | ||
| JPS6123851Y2 (ja) | ||
| JP2000152368A (ja) | 圧電スピーカを駆動する増幅器 | |
| JPH0411378Y2 (ja) | ||
| JPS5940714A (ja) | 電力増幅器 | |
| JPS62230105A (ja) | 電力増幅回路 | |
| JPS5919415A (ja) | 電力増幅回路 |