JPH0411378Y2 - - Google Patents
Info
- Publication number
- JPH0411378Y2 JPH0411378Y2 JP1985147311U JP14731185U JPH0411378Y2 JP H0411378 Y2 JPH0411378 Y2 JP H0411378Y2 JP 1985147311 U JP1985147311 U JP 1985147311U JP 14731185 U JP14731185 U JP 14731185U JP H0411378 Y2 JPH0411378 Y2 JP H0411378Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- circuit
- terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は電源オン時におけるポツプ音の発生を
防止する増幅回路に関する。
防止する増幅回路に関する。
〔考案の概要〕
本考案は増幅回路において、一方の入力端子に
入力信号が入力される差動増幅器と、差動増幅器
の出力信号をその他方の入力端子に帰還するトラ
ンジスタと、トランジスタの出力端子を接地する
抵抗と、トランジスタの制御電極をトランジスタ
をオフする方向の所定の基準電圧に接続する接続
手段と、トランジスタの制御電極に制御信号を供
給する制御端子とを設け、電源オン時にトランジ
スタをオフにすることにより出力を接地電位にミ
ユートし、もつてポツプ音の発生を防止するよう
にしたものである。
入力信号が入力される差動増幅器と、差動増幅器
の出力信号をその他方の入力端子に帰還するトラ
ンジスタと、トランジスタの出力端子を接地する
抵抗と、トランジスタの制御電極をトランジスタ
をオフする方向の所定の基準電圧に接続する接続
手段と、トランジスタの制御電極に制御信号を供
給する制御端子とを設け、電源オン時にトランジ
スタをオフにすることにより出力を接地電位にミ
ユートし、もつてポツプ音の発生を防止するよう
にしたものである。
〔従来の技術」
第２図は従来の増幅回路の回路図である。同図
において１はNPNトランジスタ２と３よりなる
差動増幅器であり、その共通接続されたエミツタ
は定電流源としてのNPNトランジスタ４と抵抗
５を介して最も低い基準電圧Veeに接続されてい
る。トランジスタ２のコレクタにはカレントミラ
ー回路６が接続されている。カレントミラー回路
６はそのベースが共通接続されたPNPトランジ
スタ７，８と、トランジスタ７，８のエミツタを
最も高い基準電圧Vccに接続する抵抗９，１０と
より構成されている。トランジスタ７のコレクタ
はそのベースにダイオード接続されている。トラ
ンジスタ８のコレクタは、ダイオード１１、抵抗
１２、NPNトランジスタ１３及び抵抗１４より
なるバイアス回路を介して基準電圧Veeに接続さ
れている。トランジスタ１３の飽和のトランジス
タ４のベースに対する影響を軽減するため、トラ
ンジスタ１３のベースには抵抗２７が接続されて
いる。トランジスタ８の出力はNPNトランジス
タ１５，抵抗１６，１７、PNPトランジスタ１
８よりなるプツシユプル増幅器１９に供給されて
いる。プツシユプル増幅器１９の出力は、入力信
号が入力される一方の入力端子が抵抗２０を介し
て接地されている差動増幅器１の他方の入力端子
に帰還されている。またプツシユプル増幅器１９
の出力は抵抗２１、外付けされるカツプリングコ
ンデンサ２２、抵抗２３を介して出力端子から出
力されるようになつている。抵抗２３の一端は抵
抗２４を介して接地されるとともに、ベースに抵
抗２６を介して制御信号が供給されるNPNトラ
ンジスタ２５によつても接地されるようになつて
いる。
において１はNPNトランジスタ２と３よりなる
差動増幅器であり、その共通接続されたエミツタ
は定電流源としてのNPNトランジスタ４と抵抗
５を介して最も低い基準電圧Veeに接続されてい
る。トランジスタ２のコレクタにはカレントミラ
ー回路６が接続されている。カレントミラー回路
６はそのベースが共通接続されたPNPトランジ
スタ７，８と、トランジスタ７，８のエミツタを
最も高い基準電圧Vccに接続する抵抗９，１０と
より構成されている。トランジスタ７のコレクタ
はそのベースにダイオード接続されている。トラ
ンジスタ８のコレクタは、ダイオード１１、抵抗
１２、NPNトランジスタ１３及び抵抗１４より
なるバイアス回路を介して基準電圧Veeに接続さ
れている。トランジスタ１３の飽和のトランジス
タ４のベースに対する影響を軽減するため、トラ
ンジスタ１３のベースには抵抗２７が接続されて
いる。トランジスタ８の出力はNPNトランジス
タ１５，抵抗１６，１７、PNPトランジスタ１
８よりなるプツシユプル増幅器１９に供給されて
いる。プツシユプル増幅器１９の出力は、入力信
号が入力される一方の入力端子が抵抗２０を介し
て接地されている差動増幅器１の他方の入力端子
に帰還されている。またプツシユプル増幅器１９
の出力は抵抗２１、外付けされるカツプリングコ
ンデンサ２２、抵抗２３を介して出力端子から出
力されるようになつている。抵抗２３の一端は抵
抗２４を介して接地されるとともに、ベースに抵
抗２６を介して制御信号が供給されるNPNトラ
ンジスタ２５によつても接地されるようになつて
いる。
しかしてトランジスタ２のベースに入力された
入力信号は差動増幅器１により増幅され、カレン
トミラー回路６を介してプツシユプル増幅器１９
に出力され、抵抗２１、コンデンサ２２、抵抗２
３を介して出力される。一方プツシユプル増幅器
１９の出力は、差動増幅器１が負帰還増幅器とし
て動作するようにトランジスタ３のベースに負帰
還される。
入力信号は差動増幅器１により増幅され、カレン
トミラー回路６を介してプツシユプル増幅器１９
に出力され、抵抗２１、コンデンサ２２、抵抗２
３を介して出力される。一方プツシユプル増幅器
１９の出力は、差動増幅器１が負帰還増幅器とし
て動作するようにトランジスタ３のベースに負帰
還される。
ところで電源オン時において基準電圧Vccと
Veeの過渡特性が定まらないので、接地電位に対
して大きな電圧Ｖが出力され、ポツプ音が発生す
るおそれがある。そこで電源オン時において制御
信号を発し、トランジスタ２５をオンにする。す
ると電圧Ｖが、交流的にはR25／（R21＋R25）に
減衰され（尚R21は抵抗２１の抵抗値、またR25
はトランジスタ２５のオン時の抵抗値）、ポツプ
音が減衰される。
Veeの過渡特性が定まらないので、接地電位に対
して大きな電圧Ｖが出力され、ポツプ音が発生す
るおそれがある。そこで電源オン時において制御
信号を発し、トランジスタ２５をオンにする。す
ると電圧Ｖが、交流的にはR25／（R21＋R25）に
減衰され（尚R21は抵抗２１の抵抗値、またR25
はトランジスタ２５のオン時の抵抗値）、ポツプ
音が減衰される。
このように従来の回路はトランジスタ２５によ
り出力端子を接地したポツプ音をミユートするよ
うにしている。従つて直流的にはトランジスタ２
５の飽和電圧（最大約300mV）が残留し、抵抗
値R25も然程小さい値ではなく、出力端子を完全
に接地レベルにすることができず、若干のポツプ
音が残る場合があつた。またトランジスタ２５を
オンするための制御信号が、基準電圧が立ち上が
る前に必要となるばかりでなく、その制御信号の
レベルがトランジスタ２５をオンできるレベルに
なるまでに時間がかかり、それまでの間にポツプ
音が発生する場合があつた。
り出力端子を接地したポツプ音をミユートするよ
うにしている。従つて直流的にはトランジスタ２
５の飽和電圧（最大約300mV）が残留し、抵抗
値R25も然程小さい値ではなく、出力端子を完全
に接地レベルにすることができず、若干のポツプ
音が残る場合があつた。またトランジスタ２５を
オンするための制御信号が、基準電圧が立ち上が
る前に必要となるばかりでなく、その制御信号の
レベルがトランジスタ２５をオンできるレベルに
なるまでに時間がかかり、それまでの間にポツプ
音が発生する場合があつた。
第１図は本考案の増幅回路の回路図であり、第
２頭における場合と対応する部分には同一の符号
を付してあり、その詳述は省略する。本考案にお
いてはプツシユプル回路１９の出力が、NPNト
ランジスタ３１を介して出力端子から出力される
とともに、トランジスタ３のベースに負帰還され
るようになつている。トランジスタ３１のベース
は接続手段としての抵抗３２，３３を介して最低
の基準電圧Veeに接続されている。またトランジ
スタ３１のエミツタ（出力端子）は抵抗３４を介
して接地されている。３５はカレントミラー回路
であり、コレクタとベースがダイオード接続され
ているPNPトランジスタ３６と、ベースがトラ
ンジスタ３６のベースに接続されたPNPトラン
ジスタ３７と、トランジスタ３６，３７のエミツ
タを基準電圧Vccに接続する抵抗３８，３９とよ
り構成されている。トランジスタ３６のコレクタ
は抵抗４０を介して抵抗３２と３３の接続点に接
続されている。４１は図示せぬ制御回路より制御
信号が入力される制御端子である。その他の構成
は第２図における場合と同様であるので、その詳
述は省略する。
２頭における場合と対応する部分には同一の符号
を付してあり、その詳述は省略する。本考案にお
いてはプツシユプル回路１９の出力が、NPNト
ランジスタ３１を介して出力端子から出力される
とともに、トランジスタ３のベースに負帰還され
るようになつている。トランジスタ３１のベース
は接続手段としての抵抗３２，３３を介して最低
の基準電圧Veeに接続されている。またトランジ
スタ３１のエミツタ（出力端子）は抵抗３４を介
して接地されている。３５はカレントミラー回路
であり、コレクタとベースがダイオード接続され
ているPNPトランジスタ３６と、ベースがトラ
ンジスタ３６のベースに接続されたPNPトラン
ジスタ３７と、トランジスタ３６，３７のエミツ
タを基準電圧Vccに接続する抵抗３８，３９とよ
り構成されている。トランジスタ３６のコレクタ
は抵抗４０を介して抵抗３２と３３の接続点に接
続されている。４１は図示せぬ制御回路より制御
信号が入力される制御端子である。その他の構成
は第２図における場合と同様であるので、その詳
述は省略する。
しかしてその作用を説明する。電源オン直後に
おいて、ベースが抵抗３２，３３を介して最も低
い基準電圧Veeに接続され、エミツタが接地され
ているので、逆バイアス状態となり、トランジス
タ３１はオフになる。また基準電圧Veeの立上り
が基準電圧Vccの立上りに較べて遅い場合も、ベ
ースがエミツタと同様略接地電位になるので、ト
ランジスタ３１はオフになる。従つてトランジス
タ３１から出力が発せられることはない。しかも
出力端子が抵抗３４を介して接地されているの
で、出力レベルは略接地レベルになる。従つて出
力端子から雑音（ポツプ音）が出力されない。
おいて、ベースが抵抗３２，３３を介して最も低
い基準電圧Veeに接続され、エミツタが接地され
ているので、逆バイアス状態となり、トランジス
タ３１はオフになる。また基準電圧Veeの立上り
が基準電圧Vccの立上りに較べて遅い場合も、ベ
ースがエミツタと同様略接地電位になるので、ト
ランジスタ３１はオフになる。従つてトランジス
タ３１から出力が発せられることはない。しかも
出力端子が抵抗３４を介して接地されているの
で、出力レベルは略接地レベルになる。従つて出
力端子から雑音（ポツプ音）が出力されない。
しかしながら実際にはトランジスタ３１にリー
クが発生し、微小なレベルの雑音が出力される場
合がある。例えばトランジスタ３１がオフになる
と負帰還が行われず、トランジスタ２のベースに
正弦波が入力されると、その出力は基準電圧Vcc
とVeeとの間で変化する矩形波となる。矩形波の
立上り部は非常に高い周波数成分を含んでおり、
この高周波成分はトランジスタ３１をリークし易
い。斯かる観点からカレントミラー回路３５が設
けられている。すなわち抵抗４０，３３を介して
ベースが最も低い基準電圧Veeに接続されるの
で、トランジスタ３６がオンし、そのエミツタ、
コレクタに電流が流れる。ミラー効果によりこの
電流に対応した電流がトランジスタ３７に流れ、
抵抗２０に供給されるので、抵抗２０の電圧が高
くなる。この電圧の値が入力される交流信号の振
幅より大きくなるようにしておくと、トランジス
タ１５の出力電圧のレベルは基準電圧Vcc近傍の
値になり、矩形波が出力されなくなる。従つて微
小な雑音がトランジスタ３１から出力されるのが
防止される。増幅回路全体のスルーレートが遅い
場合は斯かるリークが発生し難いのでカレントミ
ラー回路３５は必ずしも必要ではない。
クが発生し、微小なレベルの雑音が出力される場
合がある。例えばトランジスタ３１がオフになる
と負帰還が行われず、トランジスタ２のベースに
正弦波が入力されると、その出力は基準電圧Vcc
とVeeとの間で変化する矩形波となる。矩形波の
立上り部は非常に高い周波数成分を含んでおり、
この高周波成分はトランジスタ３１をリークし易
い。斯かる観点からカレントミラー回路３５が設
けられている。すなわち抵抗４０，３３を介して
ベースが最も低い基準電圧Veeに接続されるの
で、トランジスタ３６がオンし、そのエミツタ、
コレクタに電流が流れる。ミラー効果によりこの
電流に対応した電流がトランジスタ３７に流れ、
抵抗２０に供給されるので、抵抗２０の電圧が高
くなる。この電圧の値が入力される交流信号の振
幅より大きくなるようにしておくと、トランジス
タ１５の出力電圧のレベルは基準電圧Vcc近傍の
値になり、矩形波が出力されなくなる。従つて微
小な雑音がトランジスタ３１から出力されるのが
防止される。増幅回路全体のスルーレートが遅い
場合は斯かるリークが発生し難いのでカレントミ
ラー回路３５は必ずしも必要ではない。
電源をオンした後各基準電圧が安定した定常状
態において、ミユーテイングを解除するとき、例
えばマイクロコンピユータ等の図示せぬ制御回路
より制御端子４１に高レベルの制御信号（ミユー
ト解除信号）が入力される。するとトランジスタ
３６のベース電圧が上昇してカレントミラー回路
３５が非動作状態になり、抵抗２０にはバイアス
電流が流れなくなる。またベース電圧が上昇して
トランジスタ３１がオンになり、負帰還ループが
閉成され通常の増幅回路として動作する。
態において、ミユーテイングを解除するとき、例
えばマイクロコンピユータ等の図示せぬ制御回路
より制御端子４１に高レベルの制御信号（ミユー
ト解除信号）が入力される。するとトランジスタ
３６のベース電圧が上昇してカレントミラー回路
３５が非動作状態になり、抵抗２０にはバイアス
電流が流れなくなる。またベース電圧が上昇して
トランジスタ３１がオンになり、負帰還ループが
閉成され通常の増幅回路として動作する。
尚定常状態においてミユーテイングをかける場
合は制御端子４１から低レベルの制御信号（ミユ
ート信号）が入力されるのはもとよりである。ま
た電源オン後、定常状態に達したとき自動的にミ
ユーテイングを解除する場合は、例えば制御回路
として時定数回路を設け、基準電圧Vccを時定数
回路介して制御端子４１に入力するようにすれば
よい。さらにトランジスタ３１は電界効果トラン
ジスタとすることもできる。
合は制御端子４１から低レベルの制御信号（ミユ
ート信号）が入力されるのはもとよりである。ま
た電源オン後、定常状態に達したとき自動的にミ
ユーテイングを解除する場合は、例えば制御回路
として時定数回路を設け、基準電圧Vccを時定数
回路介して制御端子４１に入力するようにすれば
よい。さらにトランジスタ３１は電界効果トラン
ジスタとすることもできる。
以上の如く本考案は増幅回路において、一方の
入力端子に入力信号が入力される差動増幅器と、
差動増幅器の出力信号をその他方の入力端子に帰
還するトランジスタと、トランジスタの出力端子
を接地する抵抗と、トランジスタの制御電極をト
ランジスタをオフする方向の所定の基準電圧に接
続する接続手段と、トランジスタの制御電極に制
御信号を供給する制御端子とを設け、電源オン時
にトランジスタをオフにすることにより出力を接
地電位にミユートしたので、電源の立ち上がり特
性に影響されずにポツプ音の発生を防止すること
ができ、低歪、低出力インピーダンスの増幅回路
を実現することができる。
入力端子に入力信号が入力される差動増幅器と、
差動増幅器の出力信号をその他方の入力端子に帰
還するトランジスタと、トランジスタの出力端子
を接地する抵抗と、トランジスタの制御電極をト
ランジスタをオフする方向の所定の基準電圧に接
続する接続手段と、トランジスタの制御電極に制
御信号を供給する制御端子とを設け、電源オン時
にトランジスタをオフにすることにより出力を接
地電位にミユートしたので、電源の立ち上がり特
性に影響されずにポツプ音の発生を防止すること
ができ、低歪、低出力インピーダンスの増幅回路
を実現することができる。
第１図は本考案の増幅回路の回路図、第２図は
従来の増幅回路の回路図である。 １……差動増幅器、６……カレントミラー回
路、１９……プツシユプル増幅器、３５……カレ
ントミラー回路。
従来の増幅回路の回路図である。 １……差動増幅器、６……カレントミラー回
路、１９……プツシユプル増幅器、３５……カレ
ントミラー回路。
Claims (1)
- 【実用新案登録請求の範囲】 １ 一方の入力端子に入力信号が入力される差動
増幅器と、当該差動増幅器の出力信号を増幅す
るシングルエンデツドプツシユプル回路と、オ
ン時において当該シングルエンデツドプツシユ
プル回路の出力信号を前記差動増幅器の他方の
入力端子に帰還するとともに出力端子に出力す
るべく前記シングルエンドプツシユプル回路の
出力端と前記出力端子との間に直列に挿入され
たトランジスタと、該トランジスタの出力端子
と接地との間に接続された抵抗と、該トランジ
スタの制御電極を該トランジスタをオフする方
向の所定の基準電圧の接続する接続手段と、該
トランジスタの該制御電極に当該トランジスタ
のオン・オフ制御を行うための制御信号を供給
する制御端子とを備えることを特徴とする増幅
回路。 ２ 該入力端子には、所定の電圧を供給する回路
が接続されていることを特徴とする請求項１記
載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985147311U JPH0411378Y2 (ja) | 1985-09-26 | 1985-09-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985147311U JPH0411378Y2 (ja) | 1985-09-26 | 1985-09-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6257419U JPS6257419U (ja) | 1987-04-09 |
| JPH0411378Y2 true JPH0411378Y2 (ja) | 1992-03-23 |
Family
ID=31060556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985147311U Expired JPH0411378Y2 (ja) | 1985-09-26 | 1985-09-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0411378Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4837051A (ja) * | 1971-09-13 | 1973-05-31 | ||
| JPS6038043B2 (ja) * | 1978-09-27 | 1985-08-29 | パイオニア株式会社 | スイツチ回路 |
| JPS5726911A (en) * | 1980-07-25 | 1982-02-13 | Toshiba Corp | Amplifier |
-
1985
- 1985-09-26 JP JP1985147311U patent/JPH0411378Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6257419U (ja) | 1987-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60102028A (ja) | 無線周波数信号受信器用トランジスタ化された増幅器および混合器入力段 | |
| US6304142B1 (en) | Variable transconductance amplifier | |
| US3914704A (en) | Feedback amplifier | |
| US5097223A (en) | Current feedback audio power amplifier | |
| GB1189465A (en) | All NPN transistor DC amplifier | |
| JPH0411378Y2 (ja) | ||
| JPH0141045B2 (ja) | ||
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JPH0121643B2 (ja) | ||
| JPS622801Y2 (ja) | ||
| JPS6228087Y2 (ja) | ||
| JPH0417562B2 (ja) | ||
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| US4628281A (en) | Feedback amplifier with reduced distortion | |
| JPS6336745Y2 (ja) | ||
| JPH0241931Y2 (ja) | ||
| JPH05327368A (ja) | 増幅回路 | |
| JPH0413848Y2 (ja) | ||
| JPS6123687B2 (ja) | ||
| JPH061865B2 (ja) | 電力増幅器の出力安定化回路 | |
| JPH0442846B2 (ja) | ||
| JPH0439921B2 (ja) | ||
| JPH0535606B2 (ja) | ||
| JPS6332284B2 (ja) |