JPH0371271A - ヒット検出方法およびその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明はヒツト検出方法およびその装置に関し、表示
画面上に表示されている図形のうち、指示装置により指
示された図形を識別するためのヒツト検出方法およびそ
の装置に関する。

〈従来の技術、および発明が解決しようとする課題〉 グラフィック・デイスプレィ装置においては、多数の図
形が同時に表示されている状態において、特定の図形の
みの消去、移動、拡大、縮小、回転等を行なわせる要求
が頻発するので、所望のカーソル・データを設定するこ
とにより、カーソル・データを含む特定の図形を指示図
形として識別し、必要に応じて識別結果に基づいて指示
図形を強調表示するためにヒツト検出装置を具備させる
ことが必須になる。

第６図はグラフィック・デイスプレィ装置の概略構成を
示すブロック図であり、図示しない上位プロセッサから
直接、或は通信回線を通して供給される描画コマンド・
データを入力としてデイスプレィ・メモリ（５２）上に
図形情報を含むストラフチャを構築する図形情報管理部
（５１）と、図形情報管理部（５１）によりデイスプレ
ィ・メモリ（５２）から読み出された図形情報を入力と
して、座標変換処理、クリップ処理等を行なう図形描画
部（５３）と、図形描画部（５３）において必要な処理
を施すことにより得られたデータが書き込まれる画像メ
モリ（５４）と、画像メモリ（５４）の内容に基づいて
可視的表示を行なうＣＲＴデイスプレィ装置（５５）と
を有している。そして、上記図形描画部（５８）は、ヒ
ツト検出処理時において、指示図形識別結果データを図
形情報管理部（５１）にフィードバックするようにして
いる。尚、（５Ｂ）はヒツト検出のためのヒット・アパ
チャを入力する指示部であり、例えば、スタイラス◆ペ
ンおよびタブレットで構成されている。

さらに詳細に説明すると、上記図形情報管理部（５１〉
においては、順次供給される描画コマンド・データに基
づいてストラクチャ◆データを生威し、図形情報と共に
デイスプレィ・メモリ（５２〉に書込むものである。そ
して、図形描画動作を行なわせる場合には、デイスプレ
ィ・メモリ（５２〉から読み出した図形情報を図形描画
部（５３）に供給し、ヒツト検出動作を行なわせる場合
には、デイスプレィ・メモリ（５２）から読み出した図
形情報と共にストラフチャ・データを図形描画部（５３
〉に供給するとともに、指示部（５６）により入力され
たヒット・アパチャをそのまま図形描画部（５８）に供
給するようにしている。

上記図形描画部（５３）は、上記図形情報管理部（５１
）から順次供給される図形情報に基づいてピクセル単位
の描画データを生成するものであり、具体的には、第７
図に示すように、指示部（５Ｂ）により指定されたヒッ
ト・アパチャのＸ座標値およびｙ座標値をそれぞれＸレ
ジスタ（８２）、ｙレジスタ（６１）に保持し、図示し
ない直線発生器（以下、ＤＤＡと称する）から順次出力
される各ピクセルのＸ座標値およびｙ座標値をパイプラ
イン・レジスタ（６４）　（８３）に−時的に保持する
。そして、ｙレジスタ（６１）の内容とパイプライン・
レジスタ（６３）の内容とを比較器（６５）により比較
し、Ｘレジスタ（６２）の内容とパイプライン・レジス
タ（６４）の内容とを比較器（８６）により比較し、両
比較器（８５）　（８６）から出力される比較結果信号
（一致した場合にローレベルとなる信号）をＡＮＤゲー
ト（８７）に供給する。ＡＮ、Ｄゲート（６７）から出
力される信号はＯＲゲート（Ｂ８）を通してＤ−フリッ
プ・フロップ（以下、Ｄ−ＦＦと略称する）　（６９）
のＤ入力端子に供給され、で出力信号をヒツト検出信号
として出力している。尚、Ｄ　−Ｆ　Ｆ　（６９）のＱ
出力信号をＯＲゲート（６８）にフィードバックしてい
る。さらに、Ｄ　−Ｆ　Ｆ　（６９）は図形描画動作に
先立ってリセットされるようにしている。また、画素出
力毎にＤ　−Ｆ　Ｆ　（８９）にクロックを与える。但
し、第７図の構成においては負論理の信号が用いられて
いるとともに、両座標値の下位所定数ビットをマスクし
た状態で一致、不一致が検出されるようにしである。具
体的には、第８図に示すように、ｙレジスタ（６１）か
ら出力されるｙ座標値の各ビットとＤＤＡから出力され
るｙ座標値の各ビットとをそれぞれＸＯＲゲート（６１
ａ）に供給し、各ＸＯＲゲート（６１ａ）からの反転出
力信号をＮＡＮＤゲート（ｅｔｂ）に供給している。そ
して、下位所定数ビットに対応するＸＯＲゲート（３１
ａ）の出力信号を、制御信号が入力されているＯＲゲー
ト（６Ｌｃ）を介してＮＡＮＤゲー）　（３１ｂ）に供
給するようにしている。即ち、上記ＯＲゲート（３１ｃ
）に供給する制御信号により一致しているか否かを比較
するビット数を変化させ、ヒット・アパチャ・サイズを
変化させるようにしている。尚、Ｘ座標値についても同
様の構成で一致、不一致が検出される。そして、図形描
画動作を行なう場合には、図形情報管理部（５１）から
供給された図形情報に基づいて座標変換処理、クリップ
処理等を行ない、得られたデータを画像メモリ（５４）
に書き込み、ヒツト検出動作を行なう場合には、上記の
ようにして得られたデータがヒット・アパチャと一致し
ているか否かを判別し、一致していると判別された場合
にハイレベルのヒツト検出信号を出力するとともに、該
当するデータが属する図形のセグメント・データを指示
図形識別結果データとして図形情報管理部（５１）にフ
ィードバックするようにしている。

したがって、指示部（５６〉によりヒット・アパチャが
入力された場合には、図形描画部（５３）において、画
像メモリ（５４）に対するピクセル・データの書き込み
を伴なうことなく順次ピクセル・データを生成し、ヒッ
ト・アパチャと一致しているか否かを判別する。そして
、生成されたピクセル・データがヒット・アパチャと一
致した場合には、そのピクセル・データが属する図形の
ストラフチャ・データを図形情報管理部（５１）にフィ
ードバックする。図形情報管理部（５１）においては、
フィードバックされたストラフチャ・データに基づいて
デイスプレィ・メモリ（５２〉をサーチし、該当図形に
ついてのみ強調表示を行なうべきことを指示するコマン
ド・データを付加し、他の図形については通常の表示を
行なうべきことを指示した状態で図形描画部（５３）に
おけるピクセル中データ生成動作を行なわせる。この結
果、指示図形のみについてブリンキング表示等を行なわ
せて強調表示することができる。その後は、強調表示さ
れた図形を視覚的に認識し、消去、拡大、縮小、移動等
の処理コマンドを供給すれば、ヒツトされた図形に対し
てのみ必要な処理を施すことができる。

しかし、上記の構成のヒツト検出装置においては、人力
された座標値の下位所定数ビットをＯＲゲート（ａｌｅ
）によってマスクすることに゛よりヒット・アパチャを
形成しているので、画像メモリのビット・バウンダリの
制約を受けてヒット・アパチャのサイズ、形状が定まっ
てしまい、任意の位置に任意のサイズのヒット・アパチ
ャを設定することができないという不都合がある。即ち
、指示部（５６）により入力されたＸ座標値が、例えば
“００１１０１１１”であっても、”００１１００００
”であっても、下位３ビツトをマスクすることにより得
られる座標値は共に“００１１００００”になってしま
う。この結果、ヒツトしようとする図形のＸ座標値が’
００１１１０００”であれば、前者のＸ座標値（画面上
は非常に接近したＸ座標値）を入力してもヒツトされな
いという不都合が生じ、逆に、ヒツトするつもりがない
図形のＸ座標値が“００１１００００”であれば、前者
のＸ座標値（画面上は十分に離れたＸ座標値）を入力し
てもヒツトしてしまうという不都合がある。また、ｙ座
標値に関しても同様の不都合が生ずる。

即ち、画面上における距離の大小に基づいてヒツトする
か否かが定まる筈であるにも拘らず、距離が大きい図形
がヒツトされ、距離が小さい図形がヒツトされないとい
う不本意な事態が生ずる可能性があり、しかも、操作者
にとっては、不本意な事態が生ずるか否かを予測するこ
とが不可能であるという問題がある。　また、ＤＤＡに
より生成される座標値を常時ヒット・アパチャの座標値
と比較するのであるから、ヒツト検出速度の上限がＤＤ
Ａ速度により制約されてしまい、ヒツト検出を余り高速
化できないという問題もある。

〈発明の目的〉 この発明は上記の問題点に鑑みてなされたものでアリ、
ヒット・アパチャのサイズ、形状、位置の自由度を著し
く高めることができるヒツト検出方法およびその装置を
提供することを目的としている。

く課題を解決するための手段〉 上記の目的を達成するための、この発明のヒツト検出方
法は、１画面分よりも少なくない容量のヒット・アパチ
ャ格納手段にヒット・アパチャを画素単位で格納してお
き、直線発生手段により発生される画素の軌跡とヒット
・アパチャとが一致しているか否かを判別し、一致して
いることを条件としてヒツト検出信号を出力する方法で
ある。

上記の目的を達成するための、この発明のヒツト検出装
置は、設定されたヒット・アパチャを画素単位で格納す
る、１画面分よりも少なくない容量のヒット・アパチャ
格納手段と、直線発生手段と同期してヒット・アパチャ
格納手段に対する読み出しアクセスを行なう読み出し手
段と、直線発生手段により発生された複数の画素とヒッ
ト・アパチャ格納手段から読み出された同数のデータと
を比較し、少なくとも一部が一致していることを条件と
してヒツト検出信号を出力する判別手段とを具備してい
る。

〈作用〉 以上のヒツト検出方法であれば、１画面分よりも少なく
ない容量のヒット・アパチャ格納手段に予めヒット・ア
パチャを画素単位で格納しておき、直線発生手段により
発生される画素の軌跡とヒット・アパチャとが一致して
いるか否かを判別するのであるから、ヒット・アパチャ
のサイズ、形状、位置をビクセル単位で自由に設定でき
、画面上の距離の大小に忠実なヒツト検出を行なうこと
ができる。

以上の構成のヒツト検出装置であれば、ヒット・アパチ
ャが設定された状態で直線発生手段により発生される画
素がヒット・アパチャと一致しているか否かを判別し、
一致したことを条件としてヒツト検出を行なう場合にお
いて、設定されたヒット・アパチャを、１画面分よりも
少なくない容量のヒット・アパチャ格納手段に予め画素
単位で格納しておくだけでよく、直線発生手段と同期し
てヒット・アパチャ格納手段からの読み出しアクセスを
行ない、直線発生手段により発生された複数の画素とヒ
ット・アパチャ格納手段から読み出された同数のデータ
とを比較して、少なくとも一部が一致している場合にヒ
ツト検出信号を出力することができる。そして、上記ヒ
ット・アパチャ格納手段としては、特別に準備されたメ
モリ・ブレーンであってもよいが、ヒツト検出時には使
用されないブリンク・ドラッグ・ブレーン等をヒット・
アパチャ格納手段として使用すれば、メモリ・ブレーン
の増加を防止することができる。さらに、複数個の直線
発生手段を並列動作させて高速ぬりつぶしを行なえるよ
うした場合には、各直線発生手段と同期してヒット・ア
パチャ格納手段からの読み出しアクセスを行なうことに
より、同時に一致判別されるピクセル数を増加させるこ
とができ、ヒツト検出速度を直線発生手段の数に比例し
て高めることができる。

〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。

第４図はこの発明のヒツト検出装置を組込んだグラフィ
ック・デイスプレィ装置の概略構成を示すブロック図で
あり、図示しない上位プロセッサから直接、或は通信回
線を通して供給される描画コマンド・データを入力とし
てデイスプレィ・メモリ上（２）に図形情報を含むスト
ラフチャを構築する図形情報管理部（１）と、図形情報
管理部（１）によりデイスプレィ・メモリ（２）から読
出された図形情報を人力として、座標変換処理、クリッ
プ処理等を行なう図形描画部（３）と、図形描画部（３
）において必要な処理を施すことにより得られたデータ
が書込まれる画像メモリ（４）と、画像メモリ（４）の
内容に対応して可視的表示を行なうＣＲＴデイスプレィ
装置（５）と、ヒット・アパチャを格納するヒット・ア
パチャ・メモリ（７）とを有している。そして、上記図
形描画部（３）は、ピッキング処理時において、指定図
形識別結果データを図形情報管理部（１）にフィードバ
ックするようにしている。尚、（６）はヒット・アパチ
ャを入力する指示部であり、例えば、スタイラス・ペン
、およびタブレットで構成されている。

さらに詳細に説明すると、上記図形情報管理部（１）に
おいては、順次供給される描画コマンド・データに基づ
いて、図形情報をデイスプレィ・メモリ（２）に書込む
とともに、図形識別データとして、例えば、１つのビュ
ー・データ、少なくとも１つのクラス・データ、１つの
セグメント・データ、および１つの識別データからなる
ストラフチャ・データをも書込むようにしである。した
がって、図形格納アドレスを図形識別データとしてデイ
スプレィ・メモリ（２］に対するアクセスを行なうこと
ができるほか、必要に応じてストラフチャ・データを図
形識別データとしてデイスプレィ・メモリ（２）に対す
るアクセスを行なうことができる。そして、図形描画動
作を行なわせる場合には、デイスプレィ・メモリ（２）
から読出した図形情報と共に、生成された描画コマンド
・データを図形描画部（３）に供給し、逆に、ヒツト検
出動作を行なわせる場合には、デイスプレィ・メモリ（
２）から読出した図形情報と共にデイスプレィ・メモリ
（３における図形格納アドレスを図形描画部（３）に供
給するとともに、指示部（６）により入力されたヒット
・アパチャを図形描画部（３）に供給し、ヒット・アパ
チャ・メモリ（７）に書き込むようにしている。

上記図形描画部（３）は、上記図形情報管理部（１）か
ら順次供給される図形情報に基づいてピクセル単位の描
画データを生成するものである。そして、図形描画動作
を行なう場合には、図形情報管理部（１）から供給され
た図形情報、および描画コマンド・データに基づいて座
標変換処理、クリップ処理等を行ない、得られたデータ
を画像メモリ（４）に書込み、逆に、ヒツト検出動作を
行なう場合には、先ずヒット・アパチャ・メモリ（７）
にヒット・アパチャを書き込んでおき、上記のようにし
て得られたデータのうち、スキャン・ラインと直角な方
向の座標値およびスキャン・ライン方向の座標値がヒッ
ト・アパチャと一致しているか否かを判別し、一致して
いると判別された場合に、そのデータが属する多角形の
図形格納アドレスを指定図形識別結果データとして図形
情報管理部（１）にフィードバックするようにしている
。

第２図は図形描画部（３）の要部および画像メモリ（４
）を示すブロック図であり、Ｄ　Ｄ　Ａ　（３１）から
出力されるピクセル・データを複数個のダブル・バッフ
ァ・メモリ（３２１）　（３２２）・・・（３２ｎ）に
供給しているとともに、各ダブル・バッファ・メモリ（
Ｈｌ）（３２２）・・・（３２ｎ）から、全体として画
像メモリ（４）を構成する複数個のブロック・メモリ（
４１）（４２）・・・（４ｎ）に対して保持データを供
給するようにしており、さらに、上記Ｄ　Ｄ　Ａ　（３
１）から出力されるアドレス・データを人力として所定
のデコード処理を施し、対応するダブル・バッファ・メ
モリおよびブロック・メモリに書き込み制御信号を供給
するタイミング制御回路（３３１）（３３２）・・・（
３３ｎ）を設けている。そして、各ダブル◆バッファ・
メモリ（３２１）（３２２）・・・（３２ｎ）に対応し
てリード・モディファイ・ライトを行なうためにブロッ
ク・メモリからピクセル・データを読み出して一時的に
保持するリード・レジスタ（３４１）（３４２）・・・
（３４ｎ）と、ダブル・バッファ・メモリに保持されて
いるピクセル・データまたはリード・レジスタに保持さ
れているピクセル・データをＤＤＡＤ跡に基づいて選択
してブロック・メモリに供給するセレクタ（３５１）　
（８５２）・・・（１５ｎ）と、双方向バッファ・メモ
リ（３６１）　（３６２）・・・（８８ｎ）と、ダブル
・バッファ・メモリ（：（２１）（３２２）・・・（３
２ｎ）の保持データとリード・レジスタ（３４１）　（
３４２）・・・（３４ｎ）の保持データとに基づいてヒ
ツト検出を行なうヒツト検出部（８）とを設けている。

尚、各ダブル・バッファ・メモリはＤＤＡＤ跡データを
保持する軌跡レジスタを有しており、各ブロック・メモ
リはワーキング・プレーンがヒット・アパチャ・メモリ
・プレーンに割当てられている。

第１図はこの発明のヒツト検出装置の一実施例の要部を
示すブロック図であり、各ダブル・バッファ・メモリの
軌跡レジスタ（３１〉の内容と各リード・レジスタのワ
ーキング・プレーン・ビット（８２）の内容とを入力と
するピクセル単位のＡＮＤゲート（８３）と、各ＡＮＤ
ゲート（８３）からの出力信号を入力とするＮＯＲゲー
ト（８４〉と、ＮＯＲゲー）　（８４）からの出力信号
がＡＮＤゲート（８５〉を通してＤ入力端子に供給され
るＤ−フリップ・フロップ（以下、Ｄ−ＦＦと略称する
）　（８６）と、各Ｄ−Ｆ　Ｆ　（８８）のＱ出力信号
を入力とするＮＡＮＤゲー）　（８７）とを有している
。尚、各Ｄ　−Ｆ　Ｆ　（８８）のＱ出力信号は該当す
るＡＮＤゲート（８５）にフィードバックされている。

また、Ｄ−ＦＦ（８６）のクロッり端子にはメモリ・ア
クセスに同期したストローブが人力されている。

以上の構成のヒツト検出装置の動作は次のとおりである
。

Ｄ　Ｄ　Ａ　（３１）によりピクセル・データが生成さ
れれば、ＤＤＡ軌跡に対応して軌跡レジスタ（８ｔ）に
軌跡データが格納され、同時に対応するリード・レジス
タのワーキング・プレーン・ビット（８２）にヒット・
アパチャ・メモリ型ブレーンからの読み出しデータが格
納される。そして、両格納データは１ピクセル単位でそ
れぞれＡＮＤゲート（８３）に供給されるので、ピクセ
ル単位で一致しているか否かを示す信号が出力され、Ｎ
ＯＲゲート（８４〉により少なくとも１ピクセルでも一
致しているか全てのピクセルが一致していないかを示す
信号が得られる。この信号はＡＮＤゲート（８５）を通
してＤ−Ｆ　Ｆ　（８６）のＤ入力端子に供給され、し
かもＤ−Ｆ　Ｆ　（８６）のＱ出力信号がＡＮＤゲート
（８５）にフィードバックされているのであるから、少
なくとも１ピクセルでも一致していることを示すＮＯＲ
ゲ−）　（８４）からの出力信号が供給されるまでの間
はＱ出力信号が初期設定レベルに保持され続け、少なく
とも１ピクセルでも一致していることを示すＮＯＲゲー
ト（８４）からの出力信号が供給された後はＱ出力信号
のレベルが反転され、そのままに保持され続ける。また
、他のＤ　−Ｆ　Ｆ　（８６）のＱ出力信号のレベルも
同様に定まるのであるから、全てのＤ　−Ｆ　Ｆ　（８
６）のＱ出力信号をＮＡＮＤゲート（８７）に供給する
ことにより、１ピクセルでもＤＤＡ軌跡とヒット・アパ
チャとが一致した場合にヒツト検出信号を出力すること
ができる。

したがって、図形描画動作が完了した時点におけるＮＡ
ＮＤゲート（８７）からの出力信号のレベルに基づいて
ヒツト検出を行なうことができる。

以上の説明から明らかなように、ヒット・アパチャは予
めヒット・アパチャ・メモリ・プレーンに書き込んでお
くだけでよいから、ビット・バウンダリの影響を受けず
、任意の位置に任意のサイズ、形状のヒット・アパチャ
を設定でき、画面上の相対位置を正確に反映するヒツト
検出が連成できる。また、ＤＤＡに同期する比較器と比
較して構成を簡素化できる。但し、ヒット・アパチャ・
メモリ・プレーンとして専用のメモリを設けておいても
よいことは勿論である。

〈実施例２〉 第３図は図形描画部（３）の要部および画像メモリ（４
）の他の例を示すブロック図であり、第２図の例と異な
る点は、隣合うスキャン・ラインに対応する１対のＤ　
Ｄ　Ａ　（３１ａ）（３１ｂ）を設けた点および各ＤＤ
Ａに対応させて複数個のダブル・バッファ・メモリ、リ
ード◆レジスタ、ブロック・メモリおよびタイミング制
御回路を設けた点のみである。尚、ヒツト検出部旧）に
ついては、軌跡レジスタ（３１）およびワーキング・プ
レーン・ビット（８２）の数が倍増することに伴なって
ＡＮＤゲー）（Ｈ）、ＮＯＲゲート（８４）、ＡＮＤゲ
ート（８５）およびＤ−ＦＦ（８６）の数が倍増するが
、基本的な構成は変化しない。

したがって、この実施例の場合には、１対のＤＤ　Ａ　
（３１ａ）（３１ｂ）により隣合うスキャン・ライン上
のビクセル赤データを同時に生成することにより著しく
高速にぬりつぶし処理を行なわせることができ、しかも
上記実施例と同様にヒツト検出をも行なわせることがで
きる。この結果、ヒツト検出のための所要時間を大幅に
短縮することができ、しかもハードウェアのイニシャラ
イズに必要な時間がヒツト検出時間を長時間化する不都
合を大幅に低減し、または除去することができる。尚、
この実施例においては１対のＤＤＡを使用しているが、
ＤＤＡの数を増加させ得ることは明らかであり、ＤＤＡ
の数を増加させることによりぬりつぶし処理速度のみな
らず、ヒツト検出速度をも一層向上させることができる
。

〈実施例３〉 第５図はこの発明のヒツト検出方法の一実施例を示すフ
ローチャートであり、ステップ■においてヒット・アパ
チャ・メモリ・プレーンの所望箇所に所望サイズ、所望
形状のヒット・アパチャを書き込み、ステップ■におい
て図形を選択し、ステップ■においてＤＤＡにより所定
数のピクセル・データを生成し、ステップ■において、
ＤＤＡにより生成されたアドレスに基づいてヒット・ア
パチャ・メモリ・プレーンからデータを読み出し、ステ
ップ■においてピクセル・データ生成位置がヒット・ア
パチャと一致しているか否かを判別する。そして、一致
していると判別された場合には、ステップ■においてヒ
ツト検出信号を出力する。

逆に、ステップ■において一致していないと判別された
場合には、ステップ■において、選択された図形の描画
が終了したか否かを判別し、終了していなければ再びス
テップ■の処理を行なう。上記ステップ■において、選
択された図形の描画が終了したと判別された場合には、
ステップ■において他の図形を選択し、ステップ■の処
理を行なう。

したがって、ＤＤＡにより順次生成されるピクセルがヒ
ット・アパチャと一致しているか否かを判別することに
よりヒツト検出信号を出力するか否かを定めることがで
き、画面上の相対位置に忠実なヒツト検出を行なうこと
ができる。また、ビット・バウンダリの影響を排除して
ヒット・アパチャの位置、サイズ、形状を自由に設定す
ることができる。

〈発明の効果〉 以上のように第１の発明は、ビット・バウンダリの制約
を受けず、自由にヒット・アパチャを設定するすること
ができるとともに、画面上におけるヒット・アパチャと
図形との相対位置に忠実なヒツト検出を行なうことがで
きるという特有の効果を奏する。

第２の発明も、ビット・バウンダリの制約を受けず、自
由にヒット・アパチャを設定するすることができるとと
もに、画面上におけるヒット・アパチャと図形との相対
位置に忠実なヒツト検出を行なうことができるという特
有の効果を奏する。

【図面の簡単な説明】

第１図はこの発明のヒツト検出装置の一実施例の要部を
示すブロック図、 第２図は図形描画部の要部および画像メモリを示すブロ
ック図、 第３図は図形描画部の要部および画像メモリの他の例を
示すブロック図、 第４図はこの発明のヒツト検出装置を組込んだグラフィ
ック・デイスプレィ装置の概略構成を示すブロック図、 第５図はこの発明のヒツト検出方法の一実施例を示すフ
ローチャート、 第６図は従来のヒツト検出装置を組込んだグラフィック
・デイスプレィ装置の構成を示す概略ブロック図、 第７図は従来のヒツト検出装置の構成を示すブロック図
、 第８図はヒツト検出装置の要部を示すブロック図。 （７）・・・ヒット・アパチャ・メモリ、（８）−・・
ヒツト検出部、（３１）（ｌｌａ）（３１ｂ）−Ｄ　Ｄ
　Ａ　。 （８４１）（！１４２）−（３４ｎ）−リード・レジス
タ、（８３）　（８５）・・・ＡＮＤゲート、（８４）
・・・ＮＯＲゲート、（８６）・・・Ｄ−ＦＦ、（８７
）・・・ＮＡＮＤゲート第 ５ 図 第 図 制御信号

Claims (1)

1. 【特許請求の範囲】 １、１画面分よりも少なくない容量のヒット・アパチャ
   格納手段（７）にヒット・アパチャを画素単位で格納し
   ておき、直線発生手段（３１）（３１ａ）（３１ｂ）に
   より発生される画素の軌跡とヒット・アパチャとが一致
   しているか否かを判別し、一致していることを条件とし
   てヒット検出信号を出力することを特徴とするヒット検
   出方法。 ２、ヒット・アパチャが設定された状態で直線発生手段
   （３１）（３１ａ）（３１ｂ）により発生される画素が
   ヒット・アパチャと一致しているか否かを判別し、一致
   したことを条件としてヒット検出を行なうヒット検出装
   置において、設定されたヒット・アパチャを画素単位で
   格納する、１画面分よりも少なくない容量のヒット・ア
   パチャ格納手段（７）と、直線発生手段（３１）（３１
   ａ）（３１ｂ）と同期してヒット・アパチャ格納手段（
   ７）に対する読み出しアクセスを行なう読み出し手段（
   ３４１）（３４２）・・・（３４ｎ）と、直線発生手段
   （３１）（３１ａ）（３１ｂ）により発生された複数の
   画素とヒット・アパチャ格納手段（７）から読み出され
   た同数のデータとを比較し、少なくとも一部が一致して
   いることを条件としてヒット検出信号を出力する判別手
   段（８）（８３）（８４）（８５）（８６）（８７）と
   を具備していることを特徴とするヒット検出装置。