JPH0371276A - 図形クリップ方法およびその装置 - Google Patents
図形クリップ方法およびその装置Info
- Publication number
- JPH0371276A JPH0371276A JP1207324A JP20732489A JPH0371276A JP H0371276 A JPH0371276 A JP H0371276A JP 1207324 A JP1207324 A JP 1207324A JP 20732489 A JP20732489 A JP 20732489A JP H0371276 A JPH0371276 A JP H0371276A
- Authority
- JP
- Japan
- Prior art keywords
- coordinate space
- address
- screen coordinate
- generated
- straight line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は図形クリップ方法およびその装置に関し、さ
らに詳細にいえば、直線発生器により順次生成されるア
ドレスに基づいて図形クリップを行なう新規な方法およ
びその装置に関する。
らに詳細にいえば、直線発生器により順次生成されるア
ドレスに基づいて図形クリップを行なう新規な方法およ
びその装置に関する。
〈従来の技術、および発明が解決しようとする課題〉
従来からグラフィック・デイスプレィ装置においては、
表示のための領域が予め定められているので、上位プロ
セッサから図形データが供給された場合に、上記予め定
められている領域の内部に表示されるべき部分と残余の
部分とを区分して、前者の部分のみを表示させるように
することが必要であり、このような要求を満足させるた
めにクリップ機能を有している。また、最近のグラフィ
ック・デイスプレィ装置において一般的に具備されてい
るマルチ・ウィンドウ表示機能においても、ウィンドウ
領域の内部に表示されるべき部分と残余の部分とを区分
して、前者の部分のみを表示させるようにすることが必
要であり、このような要求を満足させるためにもクリッ
プ機能が具備されている。
表示のための領域が予め定められているので、上位プロ
セッサから図形データが供給された場合に、上記予め定
められている領域の内部に表示されるべき部分と残余の
部分とを区分して、前者の部分のみを表示させるように
することが必要であり、このような要求を満足させるた
めにクリップ機能を有している。また、最近のグラフィ
ック・デイスプレィ装置において一般的に具備されてい
るマルチ・ウィンドウ表示機能においても、ウィンドウ
領域の内部に表示されるべき部分と残余の部分とを区分
して、前者の部分のみを表示させるようにすることが必
要であり、このような要求を満足させるためにもクリッ
プ機能が具備されている。
従来からよく知られているクリップ機能は、例えば、2
次元−クリップであれば、表示のための矩形領域に対し
て、多角形の隣合う頂点が共に内部に位置するか、共に
外部に位置するか、一方が内部、他方が外部に位置する
かを判別する。そして、共に内部に位置する頂点により
形成される線分についてはそのまま表示すべきことを指
示し、共に外部に位置する頂点により形成される線分は
表示しないことを指示し、一方が内部、他方が外部に位
置する頂点により形成される線分は矩形領域の輪郭線と
の交点を算出して、交点と内部に位置する頂点により形
成される線分のみを表示すべきことを指示する。そして
、従来のグラフィック・デイスプレィ装置においては、
上記一連の処理をクリップ処理専用のプロセッサにより
行なっており、クリップ処理により得られた結果に基づ
いて補間演算等を行なって画像メモリに対する描画を行
なうようにしている。
次元−クリップであれば、表示のための矩形領域に対し
て、多角形の隣合う頂点が共に内部に位置するか、共に
外部に位置するか、一方が内部、他方が外部に位置する
かを判別する。そして、共に内部に位置する頂点により
形成される線分についてはそのまま表示すべきことを指
示し、共に外部に位置する頂点により形成される線分は
表示しないことを指示し、一方が内部、他方が外部に位
置する頂点により形成される線分は矩形領域の輪郭線と
の交点を算出して、交点と内部に位置する頂点により形
成される線分のみを表示すべきことを指示する。そして
、従来のグラフィック・デイスプレィ装置においては、
上記一連の処理をクリップ処理専用のプロセッサにより
行なっており、クリップ処理により得られた結果に基づ
いて補間演算等を行なって画像メモリに対する描画を行
なうようにしている。
したがって、最も単純な矩形領域に基づくクリップ処理
を行なう場合であってもプロセッサの処理負荷が大きく
なり、処理速度を余り高めることができず、グロー・シ
ェーディング処理を施す場合には、クリップ処理に伴な
って輝度計算等も必要になるのであるから、処理負荷が
一層大きくなり、処理速度が一段と遅くなってしまうと
いう問題がある。具体的には、インデックス方式に基づ
くグロー・シェーディング処理を施すのであれば単にイ
ンデックス値を算出するだけでよいが、RGB方式に基
づくグロー・シェーディング処理を施すのであれば、R
値、G値およびB値を算出しなければならず、著しく処
理負荷が大きくなってしまう。特に、同時表示可能な色
数を増加させる必要がある場合にはRGB方式を採用せ
ざるを得す、必然的に描画速度が低下してしまうのであ
る。
を行なう場合であってもプロセッサの処理負荷が大きく
なり、処理速度を余り高めることができず、グロー・シ
ェーディング処理を施す場合には、クリップ処理に伴な
って輝度計算等も必要になるのであるから、処理負荷が
一層大きくなり、処理速度が一段と遅くなってしまうと
いう問題がある。具体的には、インデックス方式に基づ
くグロー・シェーディング処理を施すのであれば単にイ
ンデックス値を算出するだけでよいが、RGB方式に基
づくグロー・シェーディング処理を施すのであれば、R
値、G値およびB値を算出しなければならず、著しく処
理負荷が大きくなってしまう。特に、同時表示可能な色
数を増加させる必要がある場合にはRGB方式を採用せ
ざるを得す、必然的に描画速度が低下してしまうのであ
る。
また、以上には矩形領域に基づくクリップ処理を行なう
場合についてのみ説明したが、マルチ・ウィンドウ表示
を行なう場合には、種々の形状の領域に基づくクリップ
処理を行なうことが必要になるのであるから、領域の複
雑化に伴なって一層処理負荷が増大し、描画速度が著し
く低下してしまう。
場合についてのみ説明したが、マルチ・ウィンドウ表示
を行なう場合には、種々の形状の領域に基づくクリップ
処理を行なうことが必要になるのであるから、領域の複
雑化に伴なって一層処理負荷が増大し、描画速度が著し
く低下してしまう。
尚、3次元クリップを行なう場合には、クリップ処理を
施すべき座標が増加するのであるから、処理負荷が増大
し、描画速度を低下させることになってしまう。
施すべき座標が増加するのであるから、処理負荷が増大
し、描画速度を低下させることになってしまう。
〈発明の目的〉
この発明は上記の問題点に鑑みてなされたものであり、
描画時に順次生成されるアドレスに基づいてクリップ処
理を施すことにより描画速度の高速化を達成するととも
に、クリップ処理のための専用プロセッサを省略するこ
とができる新規な図形クリップ方法およびその装置を提
供することを目的としている。
描画時に順次生成されるアドレスに基づいてクリップ処
理を施すことにより描画速度の高速化を達成するととも
に、クリップ処理のための専用プロセッサを省略するこ
とができる新規な図形クリップ方法およびその装置を提
供することを目的としている。
く課題を解決するための手段〉
上記の目的を達成するための、この発明の図形クリップ
方法は、直線発生手段により生成されるアドレスにオフ
セット処理を施すことにより、表示可能な実スクリーン
座標空間の原点を、直線発生手段により生成可能なアド
レスにより定まる仮想スクリーン座標空間の中央に位置
させ、オフセット処理が施されたアドレスの上位ビット
に基づいて表示すべきか否かを判別する方法である。
方法は、直線発生手段により生成されるアドレスにオフ
セット処理を施すことにより、表示可能な実スクリーン
座標空間の原点を、直線発生手段により生成可能なアド
レスにより定まる仮想スクリーン座標空間の中央に位置
させ、オフセット処理が施されたアドレスの上位ビット
に基づいて表示すべきか否かを判別する方法である。
上記の目的を達成するための、他の発明の図形クリップ
方法は、直線発生手段により生成されるアドレスにオフ
セット処理を施すことにより、表示可能な実スクリーン
座標空間の原点を、直線発生手段により生成可能なアド
レスにより定まる仮想スクリーン座標空間の中央に位置
させ、かつ実スクリーン座標空間に対応する座標空間に
マスク・データを書き込んでおき、オフセット処理が施
されたアドレスの上位ビットおよびマスク・データに基
づいて表示すべきか否かを判別する方法である。
方法は、直線発生手段により生成されるアドレスにオフ
セット処理を施すことにより、表示可能な実スクリーン
座標空間の原点を、直線発生手段により生成可能なアド
レスにより定まる仮想スクリーン座標空間の中央に位置
させ、かつ実スクリーン座標空間に対応する座標空間に
マスク・データを書き込んでおき、オフセット処理が施
されたアドレスの上位ビットおよびマスク・データに基
づいて表示すべきか否かを判別する方法である。
上記の目的を達成するための、この発明の図形クリップ
装置は、直線発生手段により生成されるアドレスにオフ
セット処理を施して、表示可能な実スクリーン座標空間
の原点を、直線発生手段により生成可能なアドレスによ
り定まる仮想スクリーン座標空間の中央に位置させるオ
フセット手段と、オフセット処理が施されたアドレスの
上位ビットに基づいて表示すべきか否かを判別する判別
手段と、表示すべきであると判別された画素のみを描画
する描画制御手段とを具備している。
装置は、直線発生手段により生成されるアドレスにオフ
セット処理を施して、表示可能な実スクリーン座標空間
の原点を、直線発生手段により生成可能なアドレスによ
り定まる仮想スクリーン座標空間の中央に位置させるオ
フセット手段と、オフセット処理が施されたアドレスの
上位ビットに基づいて表示すべきか否かを判別する判別
手段と、表示すべきであると判別された画素のみを描画
する描画制御手段とを具備している。
上記の目的を達成するための、他の発明の図形クリップ
装置は、直線発生手段により生成されるアドレスにオフ
セット処理を施して、表示可能な実スクリーン座標空間
の原点を、直線発生手段により生成可能なアドレスによ
り定まる仮想スクリーン座標空間の中央に位置させるオ
フセット手段と、マスク・データを格納するための、実
スクリーン座標空間に対応する座標空間を有するマスク
・データ格納手段と、オフセット処理が施されたアドレ
スの上位ビットおよびマスク・データに基づいて表示す
べきか否かを判別する判別手段と、表示すべきであると
判別された画素のみを描画する描画制御手段とを具備し
ている。
装置は、直線発生手段により生成されるアドレスにオフ
セット処理を施して、表示可能な実スクリーン座標空間
の原点を、直線発生手段により生成可能なアドレスによ
り定まる仮想スクリーン座標空間の中央に位置させるオ
フセット手段と、マスク・データを格納するための、実
スクリーン座標空間に対応する座標空間を有するマスク
・データ格納手段と、オフセット処理が施されたアドレ
スの上位ビットおよびマスク・データに基づいて表示す
べきか否かを判別する判別手段と、表示すべきであると
判別された画素のみを描画する描画制御手段とを具備し
ている。
く作用〉
以上の図形クリップ方法であれば、直線発生手段により
生成されるアドレスにオフセット処理を施して、表示可
能な実スクリーン座標空間の原点を、直線発生手段によ
り生成可能なアドレスにより定まる仮想スクリーン座標
空間の中央に位置させるのであるから、オフセット処理
が施されたアドレスの上位ビットのみに基づいて表示す
べきか否かを判別することができ、表示すべきであると
判別された場合にのみ描画を行なうだけで、クリップ処
理が施された状態での図形描画を達成できる。
生成されるアドレスにオフセット処理を施して、表示可
能な実スクリーン座標空間の原点を、直線発生手段によ
り生成可能なアドレスにより定まる仮想スクリーン座標
空間の中央に位置させるのであるから、オフセット処理
が施されたアドレスの上位ビットのみに基づいて表示す
べきか否かを判別することができ、表示すべきであると
判別された場合にのみ描画を行なうだけで、クリップ処
理が施された状態での図形描画を達成できる。
第3の発明の図形クリップ装置であれば、直線発生手段
により順次生成されるアドレスに対してオフセット手段
によりオフセット処理を施して、表示可能な実スクリー
ン座標空間の原点を、直線発生手段により生成可能なア
ドレスにより定まる仮想スクリーン座標空間の中央に位
置させるので、オフセット処理が施されたアドレスの上
位ビットのみに基づいて判別手段により簡単に表示すべ
きか否かを判別することができ、表示すべきであると判
別された画素のみについて描画制御手段により描画する
だけで、クリップ処理が施された状態での図形描画を達
成できる。
により順次生成されるアドレスに対してオフセット手段
によりオフセット処理を施して、表示可能な実スクリー
ン座標空間の原点を、直線発生手段により生成可能なア
ドレスにより定まる仮想スクリーン座標空間の中央に位
置させるので、オフセット処理が施されたアドレスの上
位ビットのみに基づいて判別手段により簡単に表示すべ
きか否かを判別することができ、表示すべきであると判
別された画素のみについて描画制御手段により描画する
だけで、クリップ処理が施された状態での図形描画を達
成できる。
第2の発明の図形クリップ方法であれば、第1の発明と
同様に実スクリーン座標空間に基づく図形クリップ処理
を達成することができ、しかも実スクリーン座標空間に
対応する座標空間に書き込まれたマスク・データに基づ
いてさらに図形クリップ処理を施すのであるから、マル
チ・ウィンドウ表示に伴なう任意の図形クリップ処理に
も簡単に対処できる。特に、書き込まれるマスク・デー
タの形状については何ら制約がないのであるから、所望
の形状のウィンドウを簡単に設定できる。
同様に実スクリーン座標空間に基づく図形クリップ処理
を達成することができ、しかも実スクリーン座標空間に
対応する座標空間に書き込まれたマスク・データに基づ
いてさらに図形クリップ処理を施すのであるから、マル
チ・ウィンドウ表示に伴なう任意の図形クリップ処理に
も簡単に対処できる。特に、書き込まれるマスク・デー
タの形状については何ら制約がないのであるから、所望
の形状のウィンドウを簡単に設定できる。
第4の発明の図形クリップ装置であれば、第3の発明の
図形クリップ装置にマスク・データ格納手段を付加する
とともに、判別手段においてマスク・データをも考慮し
て表示すべきか否かを判別するだけで、実スクリーン座
標空間の内部に位置し、かつマスク・データにより設定
された領域内に位置する図形のみを描画することができ
、任意のマルチ・ウィンドウ表示に簡単に対処できる。
図形クリップ装置にマスク・データ格納手段を付加する
とともに、判別手段においてマスク・データをも考慮し
て表示すべきか否かを判別するだけで、実スクリーン座
標空間の内部に位置し、かつマスク・データにより設定
された領域内に位置する図形のみを描画することができ
、任意のマルチ・ウィンドウ表示に簡単に対処できる。
〈実施例〉
以下、実施例を示す添付図面によって詳細に説明する。
第1図はこの発明の図形クリップ方法の一実施例を示す
フローチャートであり、ステップ■において図形プリミ
ティブ単位のプルーニング判定を行ない、ステップ■に
おいて座標変換処理等が施された端点データを受は取り
、ステップ■において直線発生器(以下、DDAと称す
る)により補間演算を行なうことにより画素データを生
成する。
フローチャートであり、ステップ■において図形プリミ
ティブ単位のプルーニング判定を行ない、ステップ■に
おいて座標変換処理等が施された端点データを受は取り
、ステップ■において直線発生器(以下、DDAと称す
る)により補間演算を行なうことにより画素データを生
成する。
そして、ステップ■において、生成された画素のアドレ
スに所定のオフセット値を加算することにより、表示可
能な実スクリーン座標空間の原点を直線発生器により生
成可能なアドレスにより定まる仮想スクリーン座標空間
の中央に位置させ、ステップ■において、オフセット値
が加算されたアドレスの上位ビットのみに基づいて実ス
クリーン座標空間の内部か外部か、即ち、表示すべきか
否かを判別し、表示すべきであると判別された場合には
ステップ■において画像メモリに対する書き込みを行な
う。また、ステップ■において表示すべきでないと判別
された場合、またはステップ■の処理を行なった場合に
は、ステップ■において該当する線分の補間演算が終了
したか否かを判別し、該当する線分の補間演算が終了し
たと判別された場合には、ステップ■において全ての補
間演算が終了したか否かを判別し、全ての補間演算が終
了したと判別された場合にはそのまま一連の処理を終了
する。上記ステップ■において該当する線分の補間演算
が終了していないと判別された場合には再びステップ■
の処理を行ない、ステップ■において終了していない補
間演算が存在すると判別された場合には、ステップ■に
おいて次の線分に対応する端点データを受は取ってから
ステップ■の処理を行なう。
スに所定のオフセット値を加算することにより、表示可
能な実スクリーン座標空間の原点を直線発生器により生
成可能なアドレスにより定まる仮想スクリーン座標空間
の中央に位置させ、ステップ■において、オフセット値
が加算されたアドレスの上位ビットのみに基づいて実ス
クリーン座標空間の内部か外部か、即ち、表示すべきか
否かを判別し、表示すべきであると判別された場合には
ステップ■において画像メモリに対する書き込みを行な
う。また、ステップ■において表示すべきでないと判別
された場合、またはステップ■の処理を行なった場合に
は、ステップ■において該当する線分の補間演算が終了
したか否かを判別し、該当する線分の補間演算が終了し
たと判別された場合には、ステップ■において全ての補
間演算が終了したか否かを判別し、全ての補間演算が終
了したと判別された場合にはそのまま一連の処理を終了
する。上記ステップ■において該当する線分の補間演算
が終了していないと判別された場合には再びステップ■
の処理を行ない、ステップ■において終了していない補
間演算が存在すると判別された場合には、ステップ■に
おいて次の線分に対応する端点データを受は取ってから
ステップ■の処理を行なう。
尚、上記ステップ■における判別は、判定のための基準
データを予め設定しておき、基準データとの比較または
論理演算を行なうことにより簡単に達成でき、大小判別
等を行なう必要はない。
データを予め設定しておき、基準データとの比較または
論理演算を行なうことにより簡単に達成でき、大小判別
等を行なう必要はない。
第2図は上記図形クリップ方法を概略的に説明する図で
あり、第2図(A)に示す実スクリーン空間に対してL
で示す線分を描画する場合には、ステップ■において、
線分りを構成する多数の画素データが順次生成される。
あり、第2図(A)に示す実スクリーン空間に対してL
で示す線分を描画する場合には、ステップ■において、
線分りを構成する多数の画素データが順次生成される。
そして、ステップ■において所定のオフセット値(DD
Aによ5り生成可能なアドレスの1/2の値)を加算す
ることにより、実スクリーン座標空間の原点を、DDA
により生成可能なアドレスに基づいて定まる仮想空間(
第2図(B)参照)の中央に位置させる。但し、上記加
算動作に変えて、最上位ビットのみを反転させる論理演
算を行なってもよい。したがって、X座標およびy座標
の最上位ビットが共に“1”の範囲のみに実スクリーン
座標空間が存在する。そして、DDAが16ビツトのア
ドレスを生成するとともに、実スクリーン座標空間がI
KX2にである場合には、最上位ビットを除く上位5ビ
ツトおよび4ビツトが全て“0”の範囲が実スクリーン
座標空間である。
Aによ5り生成可能なアドレスの1/2の値)を加算す
ることにより、実スクリーン座標空間の原点を、DDA
により生成可能なアドレスに基づいて定まる仮想空間(
第2図(B)参照)の中央に位置させる。但し、上記加
算動作に変えて、最上位ビットのみを反転させる論理演
算を行なってもよい。したがって、X座標およびy座標
の最上位ビットが共に“1”の範囲のみに実スクリーン
座標空間が存在する。そして、DDAが16ビツトのア
ドレスを生成するとともに、実スクリーン座標空間がI
KX2にである場合には、最上位ビットを除く上位5ビ
ツトおよび4ビツトが全て“0”の範囲が実スクリーン
座標空間である。
次いで、ステップ■において、一方のアドレスの上位6
ビツトが’100000”であり、かつ他方のアドレス
の上位5ビツトが“10000”であるか否かを判別す
るだけで、実スクリーン座標空間に位置する画素である
か否かを判別することができ、この判別結果に基づいて
図示しない画像メモリに対する書き込みを制御するだけ
で簡単にクリップ処理を施した状態の図形を描画するこ
とができる。
ビツトが’100000”であり、かつ他方のアドレス
の上位5ビツトが“10000”であるか否かを判別す
るだけで、実スクリーン座標空間に位置する画素である
か否かを判別することができ、この判別結果に基づいて
図示しない画像メモリに対する書き込みを制御するだけ
で簡単にクリップ処理を施した状態の図形を描画するこ
とができる。
尚、以上には2次元クリッピングを行なう場合について
のみ説明したが、3次元クリッピングを行なう場合にも
簡単に適用できることは勿論である。
のみ説明したが、3次元クリッピングを行なう場合にも
簡単に適用できることは勿論である。
〈実施例2〉
第3図はこの発明の図形クリップ方法の他の実施例を示
すフローチャートであり、第1図の実施例と異なる点は
、初期設定として第4図に示すように、実スクリーン座
標空間に対応するワーキング・ブレーンにクリップ・ウ
ィンドウを描画しておくステップ、第1図のステップ■
とステップ■との間において、ワーキング◆プレーンに
描画されたクリップ・ウィンドウの範囲内であるか否か
を判別し、クリップ・ウィンドウの範囲内であると判別
された場合にのみステップ■の処理を行なうステップが
付加された点である。
すフローチャートであり、第1図の実施例と異なる点は
、初期設定として第4図に示すように、実スクリーン座
標空間に対応するワーキング・ブレーンにクリップ・ウ
ィンドウを描画しておくステップ、第1図のステップ■
とステップ■との間において、ワーキング◆プレーンに
描画されたクリップ・ウィンドウの範囲内であるか否か
を判別し、クリップ・ウィンドウの範囲内であると判別
された場合にのみステップ■の処理を行なうステップが
付加された点である。
したがって、この実施例の場合には、実スクリーン座標
空間内の画素であっても、クリップ・ウィンドウの内部
か否かに基づいて描画すべきか否かが判別されるので、
クリップ・ウィンドウに基づくクリップ処理を簡単に達
成することができる。
空間内の画素であっても、クリップ・ウィンドウの内部
か否かに基づいて描画すべきか否かが判別されるので、
クリップ・ウィンドウに基づくクリップ処理を簡単に達
成することができる。
また、クリップ・ウィンドウはワーキング・プレーンに
書き込んでおくだけでよいから、任意の形状のクリップ
・ウィンドウを設定しておくことが簡単にでき、従来の
マルチ・ウィンドウ機能のようなりリップ・ウィンドウ
の形状の制約を排除することができる。
書き込んでおくだけでよいから、任意の形状のクリップ
・ウィンドウを設定しておくことが簡単にでき、従来の
マルチ・ウィンドウ機能のようなりリップ・ウィンドウ
の形状の制約を排除することができる。
〈実施例3〉
第5図はこの発明の図形クリップ装置の一実施例を概略
的に示すブロック図である。
的に示すブロック図である。
座標変換等が施された端点データに基づいて補間演算を
行ない、順次画素データを生成するDDA(1)と、D
D A (1)により生成されるアドレスに基づいて
ダブル・バッファ・メモリ制御信号を生成する複数個の
タイミング制御回路(2)と、D D A (1)によ
り生成されるカラー・データを一時的に保持する複数個
のダブル・バッファ・メモリ(3)と、各ダブル・バッ
ファ・メモリ(3)の内容が書き込まれる画像メモリ(
4)と、D D A (1)により生成されるアドレス
の上位ビットに基づいて各ダブル・バッファ・メモリ(
3)に供給する描画許可信号を生成する判別手段として
の描画制御回路(5)とを有している。
行ない、順次画素データを生成するDDA(1)と、D
D A (1)により生成されるアドレスに基づいて
ダブル・バッファ・メモリ制御信号を生成する複数個の
タイミング制御回路(2)と、D D A (1)によ
り生成されるカラー・データを一時的に保持する複数個
のダブル・バッファ・メモリ(3)と、各ダブル・バッ
ファ・メモリ(3)の内容が書き込まれる画像メモリ(
4)と、D D A (1)により生成されるアドレス
の上位ビットに基づいて各ダブル・バッファ・メモリ(
3)に供給する描画許可信号を生成する判別手段として
の描画制御回路(5)とを有している。
上記描画制御回路(5)は、例えば第6図に示すように
、X座標用のDDA加算器(lx)から出力される16
ビツトのX座標値の上位5ビツトが供給されるXコンパ
レータ(11)と、y座標用のDDA加算器(ly)か
ら出力される16ビツトのy座標値の上位6ビツトが供
給されるyコンパレータ(12)と、2座標用のDDA
加算器(Lz)から出力される24ビツトの2座標値の
上位8ビツトが供給される2コンパレータ(18〉と、
各コンパレータ(11) (12)(13)から出力さ
れる比較結果信号を入力として描画許可信号を生成する
ANDゲート(i4)と、上記各コンパレータに供給さ
れる上位ビットのうち、最上位ビットのみを反転させる
オフセット手段としてのビット反転回fi (15)
(18)(17)を有している。
、X座標用のDDA加算器(lx)から出力される16
ビツトのX座標値の上位5ビツトが供給されるXコンパ
レータ(11)と、y座標用のDDA加算器(ly)か
ら出力される16ビツトのy座標値の上位6ビツトが供
給されるyコンパレータ(12)と、2座標用のDDA
加算器(Lz)から出力される24ビツトの2座標値の
上位8ビツトが供給される2コンパレータ(18〉と、
各コンパレータ(11) (12)(13)から出力さ
れる比較結果信号を入力として描画許可信号を生成する
ANDゲート(i4)と、上記各コンパレータに供給さ
れる上位ビットのうち、最上位ビットのみを反転させる
オフセット手段としてのビット反転回fi (15)
(18)(17)を有している。
尚、上記各コンパレータ(11)(12) (13)に
は、それぞれ基準データとして’10000”1000
00”10000000°が供給されている。
は、それぞれ基準データとして’10000”1000
00”10000000°が供給されている。
上記の構成の図形クリップ装置の動作は次のとおりであ
る。
る。
D D A (1)により補間演算を行なうことにより
、X座標値、y座標値、2座標値およびカラー・データ
で構成される画素データが順次生成される。
、X座標値、y座標値、2座標値およびカラー・データ
で構成される画素データが順次生成される。
そして、上記X座標値、y座標値および2座標値は全て
のタイミング制御回路(2)に供給され、各タイミング
制御回路(2)は各座標値に基づいて対応するダブル・
バッファ・メモリの選択、切替え制御等を行なうための
制御信号を生成する。また、上記X座標値、y座標値お
よび2座標値の上位ビットがビット反転回路(15)
(13) (17)により最上位ビットのみを反転され
た状態でそれぞれ対応するコンパレータ(11) (1
2) (13)に供給され、対応する基準データと比較
される。そして、全てのコンパレータ(11) (12
) (13)から一致信号が出力された場合にANDゲ
ー) (14)から描画許可信号が出力され、逆に、何
れかのコンパレータから不一致信号が出力された場合に
ANDゲート(14)から描画禁止信号が出力される。
のタイミング制御回路(2)に供給され、各タイミング
制御回路(2)は各座標値に基づいて対応するダブル・
バッファ・メモリの選択、切替え制御等を行なうための
制御信号を生成する。また、上記X座標値、y座標値お
よび2座標値の上位ビットがビット反転回路(15)
(13) (17)により最上位ビットのみを反転され
た状態でそれぞれ対応するコンパレータ(11) (1
2) (13)に供給され、対応する基準データと比較
される。そして、全てのコンパレータ(11) (12
) (13)から一致信号が出力された場合にANDゲ
ー) (14)から描画許可信号が出力され、逆に、何
れかのコンパレータから不一致信号が出力された場合に
ANDゲート(14)から描画禁止信号が出力される。
したがって、DDA(1)により生成されるアドレスが
実スクリーン座標空間に含まれる場合には、全てのコン
パレータ(11)<12) (13)が一致信号を出力
するのでANDゲート(14)から描画許可信号を出力
する。この状態において、DDA(1)から出力される
アドレスに基づいてタイミング制御回路(2)が該当す
るダブル・バッファ・メモリ(3)を選択するので、D
DA(1)により生成されるカラー・データがダブル・
バッファ・メモリ(3)を介して画像メモリ(4)に書
き込まれる。
実スクリーン座標空間に含まれる場合には、全てのコン
パレータ(11)<12) (13)が一致信号を出力
するのでANDゲート(14)から描画許可信号を出力
する。この状態において、DDA(1)から出力される
アドレスに基づいてタイミング制御回路(2)が該当す
るダブル・バッファ・メモリ(3)を選択するので、D
DA(1)により生成されるカラー・データがダブル・
バッファ・メモリ(3)を介して画像メモリ(4)に書
き込まれる。
逆に、DDA(1)により生成されるアドレスが実スク
リーン座標空間の外である場合には、少なくとも1つの
コンパレータが不一致信号を出力するので、ANDゲー
ト(14)が描画禁止信号を出力し、ダブル・バッファ
・メモリを通しての画像メモリ(4)へのカラー・デー
タの書き込みを禁止する。
リーン座標空間の外である場合には、少なくとも1つの
コンパレータが不一致信号を出力するので、ANDゲー
ト(14)が描画禁止信号を出力し、ダブル・バッファ
・メモリを通しての画像メモリ(4)へのカラー・デー
タの書き込みを禁止する。
この結果、実スクリーン座標空間に含まれる画素のみが
画像メモリに書き込まれ、他の画素は書き込まれないの
で、画像メモリ(4)に対するカラー・データの書き込
みとクリップ処理とが同時に連成される。即ち、従来の
グラフィック・デイスプレィ装置において必須とされて
いたクリップ専用のプロセッサを省略できるので槽底を
簡素化でき、しかも描画禁止時にはカラー・データをダ
ブル・バッファ・メモリに書き込まないようにすること
により、全体として著しく高速化できることになる。
画像メモリに書き込まれ、他の画素は書き込まれないの
で、画像メモリ(4)に対するカラー・データの書き込
みとクリップ処理とが同時に連成される。即ち、従来の
グラフィック・デイスプレィ装置において必須とされて
いたクリップ専用のプロセッサを省略できるので槽底を
簡素化でき、しかも描画禁止時にはカラー・データをダ
ブル・バッファ・メモリに書き込まないようにすること
により、全体として著しく高速化できることになる。
尚、この実施例においては、各DDA加算器から出力さ
れるアドレスの最上位ビットを反転させるようにしてい
るが、DDA(1)に供給される端点のアドレスの最上
位ビットを予め反転させておくことも可能である。
れるアドレスの最上位ビットを反転させるようにしてい
るが、DDA(1)に供給される端点のアドレスの最上
位ビットを予め反転させておくことも可能である。
〈実施例4〉
第7図はこの発明の図形クリップ装置の他の実施例を示
すブロック図であり、第5図の実施例と異なる点は、マ
スク・データ格納手段としての、実スクリーン座標空間
に対応するワーキング・プレーン(6)を設け、このワ
ーキング・プレーン(6)にクリップ・ウィンドウを予
め描画しておく点およびワーキング・プレーン(6)か
らの読み出しデータおよび上記ANDゲート(14)か
らの出力信号を人力として描画許可信号を生成するAN
Dゲート(18〉を設けた点のみである。尚、ワーキン
グ・プレーン(6)に対する描画回路も必要であるが、
従来公知の書き込み回路を使用できるので、図示してい
ない。
すブロック図であり、第5図の実施例と異なる点は、マ
スク・データ格納手段としての、実スクリーン座標空間
に対応するワーキング・プレーン(6)を設け、このワ
ーキング・プレーン(6)にクリップ・ウィンドウを予
め描画しておく点およびワーキング・プレーン(6)か
らの読み出しデータおよび上記ANDゲート(14)か
らの出力信号を人力として描画許可信号を生成するAN
Dゲート(18〉を設けた点のみである。尚、ワーキン
グ・プレーン(6)に対する描画回路も必要であるが、
従来公知の書き込み回路を使用できるので、図示してい
ない。
したがって、この実施例の場合には、ANDゲ−) (
14)により実スクリーン座標空間の内部の画素である
か否かを示す信号が出力されるが、この信号とワーキン
グ・プレーン(6)からの読み出し信号とを入力とする
ANDゲート(18)からの出力信号に基づいて描画許
可または描画禁止が指示されることになる。したがって
、最終的に、ワーキング・プレーン(6)に描画された
クリップ・ウィンドウの内部の画素のみが画像°メモリ
(4)に描画される。
14)により実スクリーン座標空間の内部の画素である
か否かを示す信号が出力されるが、この信号とワーキン
グ・プレーン(6)からの読み出し信号とを入力とする
ANDゲート(18)からの出力信号に基づいて描画許
可または描画禁止が指示されることになる。したがって
、最終的に、ワーキング・プレーン(6)に描画された
クリップ・ウィンドウの内部の画素のみが画像°メモリ
(4)に描画される。
また、以上の説明から明らかなように、ワーキング・プ
レーン(6)に描画されるクリップ・ウィンドウの形状
は自由に設定できるのであるから、マルチ・ウィンドウ
表示に簡単に対応できる。
レーン(6)に描画されるクリップ・ウィンドウの形状
は自由に設定できるのであるから、マルチ・ウィンドウ
表示に簡単に対応できる。
〈実施例5〉
第8図はこの発明の図形クリップ装置のさらに他の実施
例を示すブロック図であり、第7図の実施例と異なる点
は、ANDゲート(18)を省略し、ダブル・バッファ
・メモリに含まれている軌跡レジスタ(19)の内容と
ワーキング・プレーン(6)からの読み出しデータを保
持するリード・レジスタ(20)の内容とに基づいてビ
ット単位で論理積演算を行なう論理積演算回路(21)
を設けた点である。
例を示すブロック図であり、第7図の実施例と異なる点
は、ANDゲート(18)を省略し、ダブル・バッファ
・メモリに含まれている軌跡レジスタ(19)の内容と
ワーキング・プレーン(6)からの読み出しデータを保
持するリード・レジスタ(20)の内容とに基づいてビ
ット単位で論理積演算を行なう論理積演算回路(21)
を設けた点である。
尚、ANDゲート(14)からの出力信号は軌跡レジス
タ〈t9)に対する書き込みを制御するために使用され
る。また、クリップ・ウィンドウを描画するデータの種
類によっては、リード◆レジスタ(20)の内容を反転
回路により反転させて論理積回路に供給する。また、(
22)は論理積演算結果に基いて書き込み画素を選択す
るセレクタ、(28)は双方向バッファである。
タ〈t9)に対する書き込みを制御するために使用され
る。また、クリップ・ウィンドウを描画するデータの種
類によっては、リード◆レジスタ(20)の内容を反転
回路により反転させて論理積回路に供給する。また、(
22)は論理積演算結果に基いて書き込み画素を選択す
るセレクタ、(28)は双方向バッファである。
したがって、この実施例の場合には、実スクリーン座標
空間の内部において、画素単位ではなく、ダブル・バッ
ファ・メモリ(3)の容量に基づいて定まる複数画素単
位で描画可能か否かを判別できるので、全体としてより
一層高速化できる。
空間の内部において、画素単位ではなく、ダブル・バッ
ファ・メモリ(3)の容量に基づいて定まる複数画素単
位で描画可能か否かを判別できるので、全体としてより
一層高速化できる。
尚、この発明は上記の実施例に限定されるものではなく
、例えば、ダブル・バッファ・メモリ(3)の数を1つ
にし、タイミング制御回路(2)を省略することが可能
であるほか、この発明の要旨を変更しない範囲内におい
て種々の設計変更を施すことが可能である。
、例えば、ダブル・バッファ・メモリ(3)の数を1つ
にし、タイミング制御回路(2)を省略することが可能
であるほか、この発明の要旨を変更しない範囲内におい
て種々の設計変更を施すことが可能である。
〈発明の効果〉
以上のように第1の発明は、図形描画動作と並行して表
示可能領域に基づくクリップ処理を行なうことができ、
クリップ処理後に図形描画動作を行なう場合と比較して
著しく処理を高速化できるという特有の効果を奏する。
示可能領域に基づくクリップ処理を行なうことができ、
クリップ処理後に図形描画動作を行なう場合と比較して
著しく処理を高速化できるという特有の効果を奏する。
第2の発明は、表示可能領域内の所望箇所に所望形状の
クリップ・ウィンドウを設定することができ、簡単にマ
ルチ・ウィンドウ処理に対処できるという特有の効果を
奏する。
クリップ・ウィンドウを設定することができ、簡単にマ
ルチ・ウィンドウ処理に対処できるという特有の効果を
奏する。
第3の発明は、図形描画動作と並行して表示可能領域に
基づくクリップ処理を行なうことができ、クリップ処理
後に図形描画動作を行なう場合と比較して著しく処理を
高速化できるとともに、クリップ専用のプロセッサを省
略できるという特有の効果を奏する。
基づくクリップ処理を行なうことができ、クリップ処理
後に図形描画動作を行なう場合と比較して著しく処理を
高速化できるとともに、クリップ専用のプロセッサを省
略できるという特有の効果を奏する。
第4の発明は、表示可能領域内の所望箇所に所望形状の
クリップ・ウィンドウを設定することができ、簡単にマ
ルチ・ウィンドウ処理に対処できるという特有の効果を
奏する。
クリップ・ウィンドウを設定することができ、簡単にマ
ルチ・ウィンドウ処理に対処できるという特有の効果を
奏する。
第1図はこの発明の図形クリップ方法の一実施例を示す
フローチャート、 第2図は第1図の図形クリップ方法を概略的に説明する
図、 第3図はこの発明の図形クリップ方法の他の実施例を示
すフローチャート、 第4図はワーキング・プレーンに対するクリップ・ウィ
ンドウ描画例を示す図、 第5図はこの発明の図形クリップ装置の一実施例を概略
的に示すブロック図、 第6図は描画制御回路の一例を示すブロック図、第7図
はこの発明の図形クリップ装置の他の実施例を示すブロ
ック図、 第8図はこの発明の図形クリップ装置のさらに他の実施
例を示すブロック図。 (1)・・・D D A 、 (5)・・・判別手段と
しての描画制御回路、(6)・・・マスク・データ格納
手段としてのワーキング・ブレーン、 (lx) (ly) (1z)−D D A加算器、(
11)・・・Xコンパレータ、(12)・・・yコンパ
レータ、(13)−zコンパレータ、(14)・A N
Dゲート、(15) (13)(17)・・・オフセ
ット手段としてのビット反転回路、
フローチャート、 第2図は第1図の図形クリップ方法を概略的に説明する
図、 第3図はこの発明の図形クリップ方法の他の実施例を示
すフローチャート、 第4図はワーキング・プレーンに対するクリップ・ウィ
ンドウ描画例を示す図、 第5図はこの発明の図形クリップ装置の一実施例を概略
的に示すブロック図、 第6図は描画制御回路の一例を示すブロック図、第7図
はこの発明の図形クリップ装置の他の実施例を示すブロ
ック図、 第8図はこの発明の図形クリップ装置のさらに他の実施
例を示すブロック図。 (1)・・・D D A 、 (5)・・・判別手段と
しての描画制御回路、(6)・・・マスク・データ格納
手段としてのワーキング・ブレーン、 (lx) (ly) (1z)−D D A加算器、(
11)・・・Xコンパレータ、(12)・・・yコンパ
レータ、(13)−zコンパレータ、(14)・A N
Dゲート、(15) (13)(17)・・・オフセ
ット手段としてのビット反転回路、
Claims (1)
- 【特許請求の範囲】 1、直線発生手段(1)により生成されるアドレスにオ
フセット処理を施すことにより、表示可能な実スクリー
ン座標空間の原点を、直線発生手段(1)により生成可
能なアドレスにより定まる仮想スクリーン座標空間の中
央に位置させ、オフセット処理が施されたアドレスの上
位ビットに基づいて表示すべきか否かを判別することを
特徴とする図形クリップ方法。 2、直線発生手段(1)により生成されるアドレスにオ
フセット処理を施すことにより、表示可能な実スクリー
ン座標空間の原点を、直線発生手段(1)により生成可
能なアドレスにより定まる仮想スクリーン座標空間の中
央に位置させ、かつ実スクリーン座標空間に対応する座
標空間にマスク・データを書き込んでおき、オフセット
処理が施されたアドレスの上位ビットおよびマスク・デ
ータに基づいて表示すべきか否かを判別することを特徴
とする図形クリップ方法。 3、直線発生手段(1)(1x)(1y)(1z)によ
り生成されるアドレスにオフセット処理を施して、表示
可能な実スクリーン座標空間の原点を、直線発生手段(
1)(1x)(1y)(1z)により生成可能なアドレ
スにより定まる。 仮想スクリーン座標空間の中央に位置させるオフセット
手段(15)(16)(17)と、オフセット処理が施
されたアドレスの上位ビットに基づいて表示すべきか否
かを判別する判別手段(5)(11)(12)(13)
(14)とを具備することを特徴とする図形クリップ装
置。 4、直線発生手段(1)(1x)(1y)(1z)によ
り生成されるアドレスにオフセット処理を施して、表示
可能な実スクリーン座標空間の原点を、直線発生手段(
1)(1x)(1y)(1z)により生成可能なアドレ
スにより定まる仮想スクリーン座標空間の中央に位置さ
せるオフセット手段(15)(16)(17)と、マス
ク・データを格納するための、実スクリーン座標空間に
対応する座標空間を有するマスク・データ格納手段(6
)と、オフセット処理が施されたアドレスの上位ビット
およびマスク・データに基づいて表示すべきか否かを判
別する判別手段(5)(11)(12)(13)(14
)(18)(19)(20)(21)とを具備すること
を特徴とする図形クリップ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1207324A JPH0769970B2 (ja) | 1989-08-10 | 1989-08-10 | 図形クリップ方法およびその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1207324A JPH0769970B2 (ja) | 1989-08-10 | 1989-08-10 | 図形クリップ方法およびその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0371276A true JPH0371276A (ja) | 1991-03-27 |
| JPH0769970B2 JPH0769970B2 (ja) | 1995-07-31 |
Family
ID=16537877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1207324A Expired - Lifetime JPH0769970B2 (ja) | 1989-08-10 | 1989-08-10 | 図形クリップ方法およびその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0769970B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5998272A (ja) * | 1982-11-26 | 1984-06-06 | Fujitsu Ltd | 図形記憶方式 |
-
1989
- 1989-08-10 JP JP1207324A patent/JPH0769970B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5998272A (ja) * | 1982-11-26 | 1984-06-06 | Fujitsu Ltd | 図形記憶方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0769970B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4234217B2 (ja) | サイズ変更ビットブロック転送処理の一部として透過イネーブルビットの埋込みを行うシステム、装置および方法 | |
| JP3286331B2 (ja) | ブロックテクスチャコンプレックスクリップマスクプロセッサ | |
| EP0307019A2 (en) | Apparatus for modifying pixel data stored in a random access memory | |
| JPH11259671A (ja) | 画像表示方法及びそれを実行する画像表示装置 | |
| JPH06175646A (ja) | グラフィックス・システム用フレーム・バッファおよびラスタ・プロセッサならびにピクセル変数のバッファリング方法 | |
| JPH0355832B2 (ja) | ||
| US4747042A (en) | Display control system | |
| JPH067304B2 (ja) | 図形処理装置 | |
| US6992673B2 (en) | Memory access device, semiconductor device, memory access method, computer program and recording medium | |
| US4626839A (en) | Programmable video display generator | |
| JPH05249953A (ja) | 画像表示装置 | |
| JPH0371276A (ja) | 図形クリップ方法およびその装置 | |
| JPS61128284A (ja) | 表示装置 | |
| US6489967B1 (en) | Image formation apparatus and image formation method | |
| JP3740415B2 (ja) | グラフィック処理装置 | |
| KR100252648B1 (ko) | 그래픽스시스템및그래픽스드로잉방법 | |
| JPS62204389A (ja) | 任意多角形によるクリツピング・シ−ルデイング方法 | |
| JP2005128689A (ja) | 画像描画装置 | |
| JPS63113785A (ja) | 図形表示方法 | |
| KR920003642Y1 (ko) | 비데오 그래픽 어레이의 그래픽 처리 속도 향상회로 | |
| JP2836617B2 (ja) | レンダリングプロセッサ | |
| JPS60205584A (ja) | カラ−グラフイツクデイスプレイ装置 | |
| JP2606176B2 (ja) | 図形処理装置 | |
| JPH06295171A (ja) | 画像処理装置 | |
| JPH03288281A (ja) | 三次元図形表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 15 |