JPH0371626A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0371626A JPH0371626A JP20813989A JP20813989A JPH0371626A JP H0371626 A JPH0371626 A JP H0371626A JP 20813989 A JP20813989 A JP 20813989A JP 20813989 A JP20813989 A JP 20813989A JP H0371626 A JPH0371626 A JP H0371626A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- ion
- contact
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000000137 annealing Methods 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 230000002265 prevention Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 6
- 230000004888 barrier function Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 2
- 230000003449 preventive effect Effects 0.000 abstract 2
- 238000001947 vapour-phase growth Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は半導体装置の製造方法に関し、特に小口径、高
段差のコンタクトの電気的特性の改善を図った半導体装
置の製造方法に関する。
段差のコンタクトの電気的特性の改善を図った半導体装
置の製造方法に関する。
（０）従来の技術
半導体装置の集積度の向上に伴って、その内部の素子を
接続するコンタクト孔は小口径、高段差となってきてお
り、ＡＩスパッタによる単純なコンタクト方式ではその
段差部におけるＡｌ膜厚の低下に起因するコンタクト抵
抗の上昇、さらには段差部におけるＡＩ配線の断線が避
けられなくなっている。このため、ＡＩ配線に先だって
コンタクト孔にポリシリコンを埋め込んでステップカバ
レッジを改善するコンタクト方式が提案されている。
接続するコンタクト孔は小口径、高段差となってきてお
り、ＡＩスパッタによる単純なコンタクト方式ではその
段差部におけるＡｌ膜厚の低下に起因するコンタクト抵
抗の上昇、さらには段差部におけるＡＩ配線の断線が避
けられなくなっている。このため、ＡＩ配線に先だって
コンタクト孔にポリシリコンを埋め込んでステップカバ
レッジを改善するコンタクト方式が提案されている。
以下、第２図を参照して従来のポリシリコン埋め込みコ
ンタクトの製造工程を説明する。
ンタクトの製造工程を説明する。
今日、最も一般的な絶縁膜構造は第２図（１）に示され
るような、減圧気相成長装置により３０００人厚のＳｉ
ｎ、膜（２３）、この上面に常圧気相成長装置により形
成される８ ０００Ａ厚のＢＰＳＧ（ボロン・ホスホラ
ス・シリケート・グラス以下、ＢＰＳＧと称する） （
２４）の２層構造であって、このような２層構造の絶縁
膜に形成されるポリシリコン埋め込みコンタクトの製造
工程は概略以下のようなものである。なお、工程番号と
図面番号は対応している。
るような、減圧気相成長装置により３０００人厚のＳｉ
ｎ、膜（２３）、この上面に常圧気相成長装置により形
成される８ ０００Ａ厚のＢＰＳＧ（ボロン・ホスホラ
ス・シリケート・グラス以下、ＢＰＳＧと称する） （
２４）の２層構造であって、このような２層構造の絶縁
膜に形成されるポリシリコン埋め込みコンタクトの製造
工程は概略以下のようなものである。なお、工程番号と
図面番号は対応している。
１、コンタクトエッチ
ホトリソグラフィと酸化膜エツチングにより、ウェハ（
２１）に予め形成されたコンタクト領域（２２）の上面
に０．８μｍＸ０．８μｍ、深さ１．ｌｌ１ｍのコンタ
クト孔（２６）をあける。
２１）に予め形成されたコンタクト領域（２２）の上面
に０．８μｍＸ０．８μｍ、深さ１．ｌｌ１ｍのコンタ
クト孔（２６）をあける。
２、ポリシリコンデポジション
減圧気相成長装置により１２０００Ａ厚のポリシリコン
層（２７）を成長させる。
層（２７）を成長させる。
３、ポリシリコンエッチバック
ケミカルドライエツチングによりポリシリコン層（２７
）の等方性エツチングを行い、コンタクト孔（２６）内
部のポリシリコン層（２７）のみを残すようにポリシリ
コン（２７）は図示するようにエッチバックされる。
）の等方性エツチングを行い、コンタクト孔（２６）内
部のポリシリコン層（２７）のみを残すようにポリシリ
コン（２７）は図示するようにエッチバックされる。
ポリシリコン層（２７〉に”りん”イオンのイオン注入
を行った後、窒素ガス雰囲気中において９゜０℃、３０
ｍ ｉ ｎ、 ）７＝−ルを行い、コンタクト領域（
２２）と同一導電型、がっ高導電率とする。
を行った後、窒素ガス雰囲気中において９゜０℃、３０
ｍ ｉ ｎ、 ）７＝−ルを行い、コンタクト領域（
２２）と同一導電型、がっ高導電率とする。
５、ＡＩスパッタ
ＡＩスパッタ装置により、０．８μｍ厚のＡＩ（アルミ
ニウム）Ｉｌｌ（２８）を形成する。
ニウム）Ｉｌｌ（２８）を形成する。
６、Ａｌエッチ
ホトリソグラフィとＡＩエツチングにより、アルミ配線
領域（２８）を残す。この後、低温熱処理を行い、アル
ミニウムとシリコンとの接触性を良好なものとする。
領域（２８）を残す。この後、低温熱処理を行い、アル
ミニウムとシリコンとの接触性を良好なものとする。
上記したポリシリコン埋め込みコンタクトはステノブカ
バレッジが良好であるため、イオン注入およびアニール
が適正に行われれば電気的特性が極めて良好なコンタク
トが得られる筈である。然るに、これまで設５ｆされた
コンタクト性能、即ちコンタクト抵抗およびオーム性が
得られることは少なく、その原因も不明であった。
バレッジが良好であるため、イオン注入およびアニール
が適正に行われれば電気的特性が極めて良好なコンタク
トが得られる筈である。然るに、これまで設５ｆされた
コンタクト性能、即ちコンタクト抵抗およびオーム性が
得られることは少なく、その原因も不明であった。
発明者等がこの点につき研究を行った結果、前記プロセ
ス４のアニール時にＢＰＳＧ（２４）からポリシリコン
層（２７）に逆導電型の不純物、ボロンが拡敵すること
によりコンペンセートされてポリシリコン層（２７）の
導電率が低下すること、また第３図に図示するように、
工程４によりイオン注入されたイオンがその後の熱処理
によりアウトディフュージョンしてアルミ配線領域（２
８）とポリシリコン層（２７）の界面の不純物濃度が低
下するここにより、異種導体接触によるバリアが形成さ
れること等が解明された。
ス４のアニール時にＢＰＳＧ（２４）からポリシリコン
層（２７）に逆導電型の不純物、ボロンが拡敵すること
によりコンペンセートされてポリシリコン層（２７）の
導電率が低下すること、また第３図に図示するように、
工程４によりイオン注入されたイオンがその後の熱処理
によりアウトディフュージョンしてアルミ配線領域（２
８）とポリシリコン層（２７）の界面の不純物濃度が低
下するここにより、異種導体接触によるバリアが形成さ
れること等が解明された。
（・・）発明が解決しようとする課題
本発明は従来技術に存する課題の上記した原因の解明に
基づくものであって、小口径、高段差のコンタクトの電
気的特性、即ち電気抵抗、安定性およびオーム性の改善
を図った半導体装置の製造方法を提供することを目的と
する。
基づくものであって、小口径、高段差のコンタクトの電
気的特性、即ち電気抵抗、安定性およびオーム性の改善
を図った半導体装置の製造方法を提供することを目的と
する。
（ニ）課題を解決するための手段
本発明は、コンタクト孔側壁部を含むウェハの一面に５
１３Ｎ ４膜を成長させる工程、コンタクト孔側壁部の
Ｓｉ、Ｎ１膜のみを残す異方性エツチングする工程、ウ
ェハの一面にポリシリコン層を形成し、このポリシリコ
ンによりコンタクト孔を埋める工程、コンタクト孔内の
ポリシリコンのみを残すポリシリコン層の等方性エツチ
ングする工程、コンタクト孔内のポリシリコンに不純物
をイオン注入する工程、アウトディフュージョン防止膜
形成後イオン注入領域のアニールを行う工程、アウトデ
ィフュージョン防止膜除去後ＡＩ膜を形成する工程、Ａ
Ｉ膜およびバリアメタル膜エッチにより、アルミ配線領
域を残す、一連の工程からなる。
１３Ｎ ４膜を成長させる工程、コンタクト孔側壁部の
Ｓｉ、Ｎ１膜のみを残す異方性エツチングする工程、ウ
ェハの一面にポリシリコン層を形成し、このポリシリコ
ンによりコンタクト孔を埋める工程、コンタクト孔内の
ポリシリコンのみを残すポリシリコン層の等方性エツチ
ングする工程、コンタクト孔内のポリシリコンに不純物
をイオン注入する工程、アウトディフュージョン防止膜
形成後イオン注入領域のアニールを行う工程、アウトデ
ィフュージョン防止膜除去後ＡＩ膜を形成する工程、Ａ
Ｉ膜およびバリアメタル膜エッチにより、アルミ配線領
域を残す、一連の工程からなる。
（０作用
コンタクトホール側壁部をＳｉ、Ｎ、膜で被覆するプロ
セスは、ＢＰＳＧから埋め込みポリシリコン層への逆導
電型の不純物の拡故によるポリシリコン層の不純物コン
ベンセーションを防止する。
セスは、ＢＰＳＧから埋め込みポリシリコン層への逆導
電型の不純物の拡故によるポリシリコン層の不純物コン
ベンセーションを防止する。
また、アウトディフュージョン防止膜形成後イオン注入
領域のアニールを行うプロセスは、注入されたイオンの
アウトディフュージョンを防止し、埋め込みポリシリコ
ン層の導電率の低下およびその界面のバリアの形成を防
止する。
領域のアニールを行うプロセスは、注入されたイオンの
アウトディフュージョンを防止し、埋め込みポリシリコ
ン層の導電率の低下およびその界面のバリアの形成を防
止する。
（へ）実施例
以下、製造工程を説明する第１図を参照して本発明の詳
細な説明する。なお、工程番号と図面番号は対応してい
る。
細な説明する。なお、工程番号と図面番号は対応してい
る。
本実施例は以下のＩＯのプロセスよりなる。ただし、以
下の説明で使用する数値は何れも代表的な値であって、
本発明の技術範囲を限定するものではない。
下の説明で使用する数値は何れも代表的な値であって、
本発明の技術範囲を限定するものではない。
１、コンタクト孔エッチ
ウェハ（１）全面に減圧気相成長装置により形成した３
００００００Ａ厚ｎ、膜（３）、このＳｉｎ。
００００００Ａ厚ｎ、膜（３）、このＳｉｎ。
膜（３）上面に常圧気相成長装置により形成した８００
００００Ａ厚Ｐ Ｓ Ｇ （４）からなる絶縁膜にホト
リソグラフィと酸化膜エツチングを使用して０゜８μｍ
Ｘ０．８μｍ、深さ１．１μｍのコンタクト孔（６）を
あける。なお、領域（２）はコンタクトのために格別に
形成された高濃度のコンタクト領域である。
００００Ａ厚Ｐ Ｓ Ｇ （４）からなる絶縁膜にホト
リソグラフィと酸化膜エツチングを使用して０゜８μｍ
Ｘ０．８μｍ、深さ１．１μｍのコンタクト孔（６）を
あける。なお、領域（２）はコンタクトのために格別に
形成された高濃度のコンタクト領域である。
２．ＳｉｓＮ４膜デポジシヨン
減圧気相成長装置によりコンタクト孔（６）の側壁部を
含むウェハ（１）の全面に５００Ａ厚のＳｉｌＮ、膜（
７）を成長させる。
含むウェハ（１）の全面に５００Ａ厚のＳｉｌＮ、膜（
７）を成長させる。
３、 Ｓ ｌ ３Ｎ（膜エッチ
リアクティブイオンエッチ等のドライエツチングにより
異方性エツチングを行い、コンタクト孔（６）の側壁部
のＳｉ、Ｎ、膜のみを残す。
異方性エツチングを行い、コンタクト孔（６）の側壁部
のＳｉ、Ｎ、膜のみを残す。
４、ポリシリコンデポジション
減圧気相成長装置により１２０００人厚のポリンリコン
層（８）を成長させる。
層（８）を成長させる。
５、ポリシリコンエッチバック
ケミカルドライエツチングによりポリシリコン層（８）
の等方性エツチングを行い、コンタクト孔（６）内のポ
リシリコン（８）のみを残す。このとき、Ｓｉ Ｏ！膜
（５）が表面に現れるようにポリシリコン（８）はエッ
チバックされる。
の等方性エツチングを行い、コンタクト孔（６）内のポ
リシリコン（８）のみを残す。このとき、Ｓｉ Ｏ！膜
（５）が表面に現れるようにポリシリコン（８）はエッ
チバックされる。
６、イオン注入
加速電界８０ｋｅＶ、ドーズ量ｌＸｌ０”イオン／ ｃ
ｍ ”の条件にて、ポリシリコン層（８）に”りん１
イオンを打ち込む。
ｍ ”の条件にて、ポリシリコン層（８）に”りん１
イオンを打ち込む。
７、アウトディフュージョン防止膜形戊減圧気相成長成
長装置によって、５００Ａ厚のＳｉ、Ｎ、膜（９）を成
長させる。この後、窒素ガス雰囲気中において、９００
℃、３０ｍ１ｎ、のアニールを行って、イオン注入され
たポリシリコン層（８）をコンタクト領域（２）と同一
導電型かつ高導電率とする。さらに、アニール後Ｓｉ、
Ｎ、膜（９）を除去する。
長装置によって、５００Ａ厚のＳｉ、Ｎ、膜（９）を成
長させる。この後、窒素ガス雰囲気中において、９００
℃、３０ｍ１ｎ、のアニールを行って、イオン注入され
たポリシリコン層（８）をコンタクト領域（２）と同一
導電型かつ高導電率とする。さらに、アニール後Ｓｉ、
Ｎ、膜（９）を除去する。
８、ＡＩスパッタ
ＡＩスパッタ装置により、０．８μｍ厚のＡＩ（アルミ
ニウム）膜（１１）を形成する。
ニウム）膜（１１）を形成する。
９、ＡＩエッチ
ホトリソグラフィとＡＩエツチングにより、アルミ配線
領域（１１）を残す。この後、低温熱処理を行ってアル
ミニウムとシリコンとの接触性を良好なものとする。
領域（１１）を残す。この後、低温熱処理を行ってアル
ミニウムとシリコンとの接触性を良好なものとする。
（ト）発明の効果
以上述べたように本発明によれば、コンタクト几側壁の
ＳｉｌＮ、膜により、ＢＰＳＧからの不純物拡散および
アニール時の横方向拡散が防止されてポリシリコン埋め
込み層の導電率の低下が防止される。
ＳｉｌＮ、膜により、ＢＰＳＧからの不純物拡散および
アニール時の横方向拡散が防止されてポリシリコン埋め
込み層の導電率の低下が防止される。
また、アウトディフュージョン防止膜によりアニール時
の不純物のアウトディフュージョンが防止されて、アル
ミ配線領域と埋め込みポリシリコン層の界面のショット
キーバリアの形成および導電率の低下が防止される。
の不純物のアウトディフュージョンが防止されて、アル
ミ配線領域と埋め込みポリシリコン層の界面のショット
キーバリアの形成および導電率の低下が防止される。
第１図は本発明の詳細な説明する製造工程フローを示す
断面図、 第２図は従来技術を説明する製造工程フローを示す断面
図、 第３図はアニールによる界面不純物濃度の低下を説明す
る図である。 １・・・ウェハ ２・・・コンタク ト領域、 ３・・・Ｓ Ｏ２膜、 ・・・ Ｂ ＳＧ、 ６・・・コンタク ト 孔、 ７． ９・・・Ｓ ３ Ｎ （膜、 １ ・・・Ａ （アルミ ニウム）
断面図、 第２図は従来技術を説明する製造工程フローを示す断面
図、 第３図はアニールによる界面不純物濃度の低下を説明す
る図である。 １・・・ウェハ ２・・・コンタク ト領域、 ３・・・Ｓ Ｏ２膜、 ・・・ Ｂ ＳＧ、 ６・・・コンタク ト 孔、 ７． ９・・・Ｓ ３ Ｎ （膜、 １ ・・・Ａ （アルミ ニウム）
Claims (2)
- （１）コンタクト孔内面を含むウェハの一面にＳｉ＿３
Ｎ＿４膜を成長させる工程、 コンタクト孔側壁部のＳｉ＿３Ｎ＿４膜のみを残す異方
性エッチングする工程、 ウェハの一面にポリシリコン層を形成し、このポリシリ
コンによりコンタクト孔を埋める工程、コンタクト孔内
のポリシリコン層のみを残すポリシリコン層の等方性エ
ッチングする工程、コンタクト孔内のポリシリコン層に
不純物をイオン注入する工程、 アウトディフュージョン防止膜形成後、イオン注入領域
のアニールを行う工程、 前記アウトディフュージョン防止膜除去後、Ａｌ膜を形
成する工程、 Ａｌ膜エッチにより、アルミ配線領域を残す工程とを具
備することを特徴とする半導体装置の製造方法。 - （２）前記アウトディフュージョン防止膜がＳｉ＿３Ｎ
＿４により形成されることを特徴とする請求項１記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208139A JPH0722140B2 (ja) | 1989-08-10 | 1989-08-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208139A JPH0722140B2 (ja) | 1989-08-10 | 1989-08-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0371626A true JPH0371626A (ja) | 1991-03-27 |
| JPH0722140B2 JPH0722140B2 (ja) | 1995-03-08 |
Family
ID=16551284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1208139A Expired - Fee Related JPH0722140B2 (ja) | 1989-08-10 | 1989-08-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722140B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355530B1 (en) * | 2000-07-06 | 2002-03-12 | United Microelectronics Corp. | Method of manufacturing a mask ROM bit line |
| CN115172265A (zh) * | 2022-06-23 | 2022-10-11 | 上海华虹宏力半导体制造有限公司 | 改善bpsg对接触电阻影响的方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010578A (ja) * | 1973-05-24 | 1975-02-03 | ||
| JPS5718702A (en) * | 1980-03-28 | 1982-01-30 | Technical Research Center Obu | Manufacture of regenerated cellulose article and recovery of solvent chemical drug |
| JPS57155726A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS59144174A (ja) * | 1983-02-08 | 1984-08-18 | Nec Corp | 半導体装置 |
| JPS6133253A (ja) * | 1984-07-23 | 1986-02-17 | Toyota Motor Corp | ロボット用回転霧化静電塗装装置 |
| JPS6163059A (ja) * | 1984-09-05 | 1986-04-01 | Hitachi Ltd | 半導体装置 |
| JPS63215080A (ja) * | 1987-03-04 | 1988-09-07 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
| JPH01151232A (ja) * | 1987-12-08 | 1989-06-14 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
-
1989
- 1989-08-10 JP JP1208139A patent/JPH0722140B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010578A (ja) * | 1973-05-24 | 1975-02-03 | ||
| JPS5718702A (en) * | 1980-03-28 | 1982-01-30 | Technical Research Center Obu | Manufacture of regenerated cellulose article and recovery of solvent chemical drug |
| JPS57155726A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS59144174A (ja) * | 1983-02-08 | 1984-08-18 | Nec Corp | 半導体装置 |
| JPS6133253A (ja) * | 1984-07-23 | 1986-02-17 | Toyota Motor Corp | ロボット用回転霧化静電塗装装置 |
| JPS6163059A (ja) * | 1984-09-05 | 1986-04-01 | Hitachi Ltd | 半導体装置 |
| JPS63215080A (ja) * | 1987-03-04 | 1988-09-07 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
| JPH01151232A (ja) * | 1987-12-08 | 1989-06-14 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355530B1 (en) * | 2000-07-06 | 2002-03-12 | United Microelectronics Corp. | Method of manufacturing a mask ROM bit line |
| CN115172265A (zh) * | 2022-06-23 | 2022-10-11 | 上海华虹宏力半导体制造有限公司 | 改善bpsg对接触电阻影响的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0722140B2 (ja) | 1995-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839306A (en) | Method of manufacturing a trench filled with an insulating material in a semiconductor substrate | |
| CA1230431A (en) | Technique for doping from a polysilicon transfer layer | |
| US4502913A (en) | Total dielectric isolation for integrated circuits | |
| US20040033677A1 (en) | Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier | |
| JPH02291136A (ja) | バイポーラ・トランジスタ及びその製造方法 | |
| JPH08203994A (ja) | 半導体装置およびその製造方法 | |
| US4661832A (en) | Total dielectric isolation for integrated circuits | |
| JPH08139278A (ja) | 半導体装置の製造方法 | |
| JP3355601B2 (ja) | ドーパント濃度を高めるための低温拡散法 | |
| JPH0574927A (ja) | 半導体装置の製造方法 | |
| US5071780A (en) | Reverse self-aligned transistor integrated circuit | |
| US5235204A (en) | Reverse self-aligned transistor integrated circuit | |
| JPH0371626A (ja) | 半導体装置の製造方法 | |
| RU1830156C (ru) | Способ изготовлени полупроводниковых приборов | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JPH0371657A (ja) | 半導体装置の製造方法 | |
| US5268313A (en) | Method of manufacturing a semiconductor device having a spacer | |
| JPH03155126A (ja) | 半導体装置の製造方法 | |
| JPH0974132A (ja) | 半導体装置の製造方法 | |
| KR0161190B1 (ko) | 반도체 소자의 제조방법 | |
| US6204127B1 (en) | Method of manufacturing bit lines in memory | |
| JP2790010B2 (ja) | 半導体装置の製造方法 | |
| JPH03163832A (ja) | 半導体装置 | |
| JP2003151986A (ja) | 半導体装置の製造方法 | |
| JPH0682629B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |