JPH0371657A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0371657A JPH0371657A JP20813889A JP20813889A JPH0371657A JP H0371657 A JPH0371657 A JP H0371657A JP 20813889 A JP20813889 A JP 20813889A JP 20813889 A JP20813889 A JP 20813889A JP H0371657 A JPH0371657 A JP H0371657A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon
- contact hole
- barrier metal
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 229920005591 polysilicon Polymers 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 15
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 4
- 239000006104 solid solution Substances 0.000 abstract description 3
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 abstract description 2
- 239000005368 silicate glass Substances 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 23
- 230000007423 decrease Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000001947 vapour-phase growth Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 108010013381 Porins Proteins 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 229910003697 SiBN Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 102000007739 porin activity proteins Human genes 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は半導体装置の製造方法に関し、特に小口径、高
段差のコンタクトの電気的特性の改善を図った半導体装
置の製造方法に関する。
段差のコンタクトの電気的特性の改善を図った半導体装
置の製造方法に関する。
（０従来の技術
半導体装置の集積度の向上に伴って、その内部の素子を
接続するコンタクト孔は小口径、高段差となってきてお
り、Ａｌスパッタによる単純なコンタクト方式ではその
段差部におけるＡｌ膜厚の低下に起因するコンタクト抵
抗の上昇、さらには段差部におけるＡｌ配線の断線が避
けられなくなっている。このため、Ａｌ配線に先だって
コンタクト孔にポリシリコンを埋め込んでステップカバ
レッジを改善するコンタクト方式が提案されている。
接続するコンタクト孔は小口径、高段差となってきてお
り、Ａｌスパッタによる単純なコンタクト方式ではその
段差部におけるＡｌ膜厚の低下に起因するコンタクト抵
抗の上昇、さらには段差部におけるＡｌ配線の断線が避
けられなくなっている。このため、Ａｌ配線に先だって
コンタクト孔にポリシリコンを埋め込んでステップカバ
レッジを改善するコンタクト方式が提案されている。
以下、第２図を参照して従来のポリシリコン埋め込みコ
ンタクトの製造工程を説明する。
ンタクトの製造工程を説明する。
今日、最も一般的な絶縁膜構造は第２図（１）に示され
るような、減圧気相成長装置による３０ｏｏＡＷ−のＳ
ｉｎ、膜（２３）、この上面に常圧気相成長装置により
形成される５ｏｏｏ人厚のＢＰＳＧ（ボロン・ホスホラ
ス・シリケート・グラス以下、ＢＰＳＧと称する） （
２４）の２層構造であって、このような２層構造の絶縁
膜に形成されるボノシリコン埋め込みコンタクトの製造
工程は概略以下のようなものである。なお、工程番号と
図面番号は対応している。
るような、減圧気相成長装置による３０ｏｏＡＷ−のＳ
ｉｎ、膜（２３）、この上面に常圧気相成長装置により
形成される５ｏｏｏ人厚のＢＰＳＧ（ボロン・ホスホラ
ス・シリケート・グラス以下、ＢＰＳＧと称する） （
２４）の２層構造であって、このような２層構造の絶縁
膜に形成されるボノシリコン埋め込みコンタクトの製造
工程は概略以下のようなものである。なお、工程番号と
図面番号は対応している。
１、コンタクトエッチ
ホトリソグラフィと酸化膜エツチングにより、ウェハ（
２１）に予め形成されたコンタクト領域（２２）の上面
に０．８μｍＸｏ、８μｍ、深さ１．１μｍのコンタク
ト孔（２６）をあける。
２１）に予め形成されたコンタクト領域（２２）の上面
に０．８μｍＸｏ、８μｍ、深さ１．１μｍのコンタク
ト孔（２６）をあける。
２、ポリシリコンデポジション
減圧気相成長装置により１２０００人厚のポ９シリコン
層（２７）を成長させる。
層（２７）を成長させる。
３、ポリシリコンエッチバック
ケミカルドライエツチングによりポリシリコン層（２７
〉の等方性エツチングを行い、コンタクト孔（２６）内
部のポリシリコン層（２７）のみを残すようにポリシリ
コン（２７）は図示するようにエッチパックされる。
〉の等方性エツチングを行い、コンタクト孔（２６）内
部のポリシリコン層（２７）のみを残すようにポリシリ
コン（２７）は図示するようにエッチパックされる。
１、イオン注入
ポリシリコン層（２７）に”りん”イオンのイオン注入
を行った後、窒素ガス雰囲気中において９００℃、３０
ｍ１ｎ、のアニールを行い、コンタクト領域（２２）と
同一導電型、かつ高導電率とする。
を行った後、窒素ガス雰囲気中において９００℃、３０
ｍ１ｎ、のアニールを行い、コンタクト領域（２２）と
同一導電型、かつ高導電率とする。
５、Ａｌスパッタ
Ａｌスパッタ装置により、０，８μｍＪｖのＡｌ（アル
ミニウム）膜（２８）を形成する。
ミニウム）膜（２８）を形成する。
６、Ａ１エッチ
ホトリソグラフィとＡｌエツチングにより、アルミ配線
領域（２８）を残す。この後、低温熱処理を行い、アル
ミニウムとシリコンとの接触性を良好なものとする。
領域（２８）を残す。この後、低温熱処理を行い、アル
ミニウムとシリコンとの接触性を良好なものとする。
上記したポリシリコン埋め込みコンタクトはステップカ
バレッジが良好であるため、イオン注入およびアニール
が適正に行われれば電気的特性が極めて良好なコンタク
トが得られる筈である。然るに、これまで設計されたコ
ンタクト性能、即ちコンタクト抵抗およびオーム性が得
られることは少なく、その原因も不明であった。
バレッジが良好であるため、イオン注入およびアニール
が適正に行われれば電気的特性が極めて良好なコンタク
トが得られる筈である。然るに、これまで設計されたコ
ンタクト性能、即ちコンタクト抵抗およびオーム性が得
られることは少なく、その原因も不明であった。
発明者等がこの点につき研究を行った結果、前記プロセ
ス４のアニール時にＢＰＳＧ（２４）からボノシリコン
層（２７）に逆導電型の不純物、ボロンが拡散すること
によりコンペンセートされてポリン１３フ層（２７）の
導電率が低下すること、Ａｌ中に他の目的のため１膜程
度混入されているＳｉがプロセス６のアニール時にアル
ミ配線領域（２８）およびコンタクト孔（２６）のポリ
シリコン層（２７）に析出して、Ｓｉノジュール（ｎｏ
ｄｕｌｅ）を形成し、Ａｌ配線領域（２８）およびポリ
シリコン層（２７）の導電率を低下させること等が解明
された。
ス４のアニール時にＢＰＳＧ（２４）からボノシリコン
層（２７）に逆導電型の不純物、ボロンが拡散すること
によりコンペンセートされてポリン１３フ層（２７）の
導電率が低下すること、Ａｌ中に他の目的のため１膜程
度混入されているＳｉがプロセス６のアニール時にアル
ミ配線領域（２８）およびコンタクト孔（２６）のポリ
シリコン層（２７）に析出して、Ｓｉノジュール（ｎｏ
ｄｕｌｅ）を形成し、Ａｌ配線領域（２８）およびポリ
シリコン層（２７）の導電率を低下させること等が解明
された。
（・・）発明が解決しようとする課題
本発明は従米技術に存する課題の上記した原因の解明に
基づくものであって、小口径、高段差のコンタクトの電
気的特性、即ち電気抵抗、安定性およびオーム性の改善
を図った半導体装置の製造方法を提供することを目的と
する。
基づくものであって、小口径、高段差のコンタクトの電
気的特性、即ち電気抵抗、安定性およびオーム性の改善
を図った半導体装置の製造方法を提供することを目的と
する。
（ニ）課題を解決するための手段
本発明は、コンタクト孔側壁部を含むウェハの一面に５
ｉｓＮ４膜を成長させる工程、コンタクト孔側壁部のＳ
ｉｓＮ ４膜のみを残す異方性エツチングする工程、
ウェハの一面にポリシリコン層を形成し、このポリシリ
コンによりコンタクト孔を埋める工程、コンタクト孔内
のポリシリコンのみを残すポリシリコン層の等方性エツ
チングする工程、コンタクト孔内のポリシリコンに不純
物をイオン注入する工程、バリアメタル膜を形成する工
程、Ａｌ膜を形成する工程、Ａｌ膜およびバリアメタル
膜エッチにより、アルミ配線領域を残す、一連の工程か
らなる。
ｉｓＮ４膜を成長させる工程、コンタクト孔側壁部のＳ
ｉｓＮ ４膜のみを残す異方性エツチングする工程、
ウェハの一面にポリシリコン層を形成し、このポリシリ
コンによりコンタクト孔を埋める工程、コンタクト孔内
のポリシリコンのみを残すポリシリコン層の等方性エツ
チングする工程、コンタクト孔内のポリシリコンに不純
物をイオン注入する工程、バリアメタル膜を形成する工
程、Ａｌ膜を形成する工程、Ａｌ膜およびバリアメタル
膜エッチにより、アルミ配線領域を残す、一連の工程か
らなる。
（，１）作用
コンタクトホール側壁部をＳｉ３Ｎ、膜で被覆する工程
は、ＢＰ ＳＧから埋め込みポリシリコン層への逆導電
型の不純物の拡散によるポリシリコン層の不純物コンペ
ンセーションを防止する。また、バリアメタル膜を形成
するプロセスはＳＩＪツチのＡｌと埋め込みポリシリコ
ンとの固溶反応を防止し、ポリシリコンの相対的な不純
物濃度の低下およびＡ１膜内および埋め込みポリシリコ
ン層のＳｉノジュール（ｎｏｄｕｌｅ）の発生を防止す
る。
は、ＢＰ ＳＧから埋め込みポリシリコン層への逆導電
型の不純物の拡散によるポリシリコン層の不純物コンペ
ンセーションを防止する。また、バリアメタル膜を形成
するプロセスはＳＩＪツチのＡｌと埋め込みポリシリコ
ンとの固溶反応を防止し、ポリシリコンの相対的な不純
物濃度の低下およびＡ１膜内および埋め込みポリシリコ
ン層のＳｉノジュール（ｎｏｄｕｌｅ）の発生を防止す
る。
（へ）実施例
以下、製造工程を説明する第１図を参照して本発明の詳
細な説明する。なお、工程番号と図面番号は対応してい
る。
細な説明する。なお、工程番号と図面番号は対応してい
る。
本実施例は以下の９の工程よりなる。ただし、以下の説
明で使用する数値は何れも代表的な値であって、本発明
の技術範囲を限定するものではない。
明で使用する数値は何れも代表的な値であって、本発明
の技術範囲を限定するものではない。
１、コンタクト孔エッチ
ウェハ（１）全面に減圧気相成長装置により形成した３
０００人厚のＳｉｎｓ膜（３）、このＳｉＯ２膜（３）
上面に常圧気相成長装置により形成した８０００人厚の
ポリＰ Ｓ Ｇ （４）からなる絶縁膜にホトノングラ
フィと酸化膜エツチングを使用して０゜８μｍ×０．８
μｍ、深さ１．１μｍのコンタクト孔（６）をあける。
０００人厚のＳｉｎｓ膜（３）、このＳｉＯ２膜（３）
上面に常圧気相成長装置により形成した８０００人厚の
ポリＰ Ｓ Ｇ （４）からなる絶縁膜にホトノングラ
フィと酸化膜エツチングを使用して０゜８μｍ×０．８
μｍ、深さ１．１μｍのコンタクト孔（６）をあける。
なお、領域（２）はコンタクトのために格別に形成され
た高濃度のコンタクト領域である。
た高濃度のコンタクト領域である。
２、Ｓｉ、Ｎ、膜デポジション
減圧気相成長成長装置によりコンタクト孔（６）の側壁
部を含むウェハ（１）の全面に５０ｏ人厚のＳ ｉ ｚ
Ｎ ４膜（７）を成長させる。
部を含むウェハ（１）の全面に５０ｏ人厚のＳ ｉ ｚ
Ｎ ４膜（７）を成長させる。
３．５ｉｓＮ＋膜エツチ
リアクティブイオンエッチ等のドライエツチングにより
異方性エツチングを行い、コンタクト孔（６）の側壁部
のＳ ｉｓＮ 、膜のみを残す。
異方性エツチングを行い、コンタクト孔（６）の側壁部
のＳ ｉｓＮ 、膜のみを残す。
４、ポリシリコンデポジション
減圧気相成長装置により１２０００人厚のポリシリコン
層（８）を成長させる。
層（８）を成長させる。
５、ポリシリコンエッチバック
ケミカルドライエツチングによりポリシリコン層（８）
の等方性エツチングを行い、コンタクト孔（６）内のポ
リシリコン（８）のみを残す。このとき、Ｓ ｉ Ｏ目
Ｊｊ （５）が表面に現れるようにポリシリコン（８）
はエッチバックされる。
の等方性エツチングを行い、コンタクト孔（６）内のポ
リシリコン（８）のみを残す。このとき、Ｓ ｉ Ｏ目
Ｊｊ （５）が表面に現れるようにポリシリコン（８）
はエッチバックされる。
６、イオン注入
加速電界８０ｋｅＶ、 ドーズ量ｌＸｌ０”イオン／
ｃ ｍ ”の条件にて、ポリシリコン層（８）に”り
ん”イオンを打ち込む。
ｃ ｍ ”の条件にて、ポリシリコン層（８）に”り
ん”イオンを打ち込む。
７、バリアメタルスパッタ
製造工程を説明する第１図（７）には１層構造のバリア
メタル（１１）が示されているが、スパッタリングによ
り形成される、５００λ厚のＴｉ（チタン）膜、さらに
その上面に形成される１０００人厚のＴｉＮ （チタン
ナイトライド）膜あるいはＴ ｉ Ｗ （チタンタング
ステン）膜等の２層構造とすることが好ましい。
メタル（１１）が示されているが、スパッタリングによ
り形成される、５００λ厚のＴｉ（チタン）膜、さらに
その上面に形成される１０００人厚のＴｉＮ （チタン
ナイトライド）膜あるいはＴ ｉ Ｗ （チタンタング
ステン）膜等の２層構造とすることが好ましい。
８、Ａ１スパッタ
Ａｌスパッタ装置により、０．８μｍ厚のＡｌ（アルミ
ニウム）膜（１１）を形成する。
ニウム）膜（１１）を形成する。
９、Ａｌ、バリアメタルエッチ
ホトノングラフィとＡｌ及びバリアメタルエツチングに
より、アルミ配線領域（１１）を残す。この後、低温熱
処理を行ってアルミニウムとシリコンとの接触性を良好
なものとする。
より、アルミ配線領域（１１）を残す。この後、低温熱
処理を行ってアルミニウムとシリコンとの接触性を良好
なものとする。
（ト）発明の効果
以上述べたように本発明によれば、コンタクト孔側壁の
Ｓ ｉＢＮ ４膜により、ＢＰＳＧからの不純物拡散お
よびアニール時の横方向拡散が防止されてポリシリコン
埋め込み層の導電率の低下が防止される。
Ｓ ｉＢＮ ４膜により、ＢＰＳＧからの不純物拡散お
よびアニール時の横方向拡散が防止されてポリシリコン
埋め込み層の導電率の低下が防止される。
また、バリアメタルによりＡｌと埋め込みポリシリコン
層との固溶反応が防止され、シリコンノジュールの発生
による導電率の低下が防止される。
層との固溶反応が防止され、シリコンノジュールの発生
による導電率の低下が防止される。
第１図は本発明の詳細な説明する製造工程フローを示す
断面図、 第２図は従来技術を説明する製造工程フローを示す断面
図である。 １・・・ウェハ ２・・・コンタクト領域、 ３・
・・Ｓｉｏ、膜、 ４・・・ＢＰＳＧ、 ６・・・コ
ンタクト孔、 ９ ・・・ Ｓｉ 、Ｎ４膜、 Ｏ・・・バリアメタ ル、１１・・・Ａｌ （アルミニウム〉。
断面図、 第２図は従来技術を説明する製造工程フローを示す断面
図である。 １・・・ウェハ ２・・・コンタクト領域、 ３・
・・Ｓｉｏ、膜、 ４・・・ＢＰＳＧ、 ６・・・コ
ンタクト孔、 ９ ・・・ Ｓｉ 、Ｎ４膜、 Ｏ・・・バリアメタ ル、１１・・・Ａｌ （アルミニウム〉。
Claims (2)
- （１）コンタクト孔内面を含むウェハの一面にＳｉ＿３
Ｎ＿４膜を成長させる工程、 コンタクト孔側壁部のＳｉ＿３Ｎ＿４膜のみを残す異方
性エッチングする工程、 ウェハの一面にポリシリコン層を形成し、このポリシリ
コンによりコンタクト孔を埋める工程、コンタクト孔内
のポリシリコンのみを残すポリシリコン層の等方性エッ
チングする工程、 コンタクト孔内のポリシリコンに不純物をイオン注入す
る工程、 バリアメタル膜を形成する工程、 Ａｌ膜を形成する工程、 Ａｌ膜およびバリアメタル膜エッチにより、アルミ配線
領域を残す工程とを具備することを特徴とする半導体装
置の製造方法。 - （２）前記バリアメタル膜を形成する工程が、Ｔｉ膜お
よび、その上面に形成されるＴｉＮ膜あるいはＴｉＷ膜
を形成する工程であることを特徴とする請求項１記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208138A JPH0793355B2 (ja) | 1989-08-10 | 1989-08-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208138A JPH0793355B2 (ja) | 1989-08-10 | 1989-08-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0371657A true JPH0371657A (ja) | 1991-03-27 |
| JPH0793355B2 JPH0793355B2 (ja) | 1995-10-09 |
Family
ID=16551268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1208138A Expired - Fee Related JPH0793355B2 (ja) | 1989-08-10 | 1989-08-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793355B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0622832A3 (en) * | 1993-03-17 | 1995-09-27 | Canon Kk | Method of connecting a wiring with a semiconductor region and semiconductor device obtained by this method. |
| KR100244706B1 (ko) * | 1996-11-22 | 2000-03-02 | 김영환 | 반도체 소자 및 그의 제조 방법 |
| JP2007015717A (ja) * | 2005-07-06 | 2007-01-25 | Dainippon Printing Co Ltd | 紙製トレー状容器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010751A (ja) * | 1983-06-30 | 1985-01-19 | Nec Corp | 半導体集積回路装置 |
| JPS6232630A (ja) * | 1985-07-31 | 1987-02-12 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | コンタクトプラグの形成方法 |
| JPS63205951A (ja) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 安定な低抵抗コンタクト |
| JPS6420640A (en) * | 1987-07-15 | 1989-01-24 | Toshiba Corp | Semiconductor device and manufacture thereof |
-
1989
- 1989-08-10 JP JP1208138A patent/JPH0793355B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010751A (ja) * | 1983-06-30 | 1985-01-19 | Nec Corp | 半導体集積回路装置 |
| JPS6232630A (ja) * | 1985-07-31 | 1987-02-12 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | コンタクトプラグの形成方法 |
| JPS63205951A (ja) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 安定な低抵抗コンタクト |
| JPS6420640A (en) * | 1987-07-15 | 1989-01-24 | Toshiba Corp | Semiconductor device and manufacture thereof |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0622832A3 (en) * | 1993-03-17 | 1995-09-27 | Canon Kk | Method of connecting a wiring with a semiconductor region and semiconductor device obtained by this method. |
| KR100244706B1 (ko) * | 1996-11-22 | 2000-03-02 | 김영환 | 반도체 소자 및 그의 제조 방법 |
| JP2007015717A (ja) * | 2005-07-06 | 2007-01-25 | Dainippon Printing Co Ltd | 紙製トレー状容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793355B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2706469B2 (ja) | 半導体装置の製造方法 | |
| JP4711486B2 (ja) | 自己整列トレンチを有するｍｏｓゲートデバイスを形成するプロセス | |
| US5869861A (en) | Coaxial capacitor for DRAM memory cell | |
| US5234850A (en) | Method of fabricating a nitride capped MOSFET for integrated circuits | |
| JP3413876B2 (ja) | 半導体装置 | |
| JP3180599B2 (ja) | 半導体装置およびその製造方法 | |
| US20040033677A1 (en) | Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier | |
| JPH1012718A (ja) | トレンチ素子分離方法 | |
| US5899741A (en) | Method of manufacturing low resistance and low junction leakage contact | |
| JPS62205659A (ja) | 埋込み式拡散デバイスの製造方法 | |
| JPH1197629A (ja) | 半導体装置およびその製造方法 | |
| JP3355601B2 (ja) | ドーパント濃度を高めるための低温拡散法 | |
| JPH08139278A (ja) | 半導体装置の製造方法 | |
| JP2519837B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2812288B2 (ja) | 半導体装置の製造方法 | |
| JPH0371657A (ja) | 半導体装置の製造方法 | |
| JP2685033B2 (ja) | Ｍｉｓ型ｆｅｔおよびその製造方法 | |
| JPH0371626A (ja) | 半導体装置の製造方法 | |
| JPH03155126A (ja) | 半導体装置の製造方法 | |
| JPH03155127A (ja) | 半導体装置の製造方法 | |
| JP2003151986A (ja) | 半導体装置の製造方法 | |
| KR100771534B1 (ko) | 반도체소자의 제조방법 | |
| JPH03163832A (ja) | 半導体装置 | |
| JPS63197332A (ja) | 半導体装置の製造方法 | |
| JPH04106982A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |