JPH0372635A - 電界効果トランジスタのゲート電極形成方法 - Google Patents
電界効果トランジスタのゲート電極形成方法Info
- Publication number
- JPH0372635A JPH0372635A JP1064762A JP6476289A JPH0372635A JP H0372635 A JPH0372635 A JP H0372635A JP 1064762 A JP1064762 A JP 1064762A JP 6476289 A JP6476289 A JP 6476289A JP H0372635 A JPH0372635 A JP H0372635A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- field effect
- aluminum
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、電界効果トランジスタのゲート電極形成方
法に関する。
法に関する。
（従来の技術）
従来より＋！々の層構成の電界効果トランジスタが開発
され、実用に供されてきている。これら電界効果トラン
ジスタでは、通常、コンタクト抵抗を小さくするため、
ソース・オーミック電極及びトレイン・オーミック電極
の形成を高不純物濃度層に設けるようになしている。
され、実用に供されてきている。これら電界効果トラン
ジスタでは、通常、コンタクト抵抗を小さくするため、
ソース・オーミック電極及びトレイン・オーミック電極
の形成を高不純物濃度層に設けるようになしている。
この発明の説明に先立ち、従来のこの種の電界効果トラ
ンジスタとして、逆構造高電子移動度トランジスタ（■
−ロＥＭＴ）！−例に挙げ、ゲト電極の形成工程を含め
て、その製造方法につき簡単に説明する。
ンジスタとして、逆構造高電子移動度トランジスタ（■
−ロＥＭＴ）！−例に挙げ、ゲト電極の形成工程を含め
て、その製造方法につき簡単に説明する。
第２図は、従来典型的な逆構造口ＥＭＴの製造工程図で
あり、各図は製造の主要段階で得られている構造体の概
略的な断面図として示し、断面を表わすハツチング等を
一部分省略しで示しである。
あり、各図は製造の主要段階で得られている構造体の概
略的な断面図として示し、断面を表わすハツチング等を
一部分省略しで示しである。
先ず、第２図（Ａ）に示すように、ＧａＡｓ基板１０上
に、ＧａＡｓバッファ層１２、ＡｎＧａＡｓｎＧａＡｓ
バラフッ層１４ｆＧａＡｓ層１６、Ａｌ２ＧａＡｓスペ
ーサ層１８、ノンドープＧａＡｓ層２０、ｎ −Ｇ 、
ａ Ａ ｓ層２２及びｎ＋−ＧａＡｓ層２４とを順次に
具えた層構造を得、次に、この層構造の一番上側のｎ”
−ＧａＡｓ層２４の表面から、設計に応した適当な箇
所に、例えば＋ｅｏ＋のイオン注入を行って、素子間分
離領域３２を形威し、ゲート電極を形威すべき構造体を
得る。尚、同図において、２６は二次元電子ガスを示し
ている。また、この層構造の各層１０．１２．１４．１
６．１８．２０及び２２て下地３０を形威し、この下地
３０上に一番上側のｎ” −ＧａＡｓ層２４を形成した
構造となっている。
に、ＧａＡｓバッファ層１２、ＡｎＧａＡｓｎＧａＡｓ
バラフッ層１４ｆＧａＡｓ層１６、Ａｌ２ＧａＡｓスペ
ーサ層１８、ノンドープＧａＡｓ層２０、ｎ −Ｇ 、
ａ Ａ ｓ層２２及びｎ＋−ＧａＡｓ層２４とを順次に
具えた層構造を得、次に、この層構造の一番上側のｎ”
−ＧａＡｓ層２４の表面から、設計に応した適当な箇
所に、例えば＋ｅｏ＋のイオン注入を行って、素子間分
離領域３２を形威し、ゲート電極を形威すべき構造体を
得る。尚、同図において、２６は二次元電子ガスを示し
ている。また、この層構造の各層１０．１２．１４．１
６．１８．２０及び２２て下地３０を形威し、この下地
３０上に一番上側のｎ” −ＧａＡｓ層２４を形成した
構造となっている。
次に、この構造体の表面、従って、ｎ＋ＧａＡｓ層２４
の表面に、好ましくは、断面かオバーハング形状となる
適当なレジスト材料例えばしＭＲ（富士薬品工業（株）
製）でレジストパターン３４を形成し、このレジストパ
ターン３４をマスクとして用いて好適な方法例えばＲＩ
ＢＥ（反応性イオンビームエツチング）によって、ゲー
ト電極形成用のリセス３６を形威し、第２図（Ｂ）に示
すような構造体を得る。この場合、リセス３６の深さは
、下地３０に達する深さ従ってこの従来例ではｎ−’Ｇ
ａＡｓ層２２に達する深さとする。通常、リセス３６の
エツチング深さの調整を行って、トランジスタのしきい
値電圧の調整を行なっている。
の表面に、好ましくは、断面かオバーハング形状となる
適当なレジスト材料例えばしＭＲ（富士薬品工業（株）
製）でレジストパターン３４を形成し、このレジストパ
ターン３４をマスクとして用いて好適な方法例えばＲＩ
ＢＥ（反応性イオンビームエツチング）によって、ゲー
ト電極形成用のリセス３６を形威し、第２図（Ｂ）に示
すような構造体を得る。この場合、リセス３６の深さは
、下地３０に達する深さ従ってこの従来例ではｎ−’Ｇ
ａＡｓ層２２に達する深さとする。通常、リセス３６の
エツチング深さの調整を行って、トランジスタのしきい
値電圧の調整を行なっている。
次に、蒸着及びリフトオフ技術を適用して、このリセス
３６によって露出した下地面、この場合にはｎ−ＧａＡ
ｓ層２２の露出面上に、アルミニウム（Ａｎの単層、若
しくは、チタン（Ｔｉ）’／アルミニウム（Ａｎの積層
体（Ｔ ｉ ／ Ａ ｆ２構造）から成るゲート電極３
８を形成し、第２図（Ｃ）に示す構造体を得る。
３６によって露出した下地面、この場合にはｎ−ＧａＡ
ｓ層２２の露出面上に、アルミニウム（Ａｎの単層、若
しくは、チタン（Ｔｉ）’／アルミニウム（Ａｎの積層
体（Ｔ ｉ ／ Ａ ｆ２構造）から成るゲート電極３
８を形成し、第２図（Ｃ）に示す構造体を得る。
次に、このようにして得られた構造体にソース及びトレ
イン用のオーミック電極４０及び４２を通常の方法によ
って形成しで、第２図（Ｄ）に示すような逆構造口ＥＭ
Ｔ％得ていた。
イン用のオーミック電極４０及び４２を通常の方法によ
って形成しで、第２図（Ｄ）に示すような逆構造口ＥＭ
Ｔ％得ていた。
このようにして製造された逆構造臼ＥＭＴのうちゲート
電極３８１ｆｒアルミニウム（Ａｎ （但し、層厚を
２００ＯＡとした）電極で構成したものについて、ショ
ットキー特性を調べた結果を第３図にゲート電圧−ゲー
ト電流特性曲線として示す。
電極３８１ｆｒアルミニウム（Ａｎ （但し、層厚を
２００ＯＡとした）電極で構成したものについて、ショ
ットキー特性を調べた結果を第３図にゲート電圧−ゲー
ト電流特性曲線として示す。
第３図において、横軸にゲート電圧（Ｖ単位）をプロッ
トし及び縦軸にゲート電流（Ａ単位）でプロットして示
しである。曲線工は初回の測定により得られた特性曲線
であり、曲線ＩＩは２回目の測定により得られた特性曲
線であり、いずれもゲト電圧を正に増大させるに従って
、ゲート電流も増大していくことが理解出来る。
トし及び縦軸にゲート電流（Ａ単位）でプロットして示
しである。曲線工は初回の測定により得られた特性曲線
であり、曲線ＩＩは２回目の測定により得られた特性曲
線であり、いずれもゲト電圧を正に増大させるに従って
、ゲート電流も増大していくことが理解出来る。
また、上述のようにして製造した逆構造ＨＥＭＴのうち
ゲート電極３８をチタン（Ｔｉ）／アルミニウム（Ａｎ
構造（但し、Ｔｉの層厚を１０ＯＡとし、アルミニウム
の層厚Ｗ３０００Ａとした）の電極で構成したものにつ
いて、アルミ−ラム電極の場合と同様にしてショットキ
ー特性を調べたところ、図示せずも、ショットキー特性
は安定であった。また、ゲート電流をｌ０ＬＩＡとして
ショットキーの順方向電圧（ＶＦ）（Ｖ単位）は０．４
５Ｖという値となっていた。
ゲート電極３８をチタン（Ｔｉ）／アルミニウム（Ａｎ
構造（但し、Ｔｉの層厚を１０ＯＡとし、アルミニウム
の層厚Ｗ３０００Ａとした）の電極で構成したものにつ
いて、アルミ−ラム電極の場合と同様にしてショットキ
ー特性を調べたところ、図示せずも、ショットキー特性
は安定であった。また、ゲート電流をｌ０ＬＩＡとして
ショットキーの順方向電圧（ＶＦ）（Ｖ単位）は０．４
５Ｖという値となっていた。
（発明が解決しようとする課題）
しかしながら、アルミニウムで構成したゲート電極を具
える逆構造口ＥＭＴの場合には、第３図の特性曲線■及
びＩＩからも理解出来るように、ゲート電圧の印加サイ
クル（最低印加電圧値から最高印加電圧値までゲート電
圧を変えて順次印加し終ったときを一サイクルとする）
を繰り返すと、その繰り返し毎に、対応するゲート電流
値が異なり、しかも、繰り返す毎にゲート電流値か増大
している。このように、ゲート電圧の繰り返し印加毎に
、同一のゲート電圧であっても、これに対応するゲート
電流値が異なってしまい、従って、ショットキー特性が
不安定となっているという問題点かあった。
える逆構造口ＥＭＴの場合には、第３図の特性曲線■及
びＩＩからも理解出来るように、ゲート電圧の印加サイ
クル（最低印加電圧値から最高印加電圧値までゲート電
圧を変えて順次印加し終ったときを一サイクルとする）
を繰り返すと、その繰り返し毎に、対応するゲート電流
値が異なり、しかも、繰り返す毎にゲート電流値か増大
している。このように、ゲート電圧の繰り返し印加毎に
、同一のゲート電圧であっても、これに対応するゲート
電流値が異なってしまい、従って、ショットキー特性が
不安定となっているという問題点かあった。
また、チタン（Ｔｉ）／アルミニウム（Ａｎ構造のゲー
ト電極とした場合には、ショットキの順方向電圧（Ｖ、
）が０．４５Ｖと低いという問題点があった。
ト電極とした場合には、ショットキの順方向電圧（Ｖ、
）が０．４５Ｖと低いという問題点があった。
このような問題点は、上述した逆構造口ＥＭＴに限らす
、オーミック電極を高不純物濃度層上（こ形成して成る
電界効果トランジスタに共通して言える。
、オーミック電極を高不純物濃度層上（こ形成して成る
電界効果トランジスタに共通して言える。
そこで、この発明の目的は、ショットキー特性が安定で
あり、しかも、ショットキーの順方向電圧が高い、電界
効果トランジスタのゲート電極を形成する方法を提供す
ることにある。
あり、しかも、ショットキーの順方向電圧が高い、電界
効果トランジスタのゲート電極を形成する方法を提供す
ることにある。
（課題を解決するための手段）
この目的の遠戚を図るため、この発明によれば、下地上
にソース及びドレイン電極としてのオーミック電極形成
のための高不純物濃度層を具え、この高不純物濃度層の
表面から該下地に達する深さで形成したリセスにゲート
電極を形成するに当り、 リセスに露出する下地面に１５Ａ以下の薄膜の第一アル
ミニウム層と、チタン層と、第二アルミウム層とを、例
えば蒸着又はその他の適当な手法によって、順次（こ設
け、 その後に、少なくともこの第一アルミニウム層と、チタ
ン層との間でアルミニウムとチタンの合金化を図る ことを特徴とする。
にソース及びドレイン電極としてのオーミック電極形成
のための高不純物濃度層を具え、この高不純物濃度層の
表面から該下地に達する深さで形成したリセスにゲート
電極を形成するに当り、 リセスに露出する下地面に１５Ａ以下の薄膜の第一アル
ミニウム層と、チタン層と、第二アルミウム層とを、例
えば蒸着又はその他の適当な手法によって、順次（こ設
け、 その後に、少なくともこの第一アルミニウム層と、チタ
ン層との間でアルミニウムとチタンの合金化を図る ことを特徴とする。
この発明の好適実施によれば、この合金化を３００〜４
２０℃範囲内の適当な温度でのアル工程で行うのが良い
。
２０℃範囲内の適当な温度でのアル工程で行うのが良い
。
（作用）
このようにゲート電極を形成すると、後述する実験デー
タからも明らかなように、ショットキ特性か著しく安定
化すると共に、ショットキーの順方向電圧も高くなる。
タからも明らかなように、ショットキ特性か著しく安定
化すると共に、ショットキーの順方向電圧も高くなる。
（実施例）
以下、図面を参照して、この発明の電界効果トランジス
タのゲート電極形成方法の好適実施例につき説明する。
タのゲート電極形成方法の好適実施例につき説明する。
尚、この実施例を逆構造日ＥＭＴにつき説明する。
第１図は、この発明の電界効果トランジスタのゲート電
極形成方法の説明に供する製造工程図であり、各図は製
造工程中の主要段階で得られている構造体を、この発明
か理解出来る程度に概略的に断面で示してあり、その断
面を表わすハツチング等は一部分を除き省略して示しで
ある。また、各構成成分の形状、寸法及び配置関係は図
示例に限定されるものではない。
極形成方法の説明に供する製造工程図であり、各図は製
造工程中の主要段階で得られている構造体を、この発明
か理解出来る程度に概略的に断面で示してあり、その断
面を表わすハツチング等は一部分を除き省略して示しで
ある。また、各構成成分の形状、寸法及び配置関係は図
示例に限定されるものではない。
先ず、従来と同様に、ＧａＡｓ基板５０上にＧａＡｓバ
ッノア層５２、ＡｕＧａＡｓバッファ層５４、ｎ−Ａｕ
ＧａＡｓ層５６、ＡｎＧａＡｓスペサ層５８、ノンドー
プＧａＡｓ層６０及びｎＧａＡｓ層６２から成る下地７
０と、この下地７０上にｎ” −ＧａＡｓ層６４とを順
次に具えた層構造壱得、次に、この層構造の一番上側の
ｎ＋ＧａＡｓ層６４の表面から、設計に応した適当な箇
所に、例えば＋６０１のイオン注入を行って、素子間分
離領域７２を形成し、ゲート電極を形成すべき構造体を
得る。この構造体自体は従来と同様な構造体であって良
く、これを第１図（Ａ）に示す。
ッノア層５２、ＡｕＧａＡｓバッファ層５４、ｎ−Ａｕ
ＧａＡｓ層５６、ＡｎＧａＡｓスペサ層５８、ノンドー
プＧａＡｓ層６０及びｎＧａＡｓ層６２から成る下地７
０と、この下地７０上にｎ” −ＧａＡｓ層６４とを順
次に具えた層構造壱得、次に、この層構造の一番上側の
ｎ＋ＧａＡｓ層６４の表面から、設計に応した適当な箇
所に、例えば＋６０１のイオン注入を行って、素子間分
離領域７２を形成し、ゲート電極を形成すべき構造体を
得る。この構造体自体は従来と同様な構造体であって良
く、これを第１図（Ａ）に示す。
尚、同図において、６６は二次元電子ガスを示している
。
。
次に、この層構造の一番上側のｎ” −ＧａＡｓ層６４
の表面上に、従来と同様に、ゲート電極の形成のための
レジストパターンを設ける。この実施例では、レジスト
材料として、例えばＬＭＲ（富士薬品工業（株）製）等
の、断面がオーバーハング形状となる適当なレジスト材
料を用いるのが好適である。そして、次に、このレジス
トパターン７４ヲ従来と同様にエツチングマスクとして
用いて、好ましくはＣｎ ２ガスをエツチングガスとし
たＲＩＢ、Ｅ％行っで半導体層構造の一番上側の層であ
るｎ＋−ＧａＡｓ層６４の表面から下地７０の、ｎ−Ｇ
ａＡｓ層６２に至る深さのゲート電極形威用のリセス７
６を形成し、従来と同様な、第１図（Ｂ）に示すような
構造体を得る。
の表面上に、従来と同様に、ゲート電極の形成のための
レジストパターンを設ける。この実施例では、レジスト
材料として、例えばＬＭＲ（富士薬品工業（株）製）等
の、断面がオーバーハング形状となる適当なレジスト材
料を用いるのが好適である。そして、次に、このレジス
トパターン７４ヲ従来と同様にエツチングマスクとして
用いて、好ましくはＣｎ ２ガスをエツチングガスとし
たＲＩＢ、Ｅ％行っで半導体層構造の一番上側の層であ
るｎ＋−ＧａＡｓ層６４の表面から下地７０の、ｎ−Ｇ
ａＡｓ層６２に至る深さのゲート電極形威用のリセス７
６を形成し、従来と同様な、第１図（Ｂ）に示すような
構造体を得る。
次に、このようにして得られた構造体の、リセス７６を
含めた上面全体に、好ましくは、蒸着により、第一アル
ミニウム（Ａｕ）層８０、続いてチタン（Ｔｉ）層８２
、続いて第二アルミニウム（Ａｎ層８４を順次に形成し
て積層体８６壱形威し、第１図（Ｃ）に示すような構造
体を得る。この発明では、第一アルミニウム（４１層８
０を好ましくは１５Ａ以下の膜厚とするが、この実施例
では、１５Ａとした。また、チタン（Ｔｉ）層８２は第
一アルミニウム層８０上に付着していれば良いが、その
膜厚は設計に応じて適当に定めることが出来る。また第
二アルミニウム（Ａ１層８４の膜厚も設計に応じて適当
（こ定めることが出来る。
含めた上面全体に、好ましくは、蒸着により、第一アル
ミニウム（Ａｕ）層８０、続いてチタン（Ｔｉ）層８２
、続いて第二アルミニウム（Ａｎ層８４を順次に形成し
て積層体８６壱形威し、第１図（Ｃ）に示すような構造
体を得る。この発明では、第一アルミニウム（４１層８
０を好ましくは１５Ａ以下の膜厚とするが、この実施例
では、１５Ａとした。また、チタン（Ｔｉ）層８２は第
一アルミニウム層８０上に付着していれば良いが、その
膜厚は設計に応じて適当に定めることが出来る。また第
二アルミニウム（Ａ１層８４の膜厚も設計に応じて適当
（こ定めることが出来る。
尚、この実施例では、−例としてチタン（Ｔｉ）層８２
の膜厚＠１００Ａとし及び第二アルミニウム（Ａｊ２）
層８４の膜厚を３００ＱＡとした。
の膜厚＠１００Ａとし及び第二アルミニウム（Ａｊ２）
層８４の膜厚を３００ＱＡとした。
次に、リフトオフ工程によって、リセス７６外に形成し
た第一アルミニウム（４１層８０／チタン（Ｔｉ）層８
２／第二アルミニウム（Ａ１層８４の積層体８６を除去
し、最終的にゲート電極となるべきリセス７６内の、三
層構造の積層体８６のみを残存させて、その後に少なく
とも第一アルミニウム（Ａβ）層８０とチタン（Ｔｉ）
層層８２との間でアルミニウムとチタンとの合金化が行
われるように、好ましくは３００℃〜４２０℃の範囲内
の適当な温度例えば４２０℃の温度で約１分間アニール
を行って、第１図（Ｄ）に示すようなゲート電極８８が
形成された構造体を得る。尚、アニールの温度及び時間
は、設計に応して適当（こ設定することが出来るし、ま
た、チタン層８２と第二アルミニウム層８４との間で、
チタンとアルミニウムの合金化が部分的に又は全部行わ
れていても良い。
た第一アルミニウム（４１層８０／チタン（Ｔｉ）層８
２／第二アルミニウム（Ａ１層８４の積層体８６を除去
し、最終的にゲート電極となるべきリセス７６内の、三
層構造の積層体８６のみを残存させて、その後に少なく
とも第一アルミニウム（Ａβ）層８０とチタン（Ｔｉ）
層層８２との間でアルミニウムとチタンとの合金化が行
われるように、好ましくは３００℃〜４２０℃の範囲内
の適当な温度例えば４２０℃の温度で約１分間アニール
を行って、第１図（Ｄ）に示すようなゲート電極８８が
形成された構造体を得る。尚、アニールの温度及び時間
は、設計に応して適当（こ設定することが出来るし、ま
た、チタン層８２と第二アルミニウム層８４との間で、
チタンとアルミニウムの合金化が部分的に又は全部行わ
れていても良い。
次に、従来と同様にして、ソース電極としてのオーミッ
ク電極９０及びドレイン電極としてのオミック電極９２
ヲそれぞれ形成して第１図（Ｅ）に示すような逆構造口
ＥＭＴを得る。
ク電極９０及びドレイン電極としてのオミック電極９２
ヲそれぞれ形成して第１図（Ｅ）に示すような逆構造口
ＥＭＴを得る。
次に、この発明のゲート電極形成方法に従って得た逆構
造口ＥＭＴ （ゲート電極：Ａｕ／Ｔｉ／Ａｕ （１５
Ａ／１００Ａ／３０００Ａ））と、この方法に準じて形
成したが、第一アルミニウム層８０の層厚のみを２ＯＡ
として形成した逆構造ＨＥＭＴ （ゲート電極： Ａｊ
ｌ！／Ｔ ｉ／Ａｕ （２０Ａ／１００Ａ／３０００Ａ
））とにつきショットキー特性の安定性及び不安定性図
につき調べた結果を第４図及び第５図にそれぞれ示す。
造口ＥＭＴ （ゲート電極：Ａｕ／Ｔｉ／Ａｕ （１５
Ａ／１００Ａ／３０００Ａ））と、この方法に準じて形
成したが、第一アルミニウム層８０の層厚のみを２ＯＡ
として形成した逆構造ＨＥＭＴ （ゲート電極： Ａｊ
ｌ！／Ｔ ｉ／Ａｕ （２０Ａ／１００Ａ／３０００Ａ
））とにつきショットキー特性の安定性及び不安定性図
につき調べた結果を第４図及び第５図にそれぞれ示す。
これら図は、共に、第３図に対応する図であり、横軸に
ゲート電圧（Ｖ単位）をプロットし及び縦軸にゲート電
流（Ａ単位）でプロットしてそれぞれ示しである。
ゲート電圧（Ｖ単位）をプロットし及び縦軸にゲート電
流（Ａ単位）でプロットしてそれぞれ示しである。
この発明で得られる電界効果トランジスタの場合には、
ゲート電圧の印加サイクルを何回繰り返しても、同一の
ゲート電圧−ゲート電流特性が得られるため、ゲート電
圧−ゲート電流特性曲線は、第４図に特性曲線■で示す
ように、−本の曲線のように重なってしまう。このこと
は、この発明により得られたゲート電極を具える電界効
果トランジスタのショットキー特性が安定していること
を意味する。
ゲート電圧の印加サイクルを何回繰り返しても、同一の
ゲート電圧−ゲート電流特性が得られるため、ゲート電
圧−ゲート電流特性曲線は、第４図に特性曲線■で示す
ように、−本の曲線のように重なってしまう。このこと
は、この発明により得られたゲート電極を具える電界効
果トランジスタのショットキー特性が安定していること
を意味する。
これに対し、第一アルミニウム層８０の層厚のみを２０
Ａとして形成した逆構造口ＥＭＴのショットキー特性は
、第５図に特性曲線■及びＶで示すように、ゲート電圧
の印加サイクル毎に、すなわち、１回目と２回目とでは
、両特性曲線ｒＶ（１回目）及びＶ（２回目）にズレが
生じていることがわかる。このことから、第一アルミニ
ウム層８０の膜厚を２ＯＡとしたゲート電極を具える場
合には、電界効果トランジスタのショットキー特性が従
来と同様依然として不安定であることが理解出来る。
Ａとして形成した逆構造口ＥＭＴのショットキー特性は
、第５図に特性曲線■及びＶで示すように、ゲート電圧
の印加サイクル毎に、すなわち、１回目と２回目とでは
、両特性曲線ｒＶ（１回目）及びＶ（２回目）にズレが
生じていることがわかる。このことから、第一アルミニ
ウム層８０の膜厚を２ＯＡとしたゲート電極を具える場
合には、電界効果トランジスタのショットキー特性が従
来と同様依然として不安定であることが理解出来る。
また、この発明により形成されたゲート電極８８を具え
る電界効果トランジスタの、ゲート電流ｕｌｏｕＡとし
場合のショトキ−の順方向電圧（ｖＦ）は０．５２Ｖで
あり、従来（７） Ｔ ｉ ／ Ａ １２構造のゲート
電極を具える電界効果トランジスタの０．４５Ｖに比べ
て高くなっており、好ましい結果を得た。
る電界効果トランジスタの、ゲート電流ｕｌｏｕＡとし
場合のショトキ−の順方向電圧（ｖＦ）は０．５２Ｖで
あり、従来（７） Ｔ ｉ ／ Ａ １２構造のゲート
電極を具える電界効果トランジスタの０．４５Ｖに比べ
て高くなっており、好ましい結果を得た。
この発明は上述した実施例にのみ限定されるものではな
い。例えば、この発明は上述した層構造の逆構造ＨＥＭ
Ｔでなくても良い。例えば、下地のｎ−ＧａＡｓ層６２
ヲ設けずにノンドープＧａＡｓ層６０に直接ｎ” −Ｇ
ａＡｓ層６４ヲ設けた構造であっても良い。また、下地
の層構造は、上述した実施例で説明したような構造でな
くでも良い。
い。例えば、この発明は上述した層構造の逆構造ＨＥＭ
Ｔでなくても良い。例えば、下地のｎ−ＧａＡｓ層６２
ヲ設けずにノンドープＧａＡｓ層６０に直接ｎ” −Ｇ
ａＡｓ層６４ヲ設けた構造であっても良い。また、下地
の層構造は、上述した実施例で説明したような構造でな
くでも良い。
また、この発明は、このような逆構造口ＥＭＴ以外の構
造であっても、ソース及びドレイン電極としてのオーミ
ック電極を形成すべき層が高不純物濃度層であって、ゲ
ート電極を高不純物濃度層（こ近づけて設ける層構成の
電界効果トランジスタであれば、そのゲート電極の形成
（ζも適用して好適である。
造であっても、ソース及びドレイン電極としてのオーミ
ック電極を形成すべき層が高不純物濃度層であって、ゲ
ート電極を高不純物濃度層（こ近づけて設ける層構成の
電界効果トランジスタであれば、そのゲート電極の形成
（ζも適用して好適である。
また、電界効果トランジスタの形成材料及び導電型等は
、上述した実施例にのみ限定されるものではなく、設計
に応して任意好適な材料及び導電型とすることも出来る
。
、上述した実施例にのみ限定されるものではなく、設計
に応して任意好適な材料及び導電型とすることも出来る
。
（発明の効果）
上述した説明からも明らかなように、この発明の電界効
果トランジスタのゲート電極の形成方法によれば、Ａ
１２ ／ Ｔ ｉ ／ Ａ １２の三層構造としてして
設け、基板側の、最初に設ける第一アルミニウム（Ａ１
層の膜厚を１５Ａ以下に設定し、その後の合金化処理で
少なくとも基板側の第一アルミニウム（Ａ１層のアルミ
ニウムとチタン（Ｔｉ）層のチタンとが合金化させるこ
とによって、ゲート電極を形成する。そして、このよう
にして形成したゲート電極を具えた電界効果トランジス
タであると、そのショットキー特性か従来よりも著しく
安定し、しかも、ショットキーの順方向電圧も従来より
も高くなるという利点を奏し、実用上好適である。
果トランジスタのゲート電極の形成方法によれば、Ａ
１２ ／ Ｔ ｉ ／ Ａ １２の三層構造としてして
設け、基板側の、最初に設ける第一アルミニウム（Ａ１
層の膜厚を１５Ａ以下に設定し、その後の合金化処理で
少なくとも基板側の第一アルミニウム（Ａ１層のアルミ
ニウムとチタン（Ｔｉ）層のチタンとが合金化させるこ
とによって、ゲート電極を形成する。そして、このよう
にして形成したゲート電極を具えた電界効果トランジス
タであると、そのショットキー特性か従来よりも著しく
安定し、しかも、ショットキーの順方向電圧も従来より
も高くなるという利点を奏し、実用上好適である。
第１図は、この発明の電界効果トランジスタのゲート電
極の形成方法の説明に供する逆構造ＨＥＭＴの製造工程
図、 第２図は、従来の電界効果トランジスタのゲト電極の形
成方法の説明に供する逆構造臼ＥＭＴの製造工程図、 第３図は、第２図で説明した方法でゲート電極を形成し
た従来の逆構造ＨＥＭＴのショットキ特性の説明に供す
る、ゲート電圧−ゲート電流特性曲線図、 第４図は、第１図で説明した方法でゲート電極を形成し
た逆構造口ＥＭＴのショットキー特性の説明に供する、
ゲート電圧−ゲート電流特性曲線図、 第５図は、第一アルミニウム層の膜厚を２０Ａとして第
１図で説明した方法に準じてゲート電極を形成した場合
の、逆構造口ＥＭＴのショットキー特性の説明に供する
、ゲート電圧−ゲート電流特性曲線図である。 ６２・ｎ−ＧａＡｓ層 ６４・ｎ” −ＧａＡｓ層 ６６・・・二次元電子ガス、 ７２・・・素子間分離領域、 ７６・・・リセス ８０・・・第一アルミニウム（Ａ１層 ８２・・・チタン（Ｔｉ）層 ８４・・・第二アルミニウム（Ａ１層 ８６・・・積層体、 ８８・・・ゲート電極９
０．９２・・・オーミック電極。 （高不純物濃度層） ７０・・・下地 ７４・・・レジストパターン
極の形成方法の説明に供する逆構造ＨＥＭＴの製造工程
図、 第２図は、従来の電界効果トランジスタのゲト電極の形
成方法の説明に供する逆構造臼ＥＭＴの製造工程図、 第３図は、第２図で説明した方法でゲート電極を形成し
た従来の逆構造ＨＥＭＴのショットキ特性の説明に供す
る、ゲート電圧−ゲート電流特性曲線図、 第４図は、第１図で説明した方法でゲート電極を形成し
た逆構造口ＥＭＴのショットキー特性の説明に供する、
ゲート電圧−ゲート電流特性曲線図、 第５図は、第一アルミニウム層の膜厚を２０Ａとして第
１図で説明した方法に準じてゲート電極を形成した場合
の、逆構造口ＥＭＴのショットキー特性の説明に供する
、ゲート電圧−ゲート電流特性曲線図である。 ６２・ｎ−ＧａＡｓ層 ６４・ｎ” −ＧａＡｓ層 ６６・・・二次元電子ガス、 ７２・・・素子間分離領域、 ７６・・・リセス ８０・・・第一アルミニウム（Ａ１層 ８２・・・チタン（Ｔｉ）層 ８４・・・第二アルミニウム（Ａ１層 ８６・・・積層体、 ８８・・・ゲート電極９
０．９２・・・オーミック電極。 （高不純物濃度層） ７０・・・下地 ７４・・・レジストパターン
Claims (2)
- （１）下地上にソース及びドレイン電極としてのオーミ
ック電極形成のための高不純物濃度層を具え、該高不純
物濃度層の表面から該下地に達する深さで形成したリセ
スにゲート電極を形成するに当り、 該リセスに露出する下地面に１５Å以下の薄膜の第一ア
ルミニウム層と、チタン層と、第二アルミニウム層とを
順次に設ける工程と、 少なくとも前記第一アルミニウム層と、チタン層とを合
金化する工程と を具えることを特徴とする電界効果トランジスタのゲー
ト電極形成方法。 - （２）請求項１の電界効果トランジスタのゲート電極形
成方法において、 前記合金化を３００〜４２０℃範囲内の温度でのアニー
ル工程で行うこと を特徴とする電界効果トランジスタのゲート電極形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064762A JP2503269B2 (ja) | 1989-03-16 | 1989-03-16 | 電界効果トランジスタのゲ―ト電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064762A JP2503269B2 (ja) | 1989-03-16 | 1989-03-16 | 電界効果トランジスタのゲ―ト電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0372635A true JPH0372635A (ja) | 1991-03-27 |
| JP2503269B2 JP2503269B2 (ja) | 1996-06-05 |
Family
ID=13267520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1064762A Expired - Lifetime JP2503269B2 (ja) | 1989-03-16 | 1989-03-16 | 電界効果トランジスタのゲ―ト電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503269B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050021425A (ko) * | 2005-02-11 | 2005-03-07 | 박소은 | 다중 용기 |
| JP2007008570A (ja) * | 2005-07-04 | 2007-01-18 | Dainippon Printing Co Ltd | 注出具、注出具付きパウチ |
| KR200465982Y1 (ko) * | 2010-11-19 | 2013-04-03 | 주식회사 흙살림 | 친환경 곤충 포획기구 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5168775A (en) * | 1974-12-11 | 1976-06-14 | Fujitsu Ltd | Handotaisochino seizohoho |
| JPS5384464A (en) * | 1976-12-29 | 1978-07-25 | Ibm | Schottky barrier contacting device |
| JPS5890784A (ja) * | 1981-11-25 | 1983-05-30 | Nec Corp | 半導体装置 |
| JPS61263168A (ja) * | 1985-05-16 | 1986-11-21 | Nec Corp | 電界効果トランジスタ |
-
1989
- 1989-03-16 JP JP1064762A patent/JP2503269B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5168775A (en) * | 1974-12-11 | 1976-06-14 | Fujitsu Ltd | Handotaisochino seizohoho |
| JPS5384464A (en) * | 1976-12-29 | 1978-07-25 | Ibm | Schottky barrier contacting device |
| JPS5890784A (ja) * | 1981-11-25 | 1983-05-30 | Nec Corp | 半導体装置 |
| JPS61263168A (ja) * | 1985-05-16 | 1986-11-21 | Nec Corp | 電界効果トランジスタ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050021425A (ko) * | 2005-02-11 | 2005-03-07 | 박소은 | 다중 용기 |
| JP2007008570A (ja) * | 2005-07-04 | 2007-01-18 | Dainippon Printing Co Ltd | 注出具、注出具付きパウチ |
| KR200465982Y1 (ko) * | 2010-11-19 | 2013-04-03 | 주식회사 흙살림 | 친환경 곤충 포획기구 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2503269B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112614834B (zh) | 一种增强型与耗尽型hemt器件的集成芯片及制备方法 | |
| JP2503269B2 (ja) | 電界効果トランジスタのゲ―ト電極形成方法 | |
| JPS6190470A (ja) | 化合物半導体装置の製造方法 | |
| JPS63221669A (ja) | 半導体装置用電極及びその製造方法 | |
| JPS63208275A (ja) | 電界効果型トランジスタ | |
| JPS59210672A (ja) | 半導体装置 | |
| JP2682032B2 (ja) | 半導体装置の製造方法 | |
| JPH02197138A (ja) | 電界効果トランジスタ | |
| JPS6324676A (ja) | 半導体装置およびその製造方法 | |
| JPS5812368A (ja) | ＧａＡｓ電界効果トランジスタの製造方法 | |
| JPH024137B2 (ja) | ||
| JPS6169145A (ja) | 半導体基体の製造方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| KR940008124A (ko) | 박막트랜지스터 제조방법 | |
| JPS63304665A (ja) | 半導体装置 | |
| JPH0513466A (ja) | 半導体装置 | |
| JPS628573A (ja) | 半導体装置およびその製造方法 | |
| JPS61239673A (ja) | 半導体装置の製造方法 | |
| JPH01194468A (ja) | オーミック電極構造 | |
| JPS57145377A (en) | Manufacture of schottky barrier type field effect transistor | |
| JPH04287932A (ja) | 半導体装置の製造方法 | |
| JPS62194671A (ja) | ＧａＩｎａｓオ−ミツク性電極の形成方法 | |
| JPH01260816A (ja) | 化合物半導体装置の製造方法 | |
| JPS58219762A (ja) | シヨツトキ−接合の形成方法 | |
| JPS58153374A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |