JPH037286B2 - - Google Patents
Info
- Publication number
- JPH037286B2 JPH037286B2 JP60155515A JP15551585A JPH037286B2 JP H037286 B2 JPH037286 B2 JP H037286B2 JP 60155515 A JP60155515 A JP 60155515A JP 15551585 A JP15551585 A JP 15551585A JP H037286 B2 JPH037286 B2 JP H037286B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- circuit
- base
- ground fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、たとえば音響機器のSEPP（シング
ルエンデツド・プツシユプル）出力回路とか、ビ
デオテープレコーダのモータ駆動出力回路などに
用いられるプツシユプル出力回路に係り、特に出
力端子の接地短絡時に出力トランジスタを保護す
る出力地絡保護回路に関する。
ルエンデツド・プツシユプル）出力回路とか、ビ
デオテープレコーダのモータ駆動出力回路などに
用いられるプツシユプル出力回路に係り、特に出
力端子の接地短絡時に出力トランジスタを保護す
る出力地絡保護回路に関する。
この種の従来の半導体集積回路化されたプツシ
ユプル出力回路の出力地絡保護回路は第２図に示
すように構成されている。即ち、電源１と接地端
との間にNPN形の第１、第２の出力トランジス
タQ1，Q2が直列に接続されており、このトラン
ジスタQ1，Q2の相互接続点が出力端子２に接続
されている。上記出力トランジスタQ1，Q2はプ
ツシユプル駆動されるもので、電源１と第１の出
力トランジスタQ1のベースとの間にはPNP形の
駆動トランジスタQ3が接続されており、第１の
出力トランジスタQ1のべース・エミツタ間電圧
VBE1を分割するために、そのベース・エミツタ間
に第１、第２の抵抗R1，R2が直列に接続されて
いる。そして、上記第１の抵抗R1の両端間に出
力地絡検出用のPNP形のトランジスタQ4のエミ
ツタ・ベース間が接続され、このトランジスタ
Q4のコレクタはカツトオフ制御回路３の入力端
に接続されている。なお、R3は前記トランジス
タQ3のバイアス用抵抗である。
ユプル出力回路の出力地絡保護回路は第２図に示
すように構成されている。即ち、電源１と接地端
との間にNPN形の第１、第２の出力トランジス
タQ1，Q2が直列に接続されており、このトラン
ジスタQ1，Q2の相互接続点が出力端子２に接続
されている。上記出力トランジスタQ1，Q2はプ
ツシユプル駆動されるもので、電源１と第１の出
力トランジスタQ1のベースとの間にはPNP形の
駆動トランジスタQ3が接続されており、第１の
出力トランジスタQ1のべース・エミツタ間電圧
VBE1を分割するために、そのベース・エミツタ間
に第１、第２の抵抗R1，R2が直列に接続されて
いる。そして、上記第１の抵抗R1の両端間に出
力地絡検出用のPNP形のトランジスタQ4のエミ
ツタ・ベース間が接続され、このトランジスタ
Q4のコレクタはカツトオフ制御回路３の入力端
に接続されている。なお、R3は前記トランジス
タQ3のバイアス用抵抗である。
上記出力回路において、出力端子２に接続され
る負荷回路が短絡した場合などの出力地絡時に、
第１の出力トランジスタQ1のコレクタ電流が増
加してそのベース・エミツタ間電圧VBE1が増加す
る。これによつて、抵抗R1，R2の分割電流が検
出用トランジスタQ4のベース・エミツタ間電圧
を越えると、検出用トランジスタQ4がオンにな
り、カツトオフ制御回路３がオンになる。これに
よつて、駆動トランジスタQ3がオフ状態になり、
それまで短絡電流が流れていた第１の出力トラン
ジスタQ1がカツトオフ制御されるので、第１の
出力トランジスタQ1は出力地絡時に起こる大電
力による破壊から保護されることになる。
る負荷回路が短絡した場合などの出力地絡時に、
第１の出力トランジスタQ1のコレクタ電流が増
加してそのベース・エミツタ間電圧VBE1が増加す
る。これによつて、抵抗R1，R2の分割電流が検
出用トランジスタQ4のベース・エミツタ間電圧
を越えると、検出用トランジスタQ4がオンにな
り、カツトオフ制御回路３がオンになる。これに
よつて、駆動トランジスタQ3がオフ状態になり、
それまで短絡電流が流れていた第１の出力トラン
ジスタQ1がカツトオフ制御されるので、第１の
出力トランジスタQ1は出力地絡時に起こる大電
力による破壊から保護されることになる。
しかし、上記従来の出力地絡保護回路において
は、次に述べるような問題がある。(1)出力地絡時
を出力トランジスタQ1のベース・エミツタ間電
圧VBE1の変化に変換して検出しているので、上記
VBE1の温度特性とか製造上のばらつきによる検出
誤差が大きく、保護動作のばらつきが大きくな
る。(2)出力地絡時における出力トランジスタQ1
のVBE1の分割電圧の変化を検出用トランジスタ
Q4により検出しているので、この検出用トラン
ジスタQ4のベース・エミツタ間電圧の温度特性
とか製造上のばらつきによる検出誤差が生じる。
(3)また、出力短絡時の検出系に出力用トランジス
タQ1、検出用トランジスタQ4が含まれており、
かつ両トランジスタQ1，Q4のサイズが異なるの
で、検出レベル設定のための回路設計が困難であ
る。(4)出力トランジスタQ1の出力短絡時電流は
通常出力時の定常電流の数倍の大きな電流とな
り、この出力短絡時に検出用トランジスタQ4を
オン駆動させるだけのベース電流を流し込むこと
ができる大きな電流駆動能力を駆動トランジスタ
Q3に持たせる必要がある。この場合、上記トラ
ンジスタQ3のコレクタ電流ICを決める電流増幅率
hfeの伸びは第３図に示すようにトランジスタの
サイズに依存するので、上記トランジスタQ3の
サイズを大きくとる必要が生じ、チツプサイズが
増大する。
は、次に述べるような問題がある。(1)出力地絡時
を出力トランジスタQ1のベース・エミツタ間電
圧VBE1の変化に変換して検出しているので、上記
VBE1の温度特性とか製造上のばらつきによる検出
誤差が大きく、保護動作のばらつきが大きくな
る。(2)出力地絡時における出力トランジスタQ1
のVBE1の分割電圧の変化を検出用トランジスタ
Q4により検出しているので、この検出用トラン
ジスタQ4のベース・エミツタ間電圧の温度特性
とか製造上のばらつきによる検出誤差が生じる。
(3)また、出力短絡時の検出系に出力用トランジス
タQ1、検出用トランジスタQ4が含まれており、
かつ両トランジスタQ1，Q4のサイズが異なるの
で、検出レベル設定のための回路設計が困難であ
る。(4)出力トランジスタQ1の出力短絡時電流は
通常出力時の定常電流の数倍の大きな電流とな
り、この出力短絡時に検出用トランジスタQ4を
オン駆動させるだけのベース電流を流し込むこと
ができる大きな電流駆動能力を駆動トランジスタ
Q3に持たせる必要がある。この場合、上記トラ
ンジスタQ3のコレクタ電流ICを決める電流増幅率
hfeの伸びは第３図に示すようにトランジスタの
サイズに依存するので、上記トランジスタQ3の
サイズを大きくとる必要が生じ、チツプサイズが
増大する。
本発明は上記の事情に鑑みてなされたもので、
出力地絡時の検出動作のばらつきが少なく、出力
地絡検出回路部の回路設計が容易になり、電源側
出力トランジスタ用の駆動トランジスタとして電
流駆動能力が小さくて済み、集積回路化に際して
そのトランジスタサイズ、ひいてはチツプサイズ
が小さくて済むプツシユプル出力回路の出力地絡
保護回路を提供するものである。
出力地絡時の検出動作のばらつきが少なく、出力
地絡検出回路部の回路設計が容易になり、電源側
出力トランジスタ用の駆動トランジスタとして電
流駆動能力が小さくて済み、集積回路化に際して
そのトランジスタサイズ、ひいてはチツプサイズ
が小さくて済むプツシユプル出力回路の出力地絡
保護回路を提供するものである。
〔発明の概要〕
即ち、本発明のプツシユプル出力回路の出力地
絡保護回路は、プツシユプル出力回路の出力端子
にNPN形の出力地絡検出用トランジスタのエミ
ツタを接続し、このトランジスタのベースを電源
に接続し、そのコレクタをNPN形のカツトオフ
制御用トランジスタのベースに接続し、このカツ
トオフ制御用トランジスタのエミツタを接地し、
そのコレクタをプツシユプル出力回路の電源側出
力トランジスタ用の駆動トランジスタのベースに
接続してなることを特徴とするものである。
絡保護回路は、プツシユプル出力回路の出力端子
にNPN形の出力地絡検出用トランジスタのエミ
ツタを接続し、このトランジスタのベースを電源
に接続し、そのコレクタをNPN形のカツトオフ
制御用トランジスタのベースに接続し、このカツ
トオフ制御用トランジスタのエミツタを接地し、
そのコレクタをプツシユプル出力回路の電源側出
力トランジスタ用の駆動トランジスタのベースに
接続してなることを特徴とするものである。
これによつて、出力地絡時を出力トランジスタ
のベース・エミツタ間電圧に依存しないで検出可
能になり、検出動作のばらつきが少なくなると共
に出力地絡検出回路部の回路設計が容易になる。
また、出力地絡検出系に駆動トランジスタから電
流を供給する必要がなくなるので、その分だけ駆
動トランジスタの電流駆動能力が小さくて済み、
集積回路化に際して駆動トランジスタのサイズ、
ひいてはチツプサイズが小さくて済む。
のベース・エミツタ間電圧に依存しないで検出可
能になり、検出動作のばらつきが少なくなると共
に出力地絡検出回路部の回路設計が容易になる。
また、出力地絡検出系に駆動トランジスタから電
流を供給する必要がなくなるので、その分だけ駆
動トランジスタの電流駆動能力が小さくて済み、
集積回路化に際して駆動トランジスタのサイズ、
ひいてはチツプサイズが小さくて済む。
以下、図面を参照して本発明の一実施例を詳細
に説明する。
に説明する。
第１図において、Q1およびQ2は第１電源１と
接地端との間に直列に接続されたNPN形の第１、
第２の出力トランジスタであり、その相互接続点
は出力端子２に接続されており、上記両トランジ
スタQ1，Q2はプツシユプル駆動される。Q′3は上
記第１の出力トランジスタQ1を駆動するための
PNP形の駆動トランジスタであり、そのエミツ
タは前記第１電源１に接続され、そのコレクタは
前記第１の出力トランジスタQ1のベースに接続
されている。この駆動トランジスタQ′3のベース
は、必要に応じて挿入される抵抗R3を介して前
記第１電源１に接続されると共に、カツトオフ制
御用のNPN形のトランジスタQ5のコレクタ・エ
ミツタ間を介して接続されている。Q6は出力地
絡時を検出するためのNPN形の検出用トランジ
スタであり、そのエミツタは前記出力端子２に接
続され、そのベースは必要に応じて挿入される抵
抗R4を介して第２電源４に接続され、そのコレ
クタは必要に応じて抵抗（図示せず）を介して前
記カツトオフ制御用トランジスタQ5のベースに
接続されている。なお、前記駆動トランジスタ
Q′3のベースおよび第２の出力トランジスタQ2の
ベースには、図示しない前置増幅器から互いに逆
相の駆動制御信号が与えられるようになつてい
る。また、上記第２電源４として第１電源１を共
通に使用するようにしてもよい。
接地端との間に直列に接続されたNPN形の第１、
第２の出力トランジスタであり、その相互接続点
は出力端子２に接続されており、上記両トランジ
スタQ1，Q2はプツシユプル駆動される。Q′3は上
記第１の出力トランジスタQ1を駆動するための
PNP形の駆動トランジスタであり、そのエミツ
タは前記第１電源１に接続され、そのコレクタは
前記第１の出力トランジスタQ1のベースに接続
されている。この駆動トランジスタQ′3のベース
は、必要に応じて挿入される抵抗R3を介して前
記第１電源１に接続されると共に、カツトオフ制
御用のNPN形のトランジスタQ5のコレクタ・エ
ミツタ間を介して接続されている。Q6は出力地
絡時を検出するためのNPN形の検出用トランジ
スタであり、そのエミツタは前記出力端子２に接
続され、そのベースは必要に応じて挿入される抵
抗R4を介して第２電源４に接続され、そのコレ
クタは必要に応じて抵抗（図示せず）を介して前
記カツトオフ制御用トランジスタQ5のベースに
接続されている。なお、前記駆動トランジスタ
Q′3のベースおよび第２の出力トランジスタQ2の
ベースには、図示しない前置増幅器から互いに逆
相の駆動制御信号が与えられるようになつてい
る。また、上記第２電源４として第１電源１を共
通に使用するようにしてもよい。
上記出力回路において、通常のプツシユプル動
作時のうち第２の出力トランジスタQ2がオフ、
第１の出力トランジスタQ1が動作状態のときに
は、出力端子２に現われる所定の直流電位によつ
て検出用トランジスタQ6のベース・エミツタ間
はオフ状態になつており、この検出用トランジス
タQ6のベース・コレクタ間順方向ダイオードを
通じて第２電源４からカツトオフ制御用トランジ
スタQ5をオン駆動するに充分なベース電流が供
給されることによつて、カツトオフ制御用トラン
ジスタQ5はオン状態になつており、駆動トラン
ジスタQ′3は所要のベース電流が流れ、動作状態
になつている。これに対して、通常のプツシユプ
ル動作のうち第１の出力トランジスタQ1がオフ、
第２の出力トランジスタQ2が動作状態のときに
は、出力端子２の電位が低くなり、検出用トラン
ジスタQ6はベース・エミツタ間が順方向にバイ
アスされてオン状態になり、カツトオフ制御用ト
ランジスタQ5はベース電流が供給されなくなつ
てオフ状態になり、駆動用トランジスタQ′3の動
作状態が停止するようになるが、第１の出力トラ
ンジスタQ1がオフ状態の期間内であるので支障
はない。
作時のうち第２の出力トランジスタQ2がオフ、
第１の出力トランジスタQ1が動作状態のときに
は、出力端子２に現われる所定の直流電位によつ
て検出用トランジスタQ6のベース・エミツタ間
はオフ状態になつており、この検出用トランジス
タQ6のベース・コレクタ間順方向ダイオードを
通じて第２電源４からカツトオフ制御用トランジ
スタQ5をオン駆動するに充分なベース電流が供
給されることによつて、カツトオフ制御用トラン
ジスタQ5はオン状態になつており、駆動トラン
ジスタQ′3は所要のベース電流が流れ、動作状態
になつている。これに対して、通常のプツシユプ
ル動作のうち第１の出力トランジスタQ1がオフ、
第２の出力トランジスタQ2が動作状態のときに
は、出力端子２の電位が低くなり、検出用トラン
ジスタQ6はベース・エミツタ間が順方向にバイ
アスされてオン状態になり、カツトオフ制御用ト
ランジスタQ5はベース電流が供給されなくなつ
てオフ状態になり、駆動用トランジスタQ′3の動
作状態が停止するようになるが、第１の出力トラ
ンジスタQ1がオフ状態の期間内であるので支障
はない。
一方、出力地絡時においても、出力端子２の電
位が低くなるので前述したと同様に検出用トラン
ジスタQ6がオン状態になり、カツトオフ制御用
トランジスタQ5がオフ状態になり、駆動トラン
ジスタQ′3が非動作状態になり、これまで短絡電
流が流れていた第１の出力トランジスタQ1がカ
ツトオフ制御される。これによつて、第１の出力
トランジスタQ1は出力地絡時に起こる大電力に
よる破壊から保護されることになる。
位が低くなるので前述したと同様に検出用トラン
ジスタQ6がオン状態になり、カツトオフ制御用
トランジスタQ5がオフ状態になり、駆動トラン
ジスタQ′3が非動作状態になり、これまで短絡電
流が流れていた第１の出力トランジスタQ1がカ
ツトオフ制御される。これによつて、第１の出力
トランジスタQ1は出力地絡時に起こる大電力に
よる破壊から保護されることになる。
上記実施例の出力地絡保護回路によれば、出力
地絡時における短絡電流を第１の出力トランジス
タQ1のベース・エミツタ間電圧に変換すること
なく、出力端子２の電位低下に着目して検出用ト
ランジスタQ6により検出している。したがつて、
検出系に第１の出力トランジスタQ1のベース・
エミツタ間電圧が含まれないことによつて、この
ベース・エミツタ間電圧が有する温度特性のばら
つきとか製造上のばらつきの影響を受けずに検出
可能であり、安定した検出動作ひいては保護動作
が得られる。また、検出系は、第１の出力トラン
ジスタQ1を必要とせず、１個の検出用トランジ
スタQ6で済み、出力地絡検出回路部の回路設計
が容易になる。また、駆動トランジスタQ′3は検
出用トランジスタQ6を駆動する必要はなく、第
１の出力トランジスタQ1のみを駆動すればよい
ので、その電流駆動能力は小さくて済み、集積回
路化に際してトランジスタのサイズひいてはチツ
プサイズが小さくて済む。
地絡時における短絡電流を第１の出力トランジス
タQ1のベース・エミツタ間電圧に変換すること
なく、出力端子２の電位低下に着目して検出用ト
ランジスタQ6により検出している。したがつて、
検出系に第１の出力トランジスタQ1のベース・
エミツタ間電圧が含まれないことによつて、この
ベース・エミツタ間電圧が有する温度特性のばら
つきとか製造上のばらつきの影響を受けずに検出
可能であり、安定した検出動作ひいては保護動作
が得られる。また、検出系は、第１の出力トラン
ジスタQ1を必要とせず、１個の検出用トランジ
スタQ6で済み、出力地絡検出回路部の回路設計
が容易になる。また、駆動トランジスタQ′3は検
出用トランジスタQ6を駆動する必要はなく、第
１の出力トランジスタQ1のみを駆動すればよい
ので、その電流駆動能力は小さくて済み、集積回
路化に際してトランジスタのサイズひいてはチツ
プサイズが小さくて済む。
上述したように本発明のプツシユプル出力回路
の出力地絡保護回路によれば、出力地絡時を出力
端子電位に着用して検出するように検出回路部を
工夫することによつて、出力地絡時の検出動作の
ばらつきが少なく、出力地絡検出回路部の回路設
計が容易になり、電源側出力トランジスタ用の駆
動トランジスタとして電流駆動能力が小さくて済
み、集積回路化に際してそのトランジスタサイ
ズ、ひいてはチツプサイズが小さくて済むなどの
効果が得られる。
の出力地絡保護回路によれば、出力地絡時を出力
端子電位に着用して検出するように検出回路部を
工夫することによつて、出力地絡時の検出動作の
ばらつきが少なく、出力地絡検出回路部の回路設
計が容易になり、電源側出力トランジスタ用の駆
動トランジスタとして電流駆動能力が小さくて済
み、集積回路化に際してそのトランジスタサイ
ズ、ひいてはチツプサイズが小さくて済むなどの
効果が得られる。
第１図は本発明のプツシユプル出力回路の出力
地絡保護回路の一実施例を示す回路図、第２図は
従来のプツシユプル出力回路の出力地絡保護回路
を示す回路図、第３図は第２図中の駆動トランジ
スタのサイズと電流駆動出力との関係を示す特性
図である。 Q1……第１の出力トランジスタ、Q2……第２
の出力トランジスタ、Q′3……駆動トランジスタ、
Q5……カツトオフ制御用トランジスタ、Q6……
出力地絡検出用トランジスタ、１，４……電源、
２……出力端子。
地絡保護回路の一実施例を示す回路図、第２図は
従来のプツシユプル出力回路の出力地絡保護回路
を示す回路図、第３図は第２図中の駆動トランジ
スタのサイズと電流駆動出力との関係を示す特性
図である。 Q1……第１の出力トランジスタ、Q2……第２
の出力トランジスタ、Q′3……駆動トランジスタ、
Q5……カツトオフ制御用トランジスタ、Q6……
出力地絡検出用トランジスタ、１，４……電源、
２……出力端子。
Claims (1)
- １ 電源と接地端との間にそれぞれNPN形の第
１、第２の出力トランジスタQ1，Q2が直列に接
続されて上記両トランジスタQ1，Q2の相互接続
点が出力端子となり、前記電源と第１の出力トラ
ンジスタQ1のベースとの間にPNP形の駆動トラ
ンジスタQ′3が接続され、前記第１の出力トラン
ジスタQ1および前記第２の出力トランジスタQ2
がプツシユプル駆動されるプツシユプル出力回路
の出力地絡保護回路として、前記出力端子に
NPN形の出力地絡検出用トランジスタQ6のエミ
ツタを接続し、このトランジスタQ6のベースを
前記電源あるいは別の電源に接続し、そのコレク
タをNPN形のカツトオフ制御用トランジスタQ5
のベースに接続し、このトランジスタQ5のエミ
ツタを接地し、そのコレクタを前記駆動トランジ
スタQ′3のベースに接続してなることを特徴とす
るプツシユプル出力回路の出力地絡保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60155515A JPS6216609A (ja) | 1985-07-15 | 1985-07-15 | プツシユプル出力回路の出力地絡保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60155515A JPS6216609A (ja) | 1985-07-15 | 1985-07-15 | プツシユプル出力回路の出力地絡保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6216609A JPS6216609A (ja) | 1987-01-24 |
| JPH037286B2 true JPH037286B2 (ja) | 1991-02-01 |
Family
ID=15607740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60155515A Granted JPS6216609A (ja) | 1985-07-15 | 1985-07-15 | プツシユプル出力回路の出力地絡保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6216609A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5834965B2 (ja) * | 1973-11-16 | 1983-07-30 | 株式会社日立製作所 | トランジスタゾウフクカイロ |
-
1985
- 1985-07-15 JP JP60155515A patent/JPS6216609A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6216609A (ja) | 1987-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
| US4821000A (en) | Audio output amplifier | |
| JPH0516691B2 (ja) | ||
| US4199797A (en) | Protective circuit for amplifier circuits | |
| JP4483010B2 (ja) | 電力増幅器用保護回路 | |
| JP3281852B2 (ja) | 増幅回路の保護回路 | |
| JP3438959B2 (ja) | 増幅器の地絡保護回路 | |
| JPS62605B2 (ja) | ||
| JP3036980B2 (ja) | 増幅器 | |
| JP2652910B2 (ja) | ファンモータドライバ回路およびモータ制御装置 | |
| JP2542934Y2 (ja) | 保護回路 | |
| JPS6119536Y2 (ja) | ||
| JPS6352482B2 (ja) | ||
| JP2571745Y2 (ja) | 負荷駆動回路の保護回路 | |
| JPS6231522B2 (ja) | ||
| JP2972245B2 (ja) | 電圧検出機能付基準電圧出力回路 | |
| JPS6119537Y2 (ja) | ||
| JPH071857Y2 (ja) | 出力トランジスタの保護回路 | |
| JP2604497B2 (ja) | 複数出力電源回路 | |
| JPH03746Y2 (ja) | ||
| JPH0744398B2 (ja) | プツシユプル増幅器 | |
| JPS62116004A (ja) | ドライバ | |
| JPH05292655A (ja) | 入力短絡保護回路 | |
| JPS5834965B2 (ja) | トランジスタゾウフクカイロ | |
| JPS5946133B2 (ja) | スイツチング回路 |