JPH0374044U - - Google Patents
Info
- Publication number
- JPH0374044U JPH0374044U JP13580189U JP13580189U JPH0374044U JP H0374044 U JPH0374044 U JP H0374044U JP 13580189 U JP13580189 U JP 13580189U JP 13580189 U JP13580189 U JP 13580189U JP H0374044 U JPH0374044 U JP H0374044U
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- address
- converting
- storage section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Description
第１図は本考案の一実施例の構成を示すブロツ
ク図、第２図は本実施例における真理値表を示す
図、第３図は従来例を示すブロツク図である。 １……データドライブ回路、２……ＲＯＭ制御
回路、３，２７……計数出力データ、４〜７……
インバータ、８〜２３……オアゲート、２４，２
５，２６……アンドゲート。
ク図、第２図は本実施例における真理値表を示す
図、第３図は従来例を示すブロツク図である。 １……データドライブ回路、２……ＲＯＭ制御
回路、３，２７……計数出力データ、４〜７……
インバータ、８〜２３……オアゲート、２４，２
５，２６……アンドゲート。
Claims (1)
- 【実用新案登録請求の範囲】 １ 複数の入力データからなる入力群をアドレス
入力に変換する手段と、前記アドレス入力に対し
、それぞれのアドレス毎にそのアドレス入力の各
ビツトの論理レベルの係数結果を予め決めたデー
タに定めて記憶した記憶部と、その記憶部の定め
たデータを出力するデータ出力手段を設けたメモ
リを有し、 前記複数の入力データに対して、そのデータの
論理レベル数を認識してそれに対応した計数デー
タを出力することを特徴とする論理状態計数回路
。 ２ 前記メモリをＲＯＭで構成したことを特徴と
する請求項１記載の論理状態計数回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13580189U JPH0374044U (ja) | 1989-11-21 | 1989-11-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13580189U JPH0374044U (ja) | 1989-11-21 | 1989-11-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0374044U true JPH0374044U (ja) | 1991-07-25 |
Family
ID=31683044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13580189U Pending JPH0374044U (ja) | 1989-11-21 | 1989-11-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0374044U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52150946A (en) * | 1976-06-11 | 1977-12-15 | Hitachi Ltd | Sequential logical circuit |
| JPS63291108A (ja) * | 1987-05-23 | 1988-11-29 | Nec Corp | プロセツサ |
| JPH02210579A (ja) * | 1989-02-10 | 1990-08-21 | Kokusai Electric Co Ltd | ディジタル情報の一致照合方法 |
-
1989
- 1989-11-21 JP JP13580189U patent/JPH0374044U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52150946A (en) * | 1976-06-11 | 1977-12-15 | Hitachi Ltd | Sequential logical circuit |
| JPS63291108A (ja) * | 1987-05-23 | 1988-11-29 | Nec Corp | プロセツサ |
| JPH02210579A (ja) * | 1989-02-10 | 1990-08-21 | Kokusai Electric Co Ltd | ディジタル情報の一致照合方法 |