JPH0263146U - - Google Patents
Info
- Publication number
- JPH0263146U JPH0263146U JP13990888U JP13990888U JPH0263146U JP H0263146 U JPH0263146 U JP H0263146U JP 13990888 U JP13990888 U JP 13990888U JP 13990888 U JP13990888 U JP 13990888U JP H0263146 U JPH0263146 U JP H0263146U
- Authority
- JP
- Japan
- Prior art keywords
- input
- address
- output
- storage device
- read data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Description
第１図は本考案の一実施例のブロツク図、第２
図は、第１図の読み出し動作時の各部のタイミン
グ図、第３図は、第１図の書き込み動作時におけ
る各部のタイミング図である。 １……メモリ回路、２……並列シフトラツチ、
３……アドレス変換とインクレメント機能付アド
レスラツチ、４……多数決論理、５……セレクタ
ー、６……ＯＲ回路、７……書き込読み出し信号
発生回路。
図は、第１図の読み出し動作時の各部のタイミン
グ図、第３図は、第１図の書き込み動作時におけ
る各部のタイミング図である。 １……メモリ回路、２……並列シフトラツチ、
３……アドレス変換とインクレメント機能付アド
レスラツチ、４……多数決論理、５……セレクタ
ー、６……ＯＲ回路、７……書き込読み出し信号
発生回路。
Claims (1)
- メモリマトリクス、アドレスデコーダ、入出力
回路および入出力制御回路からなる記憶装置にお
いて、該アドレスデコーダの前段にアドレス変換
機能とインクレメント機能のあるアドレスラツチ
と、該入出力回路の後段に複数段のシフトラツチ
と多数決論理及びセレクターを付加することによ
り、連続した複数アドレスに対し、データの書込
みや読み出しを容易にし、而して、読み出したデ
ータを該多数決論理で比較し、誤り確率の小さい
データを出力できることを特徴とした半導体記憶
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13990888U JPH0263146U (ja) | 1988-10-28 | 1988-10-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13990888U JPH0263146U (ja) | 1988-10-28 | 1988-10-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263146U true JPH0263146U (ja) | 1990-05-11 |
Family
ID=31403602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13990888U Pending JPH0263146U (ja) | 1988-10-28 | 1988-10-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263146U (ja) |
-
1988
- 1988-10-28 JP JP13990888U patent/JPH0263146U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5986097U (ja) | ランダム・アクセス・メモリ | |
| JPS58129555U (ja) | インタ−リ−ブされた主記憶装置を具えたデ−タ処理システム | |
| JP3102754B2 (ja) | 情報利用回路 | |
| JPS60157798A (ja) | 半導体メモリ | |
| JPH01164562U (ja) | ||
| JPH0273258U (ja) | ||
| JPH0713860B2 (ja) | 半導体記憶装置 | |
| JPS63234495A (ja) | 書込み制御回路 | |
| JPS6034159Y2 (ja) | 変換回路 | |
| JPS61134989A (ja) | ダイナミック型メモリ | |
| JPH0166697U (ja) | ||
| JPS62117796U (ja) | ||
| JPH0197498U (ja) | ||
| JPS63149497U (ja) | ||
| JPH0191959U (ja) | ||
| JPS6257837U (ja) | ||
| JPH0337699U (ja) | ||
| JPS62146247U (ja) | ||
| JPH0235400U (ja) | ||
| JPS63103151U (ja) | ||
| JPS62110796U (ja) | ||
| JPS6293249U (ja) | ||
| JPS6251598U (ja) | ||
| JPH02138348U (ja) | ||
| JPS63161499U (ja) |