JPH0374050B2 - - Google Patents
Info
- Publication number
- JPH0374050B2 JPH0374050B2 JP2831982A JP2831982A JPH0374050B2 JP H0374050 B2 JPH0374050 B2 JP H0374050B2 JP 2831982 A JP2831982 A JP 2831982A JP 2831982 A JP2831982 A JP 2831982A JP H0374050 B2 JPH0374050 B2 JP H0374050B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- junction
- josephson
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005668 Josephson effect Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
本発明はジヨセフソン効果を用いた電流注入型
パルス発生回路に関する。液体ヘリウム温度付近
の極低温で動作するジヨセフソン接合デバイス
は、従来のシリコン等を用いた半導体デバイスを
はるかに上回る低消費電力特性、高速スイツチン
グ特性を有している。従つてジヨセフソン接合デ
バイスをスイツチング素子あるいは記憶素子とし
て用いたジヨセフソン接合集積回路により電子計
算機を構成すれば、現行の電子計算機よりはるか
に高速かつ低消費電力特性を有する電子計算機が
実現できる可能性がある。
パルス発生回路に関する。液体ヘリウム温度付近
の極低温で動作するジヨセフソン接合デバイス
は、従来のシリコン等を用いた半導体デバイスを
はるかに上回る低消費電力特性、高速スイツチン
グ特性を有している。従つてジヨセフソン接合デ
バイスをスイツチング素子あるいは記憶素子とし
て用いたジヨセフソン接合集積回路により電子計
算機を構成すれば、現行の電子計算機よりはるか
に高速かつ低消費電力特性を有する電子計算機が
実現できる可能性がある。
かかる高速の電子計算機を動作させる為には記
憶回路、論理回路、制御回路等が、短いアクセス
タイムあるいはサイクルタイムで動作する事が必
要である。同時に該記憶回路、論理回路を高速か
つ正確に動作させるに必要な外部タイミングパル
スも立ち上り、立ち下り時間が短く、かつパルス
幅の狭い電流波形をもつている事が必要となる。
憶回路、論理回路、制御回路等が、短いアクセス
タイムあるいはサイクルタイムで動作する事が必
要である。同時に該記憶回路、論理回路を高速か
つ正確に動作させるに必要な外部タイミングパル
スも立ち上り、立ち下り時間が短く、かつパルス
幅の狭い電流波形をもつている事が必要となる。
しかしながら、かかる高速の電流波形をもつパ
ルスを室温下のパルス発生器で実現するのは難し
いだけでなく、実現したとしても室温下の半導体
パルス発生器と液体ヘリウムに浸したジヨセフソ
ン集積回路を接続するケーブルによりパルス波形
が劣化してしまう。従つて室温下の信号源によつ
て発生されたパルス電流をクロツクとし、これと
同期し、かつジヨセフソン論理回路、記憶回路を
高速に動作させるに適した立ち上り時間、立ち下
り時間、パルス幅の狭いパルス電流をジヨセフソ
ン集積回路により発生させる必要がある。
ルスを室温下のパルス発生器で実現するのは難し
いだけでなく、実現したとしても室温下の半導体
パルス発生器と液体ヘリウムに浸したジヨセフソ
ン集積回路を接続するケーブルによりパルス波形
が劣化してしまう。従つて室温下の信号源によつ
て発生されたパルス電流をクロツクとし、これと
同期し、かつジヨセフソン論理回路、記憶回路を
高速に動作させるに適した立ち上り時間、立ち下
り時間、パルス幅の狭いパルス電流をジヨセフソ
ン集積回路により発生させる必要がある。
第１図はジヨセフソンデバイスを用いたパルス
発生回路の従来例を説明する為の図である。図に
おいて１０，１１，１２，１３はそれぞれ臨界電
流値Io，2Io，Io，Ilを有するジヨセフソン接合、
１４はインダクタンス値４Ｌを有するインダクタ
ンス、１５はゲート電流路、１６，１７はゲート
電流Igを２等分する為のインダクタンスで、それ
ぞれインダクタンスLFをもつ。１８，１９は前
記インダクタンス１４と磁気結合した入力線で、
２０は出力線、２１は抵抗値RLをもつ負荷抵抗
体である。本従来例は量子干渉型論理ゲート回路
と単一ジヨセフソン接合を組み合わせて構成され
るパルス発生回路である。このようなパルス発生
回路の動作について説明する。
発生回路の従来例を説明する為の図である。図に
おいて１０，１１，１２，１３はそれぞれ臨界電
流値Io，2Io，Io，Ilを有するジヨセフソン接合、
１４はインダクタンス値４Ｌを有するインダクタ
ンス、１５はゲート電流路、１６，１７はゲート
電流Igを２等分する為のインダクタンスで、それ
ぞれインダクタンスLFをもつ。１８，１９は前
記インダクタンス１４と磁気結合した入力線で、
２０は出力線、２１は抵抗値RLをもつ負荷抵抗
体である。本従来例は量子干渉型論理ゲート回路
と単一ジヨセフソン接合を組み合わせて構成され
るパルス発生回路である。このようなパルス発生
回路の動作について説明する。
まず、該ゲート回路には該ゲート回路の臨界電
流Im（＝4Io）以下のゲート電流Igを流しておき、
続いて入力電流を入力し、該ゲート回路を、電圧
状態にスイツチングさせると、ゲート電流Igは前
記ジヨセフソン接合１３を通つて出力線に出力電
流として流れ出す。該出力電流が接合１３の臨界
電流値を越えると、接合１３は電圧状態に転移
し、出力電流が切れる。この結果、出力線２１に
はパルス電流が流れる事になる。
流Im（＝4Io）以下のゲート電流Igを流しておき、
続いて入力電流を入力し、該ゲート回路を、電圧
状態にスイツチングさせると、ゲート電流Igは前
記ジヨセフソン接合１３を通つて出力線に出力電
流として流れ出す。該出力電流が接合１３の臨界
電流値を越えると、接合１３は電圧状態に転移
し、出力電流が切れる。この結果、出力線２１に
はパルス電流が流れる事になる。
以上の説明からわかる通り、該パルス電流の立
ち上り時間、立ち下り時間は、それぞれ、該ゲー
ト回路のスイツチング時間、ジヨセフソン接合１
３のスイツチング時間で、またパルス幅はこれら
両者の和で与えられる。ジヨセフソン接合デバイ
スは10ピコ秒台でスイツチングする事が知られて
おり、上記の動作によつて得られるパルス電流も
10ピコ秒台の非常に速い立ち上り時間、立ち下り
時間、及び数10ピコ秒程度のパルス幅をもつ事が
可能である。
ち上り時間、立ち下り時間は、それぞれ、該ゲー
ト回路のスイツチング時間、ジヨセフソン接合１
３のスイツチング時間で、またパルス幅はこれら
両者の和で与えられる。ジヨセフソン接合デバイ
スは10ピコ秒台でスイツチングする事が知られて
おり、上記の動作によつて得られるパルス電流も
10ピコ秒台の非常に速い立ち上り時間、立ち下り
時間、及び数10ピコ秒程度のパルス幅をもつ事が
可能である。
しかしながら、このような量子干渉型論理ゲー
ト回路を用いたパルス発生回路においては、入力
線との磁気的な結合を図るインダクタンスが大き
なチツプ面積を要する上、インダクタンス値の正
確な制御が必要である。また該ゲート回路はイン
ダクタンス、およびジヨセフソン接合の容量をと
もに含む為、高速動作上、減衰させなければなら
ない共振現象を有する。さらにこのような回路
は、超電導状態に転移する時、浮遊の磁束をトラ
ツプしやすく、このトラツプされた磁束により誤
動作を起こす。
ト回路を用いたパルス発生回路においては、入力
線との磁気的な結合を図るインダクタンスが大き
なチツプ面積を要する上、インダクタンス値の正
確な制御が必要である。また該ゲート回路はイン
ダクタンス、およびジヨセフソン接合の容量をと
もに含む為、高速動作上、減衰させなければなら
ない共振現象を有する。さらにこのような回路
は、超電導状態に転移する時、浮遊の磁束をトラ
ツプしやすく、このトラツプされた磁束により誤
動作を起こす。
本発明の目的は、従来例の量子干渉型パルス発
生回路に劣らぬ高速動作が可能で、かつ、前記欠
点を除去せしめたジヨセフソン効果を用いた電流
注入型パルス発生回路を提供することにある。
生回路に劣らぬ高速動作が可能で、かつ、前記欠
点を除去せしめたジヨセフソン効果を用いた電流
注入型パルス発生回路を提供することにある。
本発明によれば、一方の電極が接地された第１
のジヨセフソン接合の他方の電極には、第１の抵
抗体の一端、及び第２のジヨセフソン接合の一方
の電極が接続され、上記第１の抵抗体の他端に
は、第３のジヨセフソン接合の一方の電極、及び
ゲート電流供給線が接続され、上記第３のジヨセ
フソン接合の他方の電極には、一端が接地された
第２の抵抗体の他端、及び入力線が接続され、上
記第２のジヨセフソン接合の他方の電極には、出
力線が接続された事を特徴とするジヨセフソン効
果を用いた電流注入型パルス発生回路が得られ
る。
のジヨセフソン接合の他方の電極には、第１の抵
抗体の一端、及び第２のジヨセフソン接合の一方
の電極が接続され、上記第１の抵抗体の他端に
は、第３のジヨセフソン接合の一方の電極、及び
ゲート電流供給線が接続され、上記第３のジヨセ
フソン接合の他方の電極には、一端が接地された
第２の抵抗体の他端、及び入力線が接続され、上
記第２のジヨセフソン接合の他方の電極には、出
力線が接続された事を特徴とするジヨセフソン効
果を用いた電流注入型パルス発生回路が得られ
る。
以下、本発明を図面を用いて詳細に説明する。
第２図は本発明の実施例であるジヨセフソン効
果を用いた電流注入型パルス発生回路を説明する
為の回路図である。図において３１，３２，３３
はそれぞれ臨界電流値I11，I12，I13を有するジヨ
セフソン接合、３４，３５はそれぞれ抵抗値r11，
r12の抵抗体、３６は入力線、３７はゲート電流
供給線、３８は出力線、３９は抵抗値RLの負荷
抵抗体である。本実施例のパルス発生回路では、
パルス発生機能に加え入出力分離機能が付加され
ている。
果を用いた電流注入型パルス発生回路を説明する
為の回路図である。図において３１，３２，３３
はそれぞれ臨界電流値I11，I12，I13を有するジヨ
セフソン接合、３４，３５はそれぞれ抵抗値r11，
r12の抵抗体、３６は入力線、３７はゲート電流
供給線、３８は出力線、３９は抵抗値RLの負荷
抵抗体である。本実施例のパルス発生回路では、
パルス発生機能に加え入出力分離機能が付加され
ている。
次に本実施例のパルス発生回路の動作について
説明する。
説明する。
ゲート電流供給線３７より供給されるゲート電
流Igが接合３２と抵抗体３４よりなる第１の電流
路と、抵抗体３５と接合３１よりなる第２の電流
路に二分される。第１の電流路にIg1、第２の電
流路にIg2の電流が流れている状態において（Ig1
＋Ig2＝Ig）、入力電流Icが入力線３６より注入さ
れると、入力電流Icは、接合３２、抵抗体３５、
接合３１よりなる第３の電流路と抵抗体３４より
なる第４の電流路とに二分されて、第３の電流路
にはIc1、第４の電流路にはIc2が流れるため（Ic1
＋Ic2＝Ic）、接合３２にはゲート電流Ig1と入力電
流Ic1が逆向きに、接合３１にはゲート電流Ig2と
入力電流Ic1が同じ向きに流れ、該接合３１は電
圧状態へスイツチングする。続いてゲート電流Ig
は接合３２と抵抗体３４よりなる電流路と、接合
３３と出力線３８及び負荷抵抗体３９よりなる電
流路に二分されるが、負荷抵抗体３９の値RLを
抵抗体３４の値r11より充分大きく選べば大部分
のゲート電流Igは接合３２と抵抗体３４よりなる
電流路に流れこみ、接合３２を電圧状態へスイツ
チングさせる。この結果、入力電流Icは抵抗体３
４を通つて接地へ流れこみ、ゲート電流Igは接合
３３を通つて出力線３８、及び負荷抵抗体３９へ
流れ、入出力の分離がはかられる。一方、該出力
線３８を流れる電流が接合３３の臨界電流値I13
をこえると、接合３３が電圧状態へスイツチング
し、出力電流が切れる。その結果、出力線３８に
はパルス電流が流れる事になる。またその後、ゲ
ート電流Igは３つの接合のそれぞれの電圧状態に
おける抵抗値に従い分配されて接地へ流れこむ。
流Igが接合３２と抵抗体３４よりなる第１の電流
路と、抵抗体３５と接合３１よりなる第２の電流
路に二分される。第１の電流路にIg1、第２の電
流路にIg2の電流が流れている状態において（Ig1
＋Ig2＝Ig）、入力電流Icが入力線３６より注入さ
れると、入力電流Icは、接合３２、抵抗体３５、
接合３１よりなる第３の電流路と抵抗体３４より
なる第４の電流路とに二分されて、第３の電流路
にはIc1、第４の電流路にはIc2が流れるため（Ic1
＋Ic2＝Ic）、接合３２にはゲート電流Ig1と入力電
流Ic1が逆向きに、接合３１にはゲート電流Ig2と
入力電流Ic1が同じ向きに流れ、該接合３１は電
圧状態へスイツチングする。続いてゲート電流Ig
は接合３２と抵抗体３４よりなる電流路と、接合
３３と出力線３８及び負荷抵抗体３９よりなる電
流路に二分されるが、負荷抵抗体３９の値RLを
抵抗体３４の値r11より充分大きく選べば大部分
のゲート電流Igは接合３２と抵抗体３４よりなる
電流路に流れこみ、接合３２を電圧状態へスイツ
チングさせる。この結果、入力電流Icは抵抗体３
４を通つて接地へ流れこみ、ゲート電流Igは接合
３３を通つて出力線３８、及び負荷抵抗体３９へ
流れ、入出力の分離がはかられる。一方、該出力
線３８を流れる電流が接合３３の臨界電流値I13
をこえると、接合３３が電圧状態へスイツチング
し、出力電流が切れる。その結果、出力線３８に
はパルス電流が流れる事になる。またその後、ゲ
ート電流Igは３つの接合のそれぞれの電圧状態に
おける抵抗値に従い分配されて接地へ流れこむ。
以上の説明からわかる通り、該パルス電流の立
ち上り時間、立ち下り時間はそれぞれ接合３２の
スイツチング時間、接合３３のスイツチング時間
で、またパルス幅はこれら両者の和で与えられ
る。ジヨセフソン接合は10ピコ秒程度でスイツチ
ングする事が知られており、上記の動作によつて
得られるパルス電流も10ピコ秒程度の非常に速い
立ち上り時間、立ち下り時間及び数10ピコ秒程度
のパルス幅をもつ事が可能である。
ち上り時間、立ち下り時間はそれぞれ接合３２の
スイツチング時間、接合３３のスイツチング時間
で、またパルス幅はこれら両者の和で与えられ
る。ジヨセフソン接合は10ピコ秒程度でスイツチ
ングする事が知られており、上記の動作によつて
得られるパルス電流も10ピコ秒程度の非常に速い
立ち上り時間、立ち下り時間及び数10ピコ秒程度
のパルス幅をもつ事が可能である。
該パルス発生回路が広い動作領域にわたつて正
しい動作をする為には下記の設計ルールに従うの
がよい。
しい動作をする為には下記の設計ルールに従うの
がよい。
r11＝2r12＝１／８RL
I11＝2I12＝I13
本発明のパルス発生回路は、第１図従来例の量
子干渉型ゲート回路を用いたパルス発生回路に比
べゲート回路と磁気結合する入力線を設ける必要
がなく、集積回路製造工程が減り、製造が容易と
なる。また本回路は第１図従来例と異なり大きな
インダクタンスを用いていないため回路が小型に
なり、高集積化に適しており、また共振現象が存
在しないため共振現象をおさえる工夫が必要でな
い。さらに超電導ループを用いていないので、浮
遊の磁束をトラツプして誤動作する危険性もな
い。
子干渉型ゲート回路を用いたパルス発生回路に比
べゲート回路と磁気結合する入力線を設ける必要
がなく、集積回路製造工程が減り、製造が容易と
なる。また本回路は第１図従来例と異なり大きな
インダクタンスを用いていないため回路が小型に
なり、高集積化に適しており、また共振現象が存
在しないため共振現象をおさえる工夫が必要でな
い。さらに超電導ループを用いていないので、浮
遊の磁束をトラツプして誤動作する危険性もな
い。
第１図はジヨセフソン効果を用いたパルス発生
回路の従来例を説明するための図で、１０，１
１，１２，１３……ジヨセフソン接合、１４……
インダクタンス、１５……ゲート電流供給線、１
６，１７……インダクタンス、１８，１９……入
力線、２０……出力線、２１……負荷抵抗体を示
す。 第２図は本発明のジヨセフソン効果を用いた電
流注入型パルス発生回路の実施例を説明するため
の回路図であり、３１，３２，３３……ジヨセフ
ソン接合、３４，３５……抵抗体、３６……入力
線、３７……ゲート電流供給線、３８……出力
線、３９……負荷抵抗体を示す。
回路の従来例を説明するための図で、１０，１
１，１２，１３……ジヨセフソン接合、１４……
インダクタンス、１５……ゲート電流供給線、１
６，１７……インダクタンス、１８，１９……入
力線、２０……出力線、２１……負荷抵抗体を示
す。 第２図は本発明のジヨセフソン効果を用いた電
流注入型パルス発生回路の実施例を説明するため
の回路図であり、３１，３２，３３……ジヨセフ
ソン接合、３４，３５……抵抗体、３６……入力
線、３７……ゲート電流供給線、３８……出力
線、３９……負荷抵抗体を示す。
Claims (1)
- １ 一方の電極が接地された第１のジヨセフソン
接合の他方の電極には、第１の抵抗体の一端、及
び第２のジヨセフソン接合の一方の電極が接続さ
れ、上記第１の抵抗体の他端には、第３のジヨセ
フソン接合の一方の電極、及びゲート電流供給線
が接続され、上記第３のジヨセフソン接合の他方
の電極には、一端が接地された第２の抵抗体の他
端、及び入力線が接続され、上記第２のジヨセフ
ソン接合の他方の電極には出力線が接続された事
を特徴とするジヨセフソン効果を用いた電流注入
型パルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2831982A JPS58146126A (ja) | 1982-02-24 | 1982-02-24 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2831982A JPS58146126A (ja) | 1982-02-24 | 1982-02-24 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58146126A JPS58146126A (ja) | 1983-08-31 |
| JPH0374050B2 true JPH0374050B2 (ja) | 1991-11-25 |
Family
ID=12245286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2831982A Granted JPS58146126A (ja) | 1982-02-24 | 1982-02-24 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58146126A (ja) |
-
1982
- 1982-02-24 JP JP2831982A patent/JPS58146126A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58146126A (ja) | 1983-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0048789B1 (en) | Superconducting soliton device | |
| Hinman et al. | Recovered energy logic-a highly efficient alternative to today's logic circuits | |
| JPH0374051B2 (ja) | ||
| JPH0374050B2 (ja) | ||
| JPH0374049B2 (ja) | ||
| JPH0159771B2 (ja) | ||
| JPH0374053B2 (ja) | ||
| US4373138A (en) | Hybrid unlatching flip-flop logic element | |
| JPH0374052B2 (ja) | ||
| JPH0230209B2 (ja) | ||
| Chan et al. | High-speed switching and logic circuits using Josephson devices | |
| Silver et al. | A new concept for ultra-low power and ultra-high clock rate circuits | |
| Whiteley et al. | A three-phase single flux quantum shift register with serial biasing | |
| JP2689878B2 (ja) | ジョセフソンラッチ回路 | |
| Suzuki et al. | Josephson semiconductor interface circuit | |
| JP3459867B2 (ja) | ジョセフソンラッチ回路 | |
| Tantraporn et al. | Si-controlled avalanche logic | |
| Dimov et al. | Design issues for interconnects in densely packaged RSFQ structures | |
| Yamauchi et al. | An up-transition edge-triggered single-shot pulse generator with Josephson devices | |
| JP2765326B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JPH0378008B2 (ja) | ||
| Camden | HIGH-SPEED" TUNNEL-DIODE LOGIC CIRCUITS | |
| JPH0558291B2 (ja) | ||
| JPH0693610B2 (ja) | 超電導論理回路 | |
| JPH0417566B2 (ja) |