JPH0558291B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ジヨセフソン接合装置に関し、特に
ジヨセフソン接合装置から異種論理回路へ信号を
出力するための高電圧信号出力回路に関する。

（従来の技術） 従来ジヨセフソン接合を用いたゲート回路とし
て、抵抗を介して信号電流を負荷回路注入する抵
抗結合型論理回路や、信号電流が作る磁界によつ
てジヨセフソン接合回路をスイツチさせる磁界結
合型回路等の種々の回路方式が知られている。し
かしジヨセフソン接合装置から、半導体論理回路
等の異種論理回路へ信号を出力する方式に関して
は、論理振幅の差が２桁程度以上生じるため、公
開特許公報昭53−145549に示されている様な電圧
を増幅する回路手段が必要となる。

第２図は、特開昭53−145549に示されている従
来のジヨセフソン論理装置と異種の論理回路との
結合回路の回路図を示したものである。ｎ個のジ
ヨセフソンゲートJ₁〜J_oから成るジヨセフソンゲ
ート回路は、ゲート電流I_gにより臨界電流値以下
にバイアスされている。ジヨセフソンゲートJ₁〜
J_oの入力信号線は全て直列接続されてゲート回路
の入力信号線１１となつている。ジヨセフソンゲ
ート回路J₁〜J_oの接続点X₁，X₂から、半導体論
理回路の異種の論理回路への出力信号が取り出さ
れている。

第３図は、前記ジヨセフソンゲート回路の１個
のジヨセフソンゲートの一例を斜視図で示したも
の、第４図は、ジヨセフソンゲート回路のしきい
値特性を示したものである。１個のジヨセフソン
ゲートは、基部電極３１と、対向電極３２と、超
伝導トンネル障壁３３と、入力信号線３４とから
構成されている。本ジヨセフソンゲート回路は、
入力信号線の電流I_Hにより第４図に示すように、
ジヨセフソン接合の臨界電流値I_Cが変化する。従
つて、或るバイアス条件I_gの下に十分大きな入力
信号電流I_Hを印加すると、ジヨセフソンゲート回
路は電圧状態にスイツチする。ここでジヨセフソ
ン接合の形状を、1980年発行のアイ・ビー・エ
ム・ジヤーナル・オブ・リサーチ・アンド・デイ
ベロプメント（IBM Journal of Research and
Development）第24巻第２号第157頁に記載され
ている様な、正弦波形状とすることにより、サイ
ドロープ部４２，４３のI_Cの大きさを、最大の臨
界電流値I_nのたとえば２％以下にすることができ
る。サイドロープ部４２，４３のI_Cの大きさを小
さくする程、多数個直列接続されたジヨセフソン
ゲート回路の電圧状態への転移をより完全に行う
ことができることが知られている。即ち、第２図
のジヨセフソンゲート回路J₁〜J_oが、入力信号電
流I_Hにより全て電圧状態へスイツチする。従つて
接続点X₁，X₂間には、ギヤツプ電圧V_gのｎ倍の
電圧が発生する。即ち、異種論理回路への出力電
圧がｎ倍に増幅されることを示している。

（発明が解決しようとする問題点） しかしながら、上述した従来の高電圧信号出力
回路において、異種論理回路へ出力する電圧振幅
を大きく取る必要があるため、ジヨセフソンゲー
ト回路J₁〜J_oはラツチモードで動作させる必要が
あつた。なぜなら、非ラツチモードでジヨセフソ
ンゲート回路J₁〜J_oを動作させると、各ジヨセフ
ソンゲート回路はギヤツプ電圧のおよそ1/10以下
の電圧しか出力しないため、ジヨセフソンゲート
を多数個直列接続しても十分な電圧振幅を得るこ
とができないからである。よつて、十分な電圧振
幅を非ラツチモードで動作するジヨセフソンゲー
ト回路で得るためには、10倍以上多数のジヨセフ
ソンゲート回路を直列接続しなければならない。
たとえば、ジヨセフソンゲート回路の論理電圧振
幅を2.5mV、異種論理回路の電圧振幅を0.5Vと
すると第２図の従来方式では200個程度のジヨセ
フソンゲートを必要とする。これを、非ラツチモ
ードで動作するジヨセフソンゲートで実現しよう
とすると、約2000個のジヨセフソンゲートが必要
となり、製造上も、回路動作上も実現が非常に困
難となる。

以上のことから、従来の高電圧出力回路は、ラ
ツチモードで動作させなければならず、従つて動
作後ゲート電流I_gを零にすることにより初期状態
にもどす必要があつた。即ちゲート電流I_gはパル
ス波形で供給される必要があつた。しかしなが
ら、0.5V以上の電圧を発生するゲート電流I_gをパ
ルス波形で駆動することは、周波数が低い場合は
容易であるが、周波数が高くなると非常に難しく
なる。即ち、従来方式の高電圧出力回路は、回路
を初期状態へリセツトする必要から、回路の動作
速度に限界が生じ十分な高速動作が行えないとい
う問題があつた。しかも、高電圧出力回路は、一
つの装置において、多数個必要であることから、
前記のパルス波形電流供給電源は、多大の電流が
必要とされる。従つて多数個のパルス波形増幅回
路が必要とされ、装置コストを増大させていた。

本発明の目的は、上記の問題を解決し、高速で
動作する高電圧信号出力回路を提供することにあ
る。

本発明の他の目的は、高電圧信号出力回路の電
源供給回路を簡単にし、装置のコストを低下する
ことにある。

（問題点を解決するための手段） 本発明のジヨセフソン高電圧信号出力回路は、
少くとも１個の信号入力手段を有し、複数個直列
接続されたジヨセフソンゲートから成る第１のジ
ヨセフソンゲート回路と、前記第１のジヨセフソ
ンゲート回路に１次側を直列接続され２次側を出
力回路に接続された変成器と、前記第１のジヨセ
フソンゲート回路と変成器とから成る回路に並列
接続され、少くとも１個の信号入力手段を有し、
複数個直列接続されたジヨセフソンゲートから成
る第２のジヨセフソンゲート回路と、前記第２の
ジヨセフソンゲート回路に並列接続されたゲート
電流供給手段とから構成される。

（作用） ゲート電流供給手段から、ジヨセフソンゲート
回路にゲート電流I_gが供給されている状態を仮定
する。この状態で第２のジヨセフソンゲート回路
の信号入力手段へジヨセフソン接合装置の最終段
からの出力信号が入力されると、第２のジヨセフ
ソンゲート回路は電圧状態へスイツチする。従つ
て、ゲート電流I_gは、第２のジヨセフソンゲート
回路から、第１のジヨセフソンゲート回路と変成
器へ送出される。よつて、変成器の２次側に接続
されている異種の論理回路へ、高電圧の信号が送
られる。変成器の２次側に生じた高電圧信号は、
異種の論理回路の入力端部の負荷インピーダンス
と、変成器の２次側の出力インピーダンスで定ま
る時定数で零に減衰する。従つて第２のジヨセフ
ソンゲート回路の両端の電圧も、出力電圧の減衰
に合せて零となる。ここで発生される高電圧出力
電圧の振幅と減衰の時定数で定まるパルス幅は、
異種論理回路が動作するに十分な値に設定され
る。以上の様にして、ジヨセフソン装置から異種
の理論回路へ信号が伝送され、異種論理回路が動
作する。

次に、高電圧信号出力回路を初期状態へ戻すた
めに、第１のジヨセフソンゲート回路の信号入力
手段へリセツト信号を入力する。リセツト信号の
入力により、第１のジヨセフソンゲート回路は電
圧状態にスイツチし、第１のジヨセフソンゲート
回路へ流れていたゲート電流は、第２のジヨセフ
ソンゲート回路へ戻される。この時、異種の論理
回路の入力端部には、前記と逆極性の高電圧信号
が発生する。しかし、信号の極性が逆であること
と、逆極性の信号の振幅が前記の出力信号振幅と
同等以下であることから、異種の論理回路はスイ
ツチしない。これは従来のシリコン半導体等で構
成される異種の論理回路の入力信号の動作条件か
ら明らかである。このリセツト時に生ずる逆極性
の高電圧信号も、前述したと同様、異種の論理回
路入力端部の負荷インピーダンスと変成器２次側
の出力インピーダンスで定まる定数で零に減衰す
る。以上の様にして、高電圧出力回路は、初期状
態へリセツトされる。

以上説明したように、本発明の回路は直流電源
で駆動しても動作するため、電源回路が簡単にな
ると供に、ゲート電流の供給も容易となり装置コ
ストの低下が図られる。

（実施例） 次に本発明の実施例について図面を参照して説
明する。

第１図は本発明の好ましい実施例を示す回路図
である。この実施例は、入力信号線１を有するｎ
個の第１のジヨセフソンゲート回路K₁〜K_oと、
１次側自己インダクタンスL₁，２次側自己イン
ダクタンスL₂、相互インダクタンスＭを有する
変成器３の１次側とが直列接続されて、接続点
X₁と接続点X₂間に接続されている。同じく入力
信号線２を有する第２のジヨセフソンゲート回路
J₁〜J_oが接続点X₁と接続点X₂間接続されて構成
される。さらに、接続点X₁と接続点X₂に、ゲー
ト電流I_gを供給する手段としての直流電源４から
ゲート電流I_gが注入されている。変成器３の２次
側は異種論理回路へ接続されている。本例におけ
るジヨセフソンゲート数をｎ＝40、変成器３の電
圧増幅率を５とする。

本実施例は以下の如く動作する。

動作初期状態においてゲート電流I_gは第２のジ
ヨセフソンゲート回路を流れている。ジヨセフソ
ン接合装置の最終段から第２のジヨセフソンゲー
ト回路の入力信号線２へ信号電流I_Hが注入され
る。ゲート電流I_gと信号電流I_Hによる第２のジヨ
セフソンゲート回路の動作点をしきい値の外（電
圧状態）に選んであるので、第２のジヨセフソン
ゲート回路J₁〜J_oが電圧状態へスイツチする。従
つてゲート電流I_gは、第２のジヨセフソンゲート
回路から変成器３の１次側へ転送される。ジヨセ
フソンゲート１個当りの出力電圧をV_gとすると
変成器の１次側にnV_gの電圧が発生する。変成器
３の電圧増幅率を５としているので、２次側には
5nV_gの電圧が発生する。従つて異種の論理回路
の入力端部に、電圧V₀＝5nV_g、電流I₀Ig／５
の出力信号が加えられる。ここでV_g＝2.5mVと
するとｎ＝40としているので5nV_g＝0.5Vとなり、
0.5V論理振幅が得られることが分かる。即ち、
200倍の電圧増幅率が本実施例により得られる。

ここで異種の論理回路の入力端部における負荷
抵抗をR₁、ジヨセフソンゲートJ₁〜J_oのサブギヤ
ツプ抵抗をR_gとする。通常、nR_g≫25R₁となるの
で、変成器３の出力電圧5nV_gは、ほぼL₂／R₁の
時定数で零に減衰する。時定数L₂／R₁を異種の
論理回路が動作するに十分な値たとえば0.1nsec
程度に設定しておく。この時、R₁＝1250Ωとする
と、L₂＝0.125μHとなる。従つて、第２のジヨセ
フソンゲート回路がスイツチして0.3nsec後には
変成器の出力電圧V₀は25mV程度に減衰する。こ
の時、第２のジヨセフソンゲート回路J₁〜J_oの両
端の電圧も、5mV程度に減衰しているので、ジ
ヨセフソンゲート回路J₁〜J_oは電圧状態から超伝
導状態へ復帰している。

続いて、第１のジヨセフソンゲート回路の入力
信号線１へリセツト電流I_Rが注入されると、第１
のジヨセフソンゲートK₁〜K_oは電圧状態へスイ
ツチする。従つてゲート電流I_gは、第１のジヨセ
フソンゲート回路側から第２のジヨセフソンゲー
ト回路J₁〜J_oへ戻される。この時、異種論理回路
への出力電圧V₀として、V₀−5nV_g−0.5Vと
負の電圧が生じる。しかし、この負電圧は、異種
論理回路の逆耐電圧以下であるので、異種論理回
路はスイツチしない。この時の異種論理回路の入
力部での負荷抵抗をR₂とする。通常信号出力線
はインピーンダンスの一致が図られるのでR₂
R₁と置ける。従つて、リセツト信号入力後
0.3msec後には、前述と同様出力電圧V₀はV₀
25mV、第１のジヨセフソンゲート回路K₁〜K_o
の両端の電圧は5mV程度に減衰する。従つて第
１のジヨセフソンゲート回路も0.3nsec後までに
は電圧状態から超伝導状態へ復帰している。以上
のようにして高電圧出力回路が初期状態へ戻され
る。

以上の説明から本実施例は、1nsec以下の高速
周期で動作することが分る。異種論理回路の応答
速度がさらに速くなつた場合に対しても、時定数
を選定することにより容易に対応することができ
る。即ち、本発明の回路は、従来の回路に比して
容易に高速動作に追従できることが分る。

さらに本発明の回路は、ジヨセフソン接合装置
から発生される駆動信号とリセツト信号で動作す
るので、ジヨセフソン接合装置との間の位相調整
を行う必要がない。よつて、本回路は、回路の個
数に関係なく制御できるので制御が容易であると
伴に、高速化も容易に行える。

なお、本実施例において、変成器の電圧増幅率
を５、ジヨセフソンゲートの個数をｎ＝40とした
が、異なる電圧増幅率と異なる個数のシヨセフソ
ンゲートを用いた組合せによつても同一の回路が
実現できることは明らかである。又、本回路の出
力電圧と出力電流は、異種論理回路の論理振幅に
合せて定められるものである。

以上で述べた本発明の回路に用いられているジ
ヨセフソンゲートは、正弦波形状等をした従来の
ゲートが用いられる。

（発明の効果） 以上説明したように、本発明の回路は、直流電
源で駆動できるので、電源回路が簡単になり装置
コストを下げることができる。又、本発明の回路
は、ジヨセフソン接合装置から発生される制御信
号で動作するので、回路個数に関わりなく位相等
の制御が容易に行えるので、高速化も容易に行え
る。さらに回路の動作速度は、用いる素子のパラ
メータ値を選ぶことによつて容易に変えられるこ
とから、高速化が容易に行える効果を持つ。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２
図は従来の高電圧信号出力回路の回路図、第３図
は、ジヨセフソンゲートの構造を示す斜視図、第
４図はジヨセフソンゲートのしきい値特性であ
る。 K₁〜K_o……第１のジヨセフソンゲート回路、
J₁〜J_o……第２のジヨセフソンゲート回路、１，
２，１１……入力信号線、３……変成器、４……
直流電源、３１……基部電極、３２……対向電
極、３３……超伝導トンネル障壁、３４……入力
信号線、４２，４３……サイドローブ。

Claims (1)

【特許請求の範囲】
1. １ 少くとも１個の信号入力手段を有し、複数個
   直列接続されたジヨセフソンゲートから成る第１
   のジヨセフソンゲート回路と、前記第１のジヨセ
   フソンゲート回路に１次側を直列接続され２次側
   を出力回路に接続された変成器と、前記第１のジ
   ヨセフソンゲート回路と、変成器とから成る回路
   に並列接続され、少くとも１個の信号入力手段を
   有し、複数個直列接続されたジヨセフソンゲート
   から成る第２のジヨセフソンゲート回路と、前記
   第２のジヨセフソンゲート回路に並列接続された
   ゲート電流供給手段とから成ることを特徴とする
   ジヨセフソン高電圧信号出力回路。