JPH0375572A - 出力電流検出回路装置 - Google Patents
出力電流検出回路装置Info
- Publication number
- JPH0375572A JPH0375572A JP21184889A JP21184889A JPH0375572A JP H0375572 A JPH0375572 A JP H0375572A JP 21184889 A JP21184889 A JP 21184889A JP 21184889 A JP21184889 A JP 21184889A JP H0375572 A JPH0375572 A JP H0375572A
- Authority
- JP
- Japan
- Prior art keywords
- current
- value
- circuit
- detection circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、出力電流検出回路装置に関する。
［従来の技術］
従来の電流検出回路は、第５図に示すように、電源１が
抵抗２を介してＰチャンネルのＭＯＳ）ランジスタ（以
下ＰＭＯ９と記す）３のソースに接続され、ＰＭＯＳト
ランジスタ３のドレインが出力端子４に接続される回路
であって、抵抗２を流れる電圧を測定する電圧検出回路
５が抵抗２と並列に接続されている。又、ＰＭＯＳトラ
ンジスタ３のゲートは制御信号が供給される入力端子６
に接続される。
抵抗２を介してＰチャンネルのＭＯＳ）ランジスタ（以
下ＰＭＯ９と記す）３のソースに接続され、ＰＭＯＳト
ランジスタ３のドレインが出力端子４に接続される回路
であって、抵抗２を流れる電圧を測定する電圧検出回路
５が抵抗２と並列に接続されている。又、ＰＭＯＳトラ
ンジスタ３のゲートは制御信号が供給される入力端子６
に接続される。
このように構成される電流検出回路の設定電流値をｈ・
抵抗２及び出力端子４を流れる電流値をＩｏ、電圧検出
回路５の電位差をＶｏ、電圧検出回路５の設定電位差を
ｖｌ、抵抗２の抵抗値をＲ５、とすれば、電流値１ｏが
設定電流値１１以上の電流値となったときに電圧検出回
路５より信号が送出されるように、電圧検出回路５は、
Ｖｌ−Ｒ＋’ｌ＋となるように設定電位差ｖｌが設定さ
れる。よって、電圧検出回路５は、電位差Ｖｏが設定電
位差ｖｌより大きくなったとき、即ち、Ｖ。
抵抗２及び出力端子４を流れる電流値をＩｏ、電圧検出
回路５の電位差をＶｏ、電圧検出回路５の設定電位差を
ｖｌ、抵抗２の抵抗値をＲ５、とすれば、電流値１ｏが
設定電流値１１以上の電流値となったときに電圧検出回
路５より信号が送出されるように、電圧検出回路５は、
Ｖｌ−Ｒ＋’ｌ＋となるように設定電位差ｖｌが設定さ
れる。よって、電圧検出回路５は、電位差Ｖｏが設定電
位差ｖｌより大きくなったとき、即ち、Ｖ。
＝Ｒ＋’ｉｏ ＞ｖ＋のとき、検出信号を例えばＰＭＯ
Ｓトランジスタ３のゲートに送出しＰＭＯＳトランジス
タ３をオフ状態とし、流れる電流を遮断する。
Ｓトランジスタ３のゲートに送出しＰＭＯＳトランジス
タ３をオフ状態とし、流れる電流を遮断する。
［発明が解決しようとする課題］
上述した従来の電流検出回路では、過電流を検出するた
めに、電流通路に抵抗を介しそこで生じる電圧降下によ
り電流を検出しているため、正常動作時の電力損失は、
抵抗２における損失とＰＭＯＳトランジスタ３における
損失との両方の損失があり、電力損失が大きく、又電源
と出力端子間における電圧降下値、いわゆる残留電圧が
高いという問題点がある。
めに、電流通路に抵抗を介しそこで生じる電圧降下によ
り電流を検出しているため、正常動作時の電力損失は、
抵抗２における損失とＰＭＯＳトランジスタ３における
損失との両方の損失があり、電力損失が大きく、又電源
と出力端子間における電圧降下値、いわゆる残留電圧が
高いという問題点がある。
又、上述の電流検出回路を短絡保護回路として使用する
場合、電流検出回路の出力端子が短絡したときに出力電
流値Ｉｏが設定電流値りを越えなければ保護回路として
の作用をしない。すなわち、電流値の変化を抵抗を介し
た電圧降下にて検出していることより、回路素子等の特
性のばらつきにより、出力端子は実際に短絡しているの
に電圧検出回路の電位差ＶＯが設定電位差ＶＩを越えず
短絡保護回路として動作しないという状態も生じ、動作
が不確実であるという問題点がある。このため電流検出
回路を集積回路化するときにはプロセスのばらつきを考
慮して、短絡時には出力電流値１ｏが確実に設定電流値
りを越えるようにＰＭＯＳ）ランジメタ３のトランジス
タサイズは大きめにする必要があり、したがってパター
ン面積が大きくなるという欠点がある。
場合、電流検出回路の出力端子が短絡したときに出力電
流値Ｉｏが設定電流値りを越えなければ保護回路として
の作用をしない。すなわち、電流値の変化を抵抗を介し
た電圧降下にて検出していることより、回路素子等の特
性のばらつきにより、出力端子は実際に短絡しているの
に電圧検出回路の電位差ＶＯが設定電位差ＶＩを越えず
短絡保護回路として動作しないという状態も生じ、動作
が不確実であるという問題点がある。このため電流検出
回路を集積回路化するときにはプロセスのばらつきを考
慮して、短絡時には出力電流値１ｏが確実に設定電流値
りを越えるようにＰＭＯＳ）ランジメタ３のトランジス
タサイズは大きめにする必要があり、したがってパター
ン面積が大きくなるという欠点がある。
本発明はこのような問題点を解決するためになされたも
ので、電流検出回路における電力損失や残留電圧が小さ
く、又短絡保護回路として使用した場合に動作が確実な
出力電流検出回路装置を提供することを目的とする。
ので、電流検出回路における電力損失や残留電圧が小さ
く、又短絡保護回路として使用した場合に動作が確実な
出力電流検出回路装置を提供することを目的とする。
［課題を解決するための手段］
本発明は、入力信号により出力側へ電流を流す第【の素
子と、 第Ｉの素子を流れる電流の値と同一の値の電流を設定可
能な定電流発生手段と、 上記第１の素子を流れる電流値と上記定電流発生手段よ
り送出される電流値とを比較し、その比較結果に従い検
出信号を送出する比較器と、を備えたことを特徴とする
。
子と、 第Ｉの素子を流れる電流の値と同一の値の電流を設定可
能な定電流発生手段と、 上記第１の素子を流れる電流値と上記定電流発生手段よ
り送出される電流値とを比較し、その比較結果に従い検
出信号を送出する比較器と、を備えたことを特徴とする
。
［作用］
上記のように構成することで、比較器は、定電流発生手
段が送出する電流の値を基準とし、第１の素子を流れる
電流の値が前記基準の電流値より、例えば大きいときに
検出信号を送出する。このように検出したい電流値を抵
抗を介することなく検出する。
段が送出する電流の値を基準とし、第１の素子を流れる
電流の値が前記基準の電流値より、例えば大きいときに
検出信号を送出する。このように検出したい電流値を抵
抗を介することなく検出する。
［実施例］
本発明の一実施例を示す第１図において、電源ｌはＰＭ
ＯＳ）ランジメタ１０のソース、ドレインを介してコン
パレータ１５の入力端子１５ａに接続されている。又、
ＰＭＯＳ トランジスタ１０のドレイン側は出力端子４
に接続され、ＰＭＯＳトランジスタｌＯのｌ−トにはこ
のＰＭＯＳ）ランジメタ１０をオン、オフ動作させる制
御信号が供給される入力端子６が接続されている。
ＯＳ）ランジメタ１０のソース、ドレインを介してコン
パレータ１５の入力端子１５ａに接続されている。又、
ＰＭＯＳ トランジスタ１０のドレイン側は出力端子４
に接続され、ＰＭＯＳトランジスタｌＯのｌ−トにはこ
のＰＭＯＳ）ランジメタ１０をオン、オフ動作させる制
御信号が供給される入力端子６が接続されている。
ソース側が電源７に接続されるＰＭＯＳ）−ランジメタ
２０のドレイン側は、定電流回路８を介して接地される
とともにコンパレータ１５の他方の入力端子１５ｂに接
続される。又、ＰＭＯＳトランジスタ２０のゲートは接
地され、ＰＭＯＳ）ランジメタ２０は常にオン状態であ
る。
２０のドレイン側は、定電流回路８を介して接地される
とともにコンパレータ１５の他方の入力端子１５ｂに接
続される。又、ＰＭＯＳトランジスタ２０のゲートは接
地され、ＰＭＯＳ）ランジメタ２０は常にオン状態であ
る。
上記の構成において、ＰＭＯＳトランジスタＩＯ及び２
０のトランジスタ容量を同一とし、入力端子６が接地さ
れているとしたとき、電源ｌよりＰＭＯＳトランジスタ
１０を介して出力端子４より送出される電流値をＩｏ、
この状態でコンパレータ１５の入力端子１５ａに印加さ
れる電圧値がＶｏであるとする。このとき、定電流回路
８を介して流れる設定電流値１１を上記電流値【０と同
じになるように定電流回路８を設定する。設定電流値り
が定まることでコンパレータ１５の入力端子１５ｂに印
加される設定電圧値ＶＩが定まり、その値は上記電圧値
Ｖｏと同じとなる。このように検出したい電流値を定電
流回路８にて設定する。
０のトランジスタ容量を同一とし、入力端子６が接地さ
れているとしたとき、電源ｌよりＰＭＯＳトランジスタ
１０を介して出力端子４より送出される電流値をＩｏ、
この状態でコンパレータ１５の入力端子１５ａに印加さ
れる電圧値がＶｏであるとする。このとき、定電流回路
８を介して流れる設定電流値１１を上記電流値【０と同
じになるように定電流回路８を設定する。設定電流値り
が定まることでコンパレータ１５の入力端子１５ｂに印
加される設定電圧値ＶＩが定まり、その値は上記電圧値
Ｖｏと同じとなる。このように検出したい電流値を定電
流回路８にて設定する。
したがってコンパレータ１５は、設定電流値１１と、可
変な電流値Ｉｏとを比較する。よって、設定電流値りが
電流値Ｉｏより大きいかあるいは等しいとき、即ち設定
電圧値ＶＩが電圧値Ｖ。
変な電流値Ｉｏとを比較する。よって、設定電流値りが
電流値Ｉｏより大きいかあるいは等しいとき、即ち設定
電圧値ＶＩが電圧値Ｖ。
より小さいかあるいは等しいとき、にはコンパレータ１
５は電流検出信号を送出せず、設定電流値■、が電流値
１ｏより小さいとき、即ち設定電圧値ＶＩが電圧値Ｖｏ
より大きいとき、にはコンパレータ１５は電流検出信号
を送出する。例えば、コンパレータ１５の出力側をＰＭ
ＯＳトランジスタＩＯのゲートに接続される入力端子６
に接続することで、コンパレータ１５が電流検出信号を
送出したときにＰＭＯＳトランジスタＩＯをオフ状態と
し、電源ｌより出力端子４へ流れる電流を遮断すること
ができる。
５は電流検出信号を送出せず、設定電流値■、が電流値
１ｏより小さいとき、即ち設定電圧値ＶＩが電圧値Ｖｏ
より大きいとき、にはコンパレータ１５は電流検出信号
を送出する。例えば、コンパレータ１５の出力側をＰＭ
ＯＳトランジスタＩＯのゲートに接続される入力端子６
に接続することで、コンパレータ１５が電流検出信号を
送出したときにＰＭＯＳトランジスタＩＯをオフ状態と
し、電源ｌより出力端子４へ流れる電流を遮断すること
ができる。
このように本実施例の電流検出回路によれば、検出した
い電流値を検出するのに従来のように抵抗を介しての電
流電圧変換を行っていないので、従来例のように抵抗部
分での電圧降下がないことより電力損失や残留電圧が大
きいことはない。又、本電流検出回路を短絡保護回路に
使用した場合でも、設定電流値■１より生じる電圧値Ｖ
Ｉと出力端子の電圧■。との電圧比較を行っているため
、通常動作時に対して電位関係が確実に逆転するので、
短絡保護回路として確実に動作し、従来例のように回路
を構成する素子の内部抵抗等のばらつきにより短絡保護
が働かないことはない。したがって、本実施例の電流検
出回路を集積回路化する場合においても、トランジスタ
の容量におけるマージン量を最小限にとどめることがで
きるので、パターン面積を小さくすることができる。
い電流値を検出するのに従来のように抵抗を介しての電
流電圧変換を行っていないので、従来例のように抵抗部
分での電圧降下がないことより電力損失や残留電圧が大
きいことはない。又、本電流検出回路を短絡保護回路に
使用した場合でも、設定電流値■１より生じる電圧値Ｖ
Ｉと出力端子の電圧■。との電圧比較を行っているため
、通常動作時に対して電位関係が確実に逆転するので、
短絡保護回路として確実に動作し、従来例のように回路
を構成する素子の内部抵抗等のばらつきにより短絡保護
が働かないことはない。したがって、本実施例の電流検
出回路を集積回路化する場合においても、トランジスタ
の容量におけるマージン量を最小限にとどめることがで
きるので、パターン面積を小さくすることができる。
尚、上述した電流検出回路において、ＰＭＯＳトランジ
スタ１０とＰＭＯＳトランジスタ２０とのトランジスタ
容量の比率を１００対１とすれば、設定電流値【１の１
００倍を越える電流値Ｉｏが流れたときコンパレータ１
５は電流検出信号を送出するものである。このように各
トランジスタの容量を変化させて検出したい電流値を変
化させることもできる。
スタ１０とＰＭＯＳトランジスタ２０とのトランジスタ
容量の比率を１００対１とすれば、設定電流値【１の１
００倍を越える電流値Ｉｏが流れたときコンパレータ１
５は電流検出信号を送出するものである。このように各
トランジスタの容量を変化させて検出したい電流値を変
化させることもできる。
上述した実施例においてはＰＭＯＳ）ランジスタを使用
したが、これに限るものではなく、第２図に示す電流検
出回路においては、第１図に示すＰＭＯＳトランジスタ
ＩＯ及び２０の代わりにＮチャンネルのトランジスタ（
以下ＮＭＯＳと記す）１１及び２１を使用した場合を示
している。尚、第１図と同じ構成部分については同じ符
号を付している。
したが、これに限るものではなく、第２図に示す電流検
出回路においては、第１図に示すＰＭＯＳトランジスタ
ＩＯ及び２０の代わりにＮチャンネルのトランジスタ（
以下ＮＭＯＳと記す）１１及び２１を使用した場合を示
している。尚、第１図と同じ構成部分については同じ符
号を付している。
ＮＭＯＳトランジスタを使用したことで、コンパレータ
１５の入力端子１５ａには出力端子４及びＮＭＯＳトラ
ンジスタ１１のドレインが接続され、ソースは接地され
ている。一方コンパレータ１５の入力端子１５ｂには、
定電流回路８の出力側及びＮＭＯＳ）ランジスタ２１の
ドレインが接続され、ＮＭＯＳ）ランジスタ２１のゲー
トは正電位に接続されている。このように構成される電
流検出回路は上述した電流検出回路と同じ動作を行い、
コンパレータ１５より電流検出信号が送出される。 又
、第３図に示す電流検出回路は、第１図の電流検出回路
に使用されているＰＭＯＳトランジスタｌＯ及ｌ２０の
代わりにＰＮＰ型トランジスタ１２及び２２を使用した
電流検出回路であり、動作は第１図に示す電流検出回路
と同一である。
１５の入力端子１５ａには出力端子４及びＮＭＯＳトラ
ンジスタ１１のドレインが接続され、ソースは接地され
ている。一方コンパレータ１５の入力端子１５ｂには、
定電流回路８の出力側及びＮＭＯＳ）ランジスタ２１の
ドレインが接続され、ＮＭＯＳ）ランジスタ２１のゲー
トは正電位に接続されている。このように構成される電
流検出回路は上述した電流検出回路と同じ動作を行い、
コンパレータ１５より電流検出信号が送出される。 又
、第３図に示す電流検出回路は、第１図の電流検出回路
に使用されているＰＭＯＳトランジスタｌＯ及ｌ２０の
代わりにＰＮＰ型トランジスタ１２及び２２を使用した
電流検出回路であり、動作は第１図に示す電流検出回路
と同一である。
又、第４図に示す電流検出回路は、第２図の電流検出回
路に使用されているＮＭＯＳ）ランジスタ１１及び２１
の代わりにＮＰＮ型トランジスタ１３及び２３を使用し
た電流検出回路であり、動作は第２図に示す電流検出回
路と同一である。
路に使用されているＮＭＯＳ）ランジスタ１１及び２１
の代わりにＮＰＮ型トランジスタ１３及び２３を使用し
た電流検出回路であり、動作は第２図に示す電流検出回
路と同一である。
更に、上述した実施例に使用した定電流回路の代わりに
抵抗負荷を使用してもよい。又、二つのトランジスタの
代わりに接合型電界効果トランジスタ（ＪＦＥＴ）等、
入力信号により出力側に電流が流せる素子であれば良い
。
抵抗負荷を使用してもよい。又、二つのトランジスタの
代わりに接合型電界効果トランジスタ（ＪＦＥＴ）等、
入力信号により出力側に電流が流せる素子であれば良い
。
［発明の効果］
以上詳述したように本発明によれば、検出したい電流の
値を抵抗を介することなく検知することができることよ
り、電力損失や残留電圧を少なくすることができる。又
、本発明の回路を短絡保護回路として使用した場合でも
定電流発生手段が送出する電流値を基準とし、その値と
の比較により検出信号を発生することより、確実な動作
を行うことができる。
値を抵抗を介することなく検知することができることよ
り、電力損失や残留電圧を少なくすることができる。又
、本発明の回路を短絡保護回路として使用した場合でも
定電流発生手段が送出する電流値を基準とし、その値と
の比較により検出信号を発生することより、確実な動作
を行うことができる。
第１図は本発明の出力電流検出回路装置の構成を示す回
路図、第２図ないし第４図は本発明の出力電流検出回路
装置の他の実施例を示す回路図、第５図は従来の出力電
流検出回路装置の構成を示す回路図である。 ８・・・定電流回路、ｌＯ・・・ＰＭＯＳトランジスタ
、１５・・・コンパレータ、 ２０・・・ＰＭＯＳトランジスタ。
路図、第２図ないし第４図は本発明の出力電流検出回路
装置の他の実施例を示す回路図、第５図は従来の出力電
流検出回路装置の構成を示す回路図である。 ８・・・定電流回路、ｌＯ・・・ＰＭＯＳトランジスタ
、１５・・・コンパレータ、 ２０・・・ＰＭＯＳトランジスタ。
Claims (1)
- （１）入力信号により出力側へ電流を流す第１の素子と
、 第１の素子を流れる電流の値と同一の値の電流を設定可
能な定電流発生手段と、 上記第１の素子を流れる電流値と上記定電流発生手段よ
り送出される電流値とを比較し、その比較結果に従い検
出信号を送出する比較器と、を備えたことを特徴とする
出力電流検出回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21184889A JPH0375572A (ja) | 1989-08-16 | 1989-08-16 | 出力電流検出回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21184889A JPH0375572A (ja) | 1989-08-16 | 1989-08-16 | 出力電流検出回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0375572A true JPH0375572A (ja) | 1991-03-29 |
Family
ID=16612594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21184889A Pending JPH0375572A (ja) | 1989-08-16 | 1989-08-16 | 出力電流検出回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0375572A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0552880A (ja) * | 1991-08-23 | 1993-03-02 | Nippon Motoroola Kk | 電流検出回路 |
-
1989
- 1989-08-16 JP JP21184889A patent/JPH0375572A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0552880A (ja) * | 1991-08-23 | 1993-03-02 | Nippon Motoroola Kk | 電流検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0683042B2 (ja) | 出力ドライバ回路 | |
| JPS6376007A (ja) | 適合電圧供給装置 | |
| US20020125942A1 (en) | Comparator circuit | |
| JPH06174762A (ja) | 設定値に対する電圧変動を検出する検出回路、デバイス及び電力供給回路 | |
| JPS6347285B2 (ja) | ||
| JPH0269680A (ja) | 負荷の短絡検出回路装置 | |
| KR950020034A (ko) | 안정화 전원회로 | |
| JPH0595237A (ja) | 電荷増幅器回路 | |
| JPH03143221A (ja) | 過電流検出回路 | |
| JP3225887B2 (ja) | 半導体集積回路装置 | |
| US5014155A (en) | Circuit for protecting input of semiconductor device | |
| JPH0375572A (ja) | 出力電流検出回路装置 | |
| JPH0327575A (ja) | 半導体素子駆動回路 | |
| JP2679582B2 (ja) | 半導体装置 | |
| JP3650214B2 (ja) | 電圧検出回路 | |
| JP2547104Y2 (ja) | 電流検出回路 | |
| CN115616276A (zh) | 功率管的限流压差检测电路 | |
| JPS6225509A (ja) | 負荷制御装置 | |
| JPH0576133A (ja) | 電源用ｉｃの短絡保護回路 | |
| JPH0398107A (ja) | 過電流保護付き電圧安定化回路 | |
| JPH05146049A (ja) | 負荷状態検出回路 | |
| JPH03229314A (ja) | 電力用半導体装置 | |
| JPH01257270A (ja) | 半導体素子の電流検出回路 | |
| JP3182908B2 (ja) | 半導体式センサ回路装置 | |
| JPH07146343A (ja) | 誤動作防止テスト回路 |