JPH0376060B2 - - Google Patents
Info
- Publication number
- JPH0376060B2 JPH0376060B2 JP56037602A JP3760281A JPH0376060B2 JP H0376060 B2 JPH0376060 B2 JP H0376060B2 JP 56037602 A JP56037602 A JP 56037602A JP 3760281 A JP3760281 A JP 3760281A JP H0376060 B2 JPH0376060 B2 JP H0376060B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- period
- zero
- zero crossing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明の論理回路によるカウンタを用いた
FSK復調回路に関する。
FSK復調回路に関する。
周波数変復調によるFSK通信方式は最も一般
的にデータ通信に用いられ、FSK変復調装置
（MODEM）に対する期待も大きい。しかしFSK
モデムは従来周波数弁別方式、PLL方式等アナ
ログ的な手法が採られていたため個別部品の数や
調整箇所を多く、小形化、長期安定性、低価格化
を困難にしていた。これに対しデシタル２値信号
に対応した周波数を水晶発振による高安定信号の
分周比を変える事で変調し、復調に於てはフイル
タを通つた信号の零交差点（ゼロクロス）を検出
しその周期をカウンタによりカウントしカウント
値の大小により原２値信号を得る方式が考えら
れ、これらの回路を集積回路化して小形化、信頼
性の向上、低価格化、低消費電力を実現する事が
考えられている。ところが復調に関してはカウン
タ方式はノイズによるゼロクロス周期の誤差に敏
感でＳ／Ｎ比の小さな信号の復調は符号歪の増大
や復調不能になるといつた欠点を有している。こ
の問題は低速モデムの全二重通信機能に於て、周
波数分割された帯域の対向バンドへの洩れ、つま
り送信キヤリアの受信キヤリアへの影響を受け易
くなる。音響カツプラモデムに於ては送信キヤリ
アが電話器を通して自己の受信マイクロホンに戻
つてくるサイドトーンのノイズに対しより影響大
となる。又回線による特性やノイズ、外部の音響
としての騒音に対しても厳しい注意を払う必要が
ある。
的にデータ通信に用いられ、FSK変復調装置
（MODEM）に対する期待も大きい。しかしFSK
モデムは従来周波数弁別方式、PLL方式等アナ
ログ的な手法が採られていたため個別部品の数や
調整箇所を多く、小形化、長期安定性、低価格化
を困難にしていた。これに対しデシタル２値信号
に対応した周波数を水晶発振による高安定信号の
分周比を変える事で変調し、復調に於てはフイル
タを通つた信号の零交差点（ゼロクロス）を検出
しその周期をカウンタによりカウントしカウント
値の大小により原２値信号を得る方式が考えら
れ、これらの回路を集積回路化して小形化、信頼
性の向上、低価格化、低消費電力を実現する事が
考えられている。ところが復調に関してはカウン
タ方式はノイズによるゼロクロス周期の誤差に敏
感でＳ／Ｎ比の小さな信号の復調は符号歪の増大
や復調不能になるといつた欠点を有している。こ
の問題は低速モデムの全二重通信機能に於て、周
波数分割された帯域の対向バンドへの洩れ、つま
り送信キヤリアの受信キヤリアへの影響を受け易
くなる。音響カツプラモデムに於ては送信キヤリ
アが電話器を通して自己の受信マイクロホンに戻
つてくるサイドトーンのノイズに対しより影響大
となる。又回線による特性やノイズ、外部の音響
としての騒音に対しても厳しい注意を払う必要が
ある。
本発明は上記の欠点を改善するものであつてカ
ウンタによる方式であつてもノイズレベルの大き
な信号の復調を可能にするものである。本発明に
より変復調回路のIC化が容易になり効果は非常
に大きい。又フイルタについも最近オペアンプ、
コンデンサ、半導体スイツチにより構成し特性は
IC内部の高精度な容量比及びスイツチングのク
ロツク周波数により定めて極めて精度良くIC化
されるフイルタが実用化されスイツチト・キヤバ
シスタ・フイルタ（SOF）と呼ばれ、フイルタ
を変復調部と同一のICに収めた１チツプ化が可
能になつている。
ウンタによる方式であつてもノイズレベルの大き
な信号の復調を可能にするものである。本発明に
より変復調回路のIC化が容易になり効果は非常
に大きい。又フイルタについも最近オペアンプ、
コンデンサ、半導体スイツチにより構成し特性は
IC内部の高精度な容量比及びスイツチングのク
ロツク周波数により定めて極めて精度良くIC化
されるフイルタが実用化されスイツチト・キヤバ
シスタ・フイルタ（SOF）と呼ばれ、フイルタ
を変復調部と同一のICに収めた１チツプ化が可
能になつている。
以下図面により本発明の詳細な説明を行なう。
第１図は本発明のFSK復調回路のブロツク図で
ある。
第１図は本発明のFSK復調回路のブロツク図で
ある。
受信アンプ１、バンドパスフイルタ２、リミツ
タ３、コンパレータ４、復調回路５より成る。受
信信号は振巾がクリツプレベルを越えない範囲で
増巾された後バンドパスフイルタで対向バンドの
信号及びその他諸々のノイズが除去されオペアン
プ等の飽和を避けるためリミツタにより振巾制限
されてコンパレータにより周期値にFSK情報を
含んだデシタル値になる。ゼロクロス情報はコン
パレータのレベルの変化点より得られ復調回路の
カウンタでゼロクロス周期間基本クロツクをカウ
ントした値によりデシタル的に復調される。よつ
て従来のアナログ復調方式と比較してIC化が容
易で無調整化され長期的は変動も生じない。
タ３、コンパレータ４、復調回路５より成る。受
信信号は振巾がクリツプレベルを越えない範囲で
増巾された後バンドパスフイルタで対向バンドの
信号及びその他諸々のノイズが除去されオペアン
プ等の飽和を避けるためリミツタにより振巾制限
されてコンパレータにより周期値にFSK情報を
含んだデシタル値になる。ゼロクロス情報はコン
パレータのレベルの変化点より得られ復調回路の
カウンタでゼロクロス周期間基本クロツクをカウ
ントした値によりデシタル的に復調される。よつ
て従来のアナログ復調方式と比較してIC化が容
易で無調整化され長期的は変動も生じない。
第２図は本発明のゼロクロス周期検出のタイミ
ングチヤートである。受信FSK信号FSはコンパ
レータによりFSの正負がデシタル値ZC１に変換
される。更にZC１の立ち上り、立ち下りの点よ
り微分した信号ZC２を得てカウンタのリセツト、
読み出しに用いる。
ングチヤートである。受信FSK信号FSはコンパ
レータによりFSの正負がデシタル値ZC１に変換
される。更にZC１の立ち上り、立ち下りの点よ
り微分した信号ZC２を得てカウンタのリセツト、
読み出しに用いる。
第３図は本発明のカウンタ選択回路の実施例で
ある。ＤタイプFF６，７，９，１０、排他的オ
アゲート８、４分の１分周回路１１、アンドゲー
ト１２〜１５より成り、６〜８によりゼロクロス
周期検出の微分信号ZC２が得られる。ZC２を整
形、遅延した信号ZC３は分周回路１１により出
力Ｓ１，Ｓ２，Ｓ３，Ｓ４を順次選択的に出力す
る。又ZC３を主クロツクで更に遅延した信号
Ｒを先のＳ１〜Ｓ４と理論積を取る事で各カウン
タに対するリセツト信号Ｒ１〜Ｒ４を生成する。
第４図は本発明のカウンタ選択回路の実施例のタ
イミングチヤートである。
ある。ＤタイプFF６，７，９，１０、排他的オ
アゲート８、４分の１分周回路１１、アンドゲー
ト１２〜１５より成り、６〜８によりゼロクロス
周期検出の微分信号ZC２が得られる。ZC２を整
形、遅延した信号ZC３は分周回路１１により出
力Ｓ１，Ｓ２，Ｓ３，Ｓ４を順次選択的に出力す
る。又ZC３を主クロツクで更に遅延した信号
Ｒを先のＳ１〜Ｓ４と理論積を取る事で各カウン
タに対するリセツト信号Ｒ１〜Ｒ４を生成する。
第４図は本発明のカウンタ選択回路の実施例のタ
イミングチヤートである。
ゼロクロス周期信号であるZC３及びその遅延
信号Ｒに同期してＳ１→Ｓ２と選択出力を得ると
共に各々のリセツト、読み出し信号Ｒ１，Ｒ２が
得られる。Ｒ１〜Ｒ４がＳ１〜Ｓ４の選択の選択
出力に対し主クロツク分遅延されているのは回
路上の遅れを考慮し選択出力が充分安定した後そ
のカウンタに対しリセツトと読み出しを行なうた
めである。
信号Ｒに同期してＳ１→Ｓ２と選択出力を得ると
共に各々のリセツト、読み出し信号Ｒ１，Ｒ２が
得られる。Ｒ１〜Ｒ４がＳ１〜Ｓ４の選択の選択
出力に対し主クロツク分遅延されているのは回
路上の遅れを考慮し選択出力が充分安定した後そ
のカウンタに対しリセツトと読み出しを行なうた
めである。
第５図は本発明の実施例のカウンタの回路図で
ありＮ個のカウンタ（Ｎ＝４）より構成される。
各カウンタ１６〜１９は各々復調２進信号「１」
「０」の判別回路を有する。カウンタ１６に着目
すれば所定ビツト数のリツプルカウンタから
「１」、「０」のしきい値を検出するゲート２０、
該出力を記憶するオアゲート２１、ＤタイプFF
２２、アンドゲート２３より成る。カウンタ値は
主クロツクφの分解能によりカウントアツプされ
「１」、「０」のしきい値を越えた点でFSK信号の
低周波数側の信号と判別されて記憶される。クロ
ツクφの位相であるのはカウンタ選択回路がで
動作してＳ１，Ｒ１を出力し又FF２２のクロツ
クものためカウンタ変化時と位相をづらし誤動
作を防止するためである。２４から２９のFF及
びアンドゲートは２２，２３と同様の働きをす
る。カウンタ１６の動作に戻つて説明するとカウ
ンタ１６の選択はＳ１出力時に行なわれＳ１の直
後にＲ１によりリセツトされるためFF２２の出
力はカウンタ１６がリセツト前１サイクルのＳ１
＋Ｓ２＋Ｓ３＋Ｓ４の周期値がゲート２０のしき
い値を越えたかどうかをホールドしている。よつ
てFF２２の出力は読み出し信号としてアンドゲ
ート２３とＳ１により選択されてオアゲート３０
を通し出力処理回路へ送られる。FF２２の出力
はＳ１の間判別結果を示している訳であるが非選
択時Ｓ２に於てＲ２によりリセツトされ次のカウ
ント値を記憶するために待機する。カウンタ１７
〜１９は全く１６と同じ動作を行なうがカウンタ
１７はＳ２＋Ｓ３＋Ｓ４＋Ｓ１、カウンタ１８は
Ｓ３＋Ｓ４＋Ｓ１＋Ｓ２、カウンタ１９はＳ４＋
Ｓ１＋Ｓ２＋Ｓ３と時間巾はゼロクロス検出周期
の４倍であるが各々ゼロクロ周期の１周期分づら
してカウントし、結果の読み出しはゼロクロス周
期毎に新規に得られるものである。
ありＮ個のカウンタ（Ｎ＝４）より構成される。
各カウンタ１６〜１９は各々復調２進信号「１」
「０」の判別回路を有する。カウンタ１６に着目
すれば所定ビツト数のリツプルカウンタから
「１」、「０」のしきい値を検出するゲート２０、
該出力を記憶するオアゲート２１、ＤタイプFF
２２、アンドゲート２３より成る。カウンタ値は
主クロツクφの分解能によりカウントアツプされ
「１」、「０」のしきい値を越えた点でFSK信号の
低周波数側の信号と判別されて記憶される。クロ
ツクφの位相であるのはカウンタ選択回路がで
動作してＳ１，Ｒ１を出力し又FF２２のクロツ
クものためカウンタ変化時と位相をづらし誤動
作を防止するためである。２４から２９のFF及
びアンドゲートは２２，２３と同様の働きをす
る。カウンタ１６の動作に戻つて説明するとカウ
ンタ１６の選択はＳ１出力時に行なわれＳ１の直
後にＲ１によりリセツトされるためFF２２の出
力はカウンタ１６がリセツト前１サイクルのＳ１
＋Ｓ２＋Ｓ３＋Ｓ４の周期値がゲート２０のしき
い値を越えたかどうかをホールドしている。よつ
てFF２２の出力は読み出し信号としてアンドゲ
ート２３とＳ１により選択されてオアゲート３０
を通し出力処理回路へ送られる。FF２２の出力
はＳ１の間判別結果を示している訳であるが非選
択時Ｓ２に於てＲ２によりリセツトされ次のカウ
ント値を記憶するために待機する。カウンタ１７
〜１９は全く１６と同じ動作を行なうがカウンタ
１７はＳ２＋Ｓ３＋Ｓ４＋Ｓ１、カウンタ１８は
Ｓ３＋Ｓ４＋Ｓ１＋Ｓ２、カウンタ１９はＳ４＋
Ｓ１＋Ｓ２＋Ｓ３と時間巾はゼロクロス検出周期
の４倍であるが各々ゼロクロ周期の１周期分づら
してカウントし、結果の読み出しはゼロクロス周
期毎に新規に得られるものである。
オアゲート３０の出力はＤタイプFF３１，３
２，３３、排他的オアゲート３４、オアゲート３
５より成る出力処理回路に入力される。FF３１，
３２，３３はゼロクロス周期検出毎のクロツク
に応じてデータを取り込む。FF３１とFF３３の
出力が異なると排他的オアゲート３４は「Ｈ」を
出力し、オアゲート３５でクロツクがFF３１
に入力されるのを禁止する。禁止期間中FF３１
の出力は固定であるがその出力はによりFF３
３の出力に現れ、排他的オアゲート３４の出力が
「Ｌ」となるため、の禁止は解除される。出力
処理回路はノイズが極端に増加した場合等に出力
OUTが急激に変化しない様FF３１のデータが２
つ前のデータと同じ時に信号の２クロツク分は
クロツクを禁止してオアゲート３０からの出力を
受けつけずにOUTの出力をホールドさせるもの
である。出力OUTはFSK信号の周波数の高い方
の信号の時「Ｈ」レベルを出力し周波数の低い方
の信号の時「Ｌ」レベルである２値信号として復
調出力する。又OUTの出力変化点はによりＲ
の立ち下がりによつて得られるがこれは各カウン
タのカウント動作がＲの立ち上りまで継続してい
るのでＲによりリセツトされた後に各２２，２
４，２６，２８の出力を取り込み安定出力を得
る。
２，３３、排他的オアゲート３４、オアゲート３
５より成る出力処理回路に入力される。FF３１，
３２，３３はゼロクロス周期検出毎のクロツク
に応じてデータを取り込む。FF３１とFF３３の
出力が異なると排他的オアゲート３４は「Ｈ」を
出力し、オアゲート３５でクロツクがFF３１
に入力されるのを禁止する。禁止期間中FF３１
の出力は固定であるがその出力はによりFF３
３の出力に現れ、排他的オアゲート３４の出力が
「Ｌ」となるため、の禁止は解除される。出力
処理回路はノイズが極端に増加した場合等に出力
OUTが急激に変化しない様FF３１のデータが２
つ前のデータと同じ時に信号の２クロツク分は
クロツクを禁止してオアゲート３０からの出力を
受けつけずにOUTの出力をホールドさせるもの
である。出力OUTはFSK信号の周波数の高い方
の信号の時「Ｈ」レベルを出力し周波数の低い方
の信号の時「Ｌ」レベルである２値信号として復
調出力する。又OUTの出力変化点はによりＲ
の立ち下がりによつて得られるがこれは各カウン
タのカウント動作がＲの立ち上りまで継続してい
るのでＲによりリセツトされた後に各２２，２
４，２６，２８の出力を取り込み安定出力を得
る。
本発明は以上の様に４周期のゼロクロス周期の
値に依り復調するものであるが本発明の効果につ
いて詳述するとゼロクロス検出点で本来の信号と
ノイズが加算されてゼロクロス検出周期誤差が生
じ符号歪、符号誤まりとなる。このノイズによる
周期誤差はノイズと信号のハイレベルの比で定ま
りノイズレベルが大きければ周期誤差も増加する
事は言うまでもない。しかしこの誤差は各ゼロク
ロス点で同等であるので複数個のゼロクロス周期
でカウントＣ信号の周期値を累積させれば相対的
にＳ／Ｎ比が向上する。つまりカウンタ値に於て
判別したい周波数はＮ倍になるのに対しノイズに
よる誤差はゼロクロス検出周期１個を取つたのと
同じくカウンタのスタートの点とストツプ点によ
る誤差でありＳ／ＮがＮ倍向上し４倍であれば
12dBも向上する。更に本発明の利点は複数個の
カウンタで複数個のゼロクロス検出周期を累積さ
せて判別する点によりFSK信号変化時の差を増
大できる事でやはりＳ／Ｎ比の向上及び判別精度
を高められる事である。つまりFSK信号はフイ
ルタ、回線の影響で比較的ゆるやかに連続的に変
化し、これをＴ１→Ｔ２→Ｔ３→Ｔ４→Ｔ５とし
Ｔ１＞Ｔ２＞Ｔ３＞Ｔ４＞Ｔ５とすればカウンタ
のカウンタ出力はＴ１＋Ｔ２＋Ｔ３＋Ｔ４から次
のゼロクス検出周期でＴ２＋Ｔ３＋Ｔ４＋Ｔ５と
いつた変化を取る。するとゼロスロス検出による
カウンタ値の変化の差はＴ１−Ｔ５と大きくなり
隣り合つたＴ１とＴ２の差よりも拡大され検出精
度が高まる。
値に依り復調するものであるが本発明の効果につ
いて詳述するとゼロクロス検出点で本来の信号と
ノイズが加算されてゼロクロス検出周期誤差が生
じ符号歪、符号誤まりとなる。このノイズによる
周期誤差はノイズと信号のハイレベルの比で定ま
りノイズレベルが大きければ周期誤差も増加する
事は言うまでもない。しかしこの誤差は各ゼロク
ロス点で同等であるので複数個のゼロクロス周期
でカウントＣ信号の周期値を累積させれば相対的
にＳ／Ｎ比が向上する。つまりカウンタ値に於て
判別したい周波数はＮ倍になるのに対しノイズに
よる誤差はゼロクロス検出周期１個を取つたのと
同じくカウンタのスタートの点とストツプ点によ
る誤差でありＳ／ＮがＮ倍向上し４倍であれば
12dBも向上する。更に本発明の利点は複数個の
カウンタで複数個のゼロクロス検出周期を累積さ
せて判別する点によりFSK信号変化時の差を増
大できる事でやはりＳ／Ｎ比の向上及び判別精度
を高められる事である。つまりFSK信号はフイ
ルタ、回線の影響で比較的ゆるやかに連続的に変
化し、これをＴ１→Ｔ２→Ｔ３→Ｔ４→Ｔ５とし
Ｔ１＞Ｔ２＞Ｔ３＞Ｔ４＞Ｔ５とすればカウンタ
のカウンタ出力はＴ１＋Ｔ２＋Ｔ３＋Ｔ４から次
のゼロクス検出周期でＴ２＋Ｔ３＋Ｔ４＋Ｔ５と
いつた変化を取る。するとゼロスロス検出による
カウンタ値の変化の差はＴ１−Ｔ５と大きくなり
隣り合つたＴ１とＴ２の差よりも拡大され検出精
度が高まる。
又本発明の他の利点の複数個のカウンタが偶数
個で構成されているため、ある１個のカウンタに
着目すれば常に同一のトリガ方向のゼロクロスコ
ンパレータ出力で動作している事である。これは
コンパレータのゼロクロス点を完全に＋側と−側
の中点に取るのが困難で多少のアンバランズを生
じ易い点を補正するものである。又リミツタに於
ても＋側と−側のバランスと保つて振巾制限する
のも容易でないのでやはり本発明の同方向トリガ
のみでカウントするのは効果が著しい。
個で構成されているため、ある１個のカウンタに
着目すれば常に同一のトリガ方向のゼロクロスコ
ンパレータ出力で動作している事である。これは
コンパレータのゼロクロス点を完全に＋側と−側
の中点に取るのが困難で多少のアンバランズを生
じ易い点を補正するものである。又リミツタに於
ても＋側と−側のバランスと保つて振巾制限する
のも容易でないのでやはり本発明の同方向トリガ
のみでカウントするのは効果が著しい。
以上のように、本発明によれば、多くのゼロク
ロス点で判別結果を得られるため、復調出力の位
相歪（位相ずれ）を改善できるとともに、複数の
ゼロクロス点間でカウントした結果に基づいて判
別するので、判別するしきい値でノイズマージン
が増加し、Ｓ／Ｎが改善される。
ロス点で判別結果を得られるため、復調出力の位
相歪（位相ずれ）を改善できるとともに、複数の
ゼロクロス点間でカウントした結果に基づいて判
別するので、判別するしきい値でノイズマージン
が増加し、Ｓ／Ｎが改善される。
第１図は本発明の実施例のFSK復調回路のブ
ロツク図である。第２図は本発明のゼロクロス検
出方法のタイミングチヤートである。第３図は本
発明のFSK復調回路の実施例に於けるカウンタ
選択回路の回路図である。第４図は本発明の
FSK復調回路の実施例に於けるカウンタ選択回
路のタイミングチヤートである。第５図は本発明
のFSK復調回路の実施例に於ける復調回路のカ
ウンタ周辺の回路図である。 １……受信アンプ、２……バンドパスフイル
タ、３……リミツタ、４……コンパレータ、５…
…復調回路、FS……FSK信号、ZC１……ゼロク
ロスコンパレータ出力信号、１１……４分の１分
周回路、１６，１７，１８，１９……復調カウン
タ及び判別回路。
ロツク図である。第２図は本発明のゼロクロス検
出方法のタイミングチヤートである。第３図は本
発明のFSK復調回路の実施例に於けるカウンタ
選択回路の回路図である。第４図は本発明の
FSK復調回路の実施例に於けるカウンタ選択回
路のタイミングチヤートである。第５図は本発明
のFSK復調回路の実施例に於ける復調回路のカ
ウンタ周辺の回路図である。 １……受信アンプ、２……バンドパスフイル
タ、３……リミツタ、４……コンパレータ、５…
…復調回路、FS……FSK信号、ZC１……ゼロク
ロスコンパレータ出力信号、１１……４分の１分
周回路、１６，１７，１８，１９……復調カウン
タ及び判別回路。
Claims (1)
- １ 原２値信号に対応する異なる周波数より成る
FSK信号に含まれる零交差点を検出する検出回
路と、該検出回路が検出した連続する前記零交差
点の間の期間中のクロツク信号のカウントを、連
続するＮ＋１（Ｎは複数の一定値）個の前記零交
差点の間のＮ個の期間分行うＮ個の周期カウンタ
と、前記検出回路が前記零交差点を検出するのに
応じて、前記Ｎ個の周期カウンタの中からカウン
トを開始させる周期カウンタを順次選択する選択
回路と、前記検出回路が前記零交差点を検出する
のに応じて、カウントを終了した前記周期カウン
タのカウント値からの判別結果を出力する回路と
を備え、連続した前記零交差点の検出に応じて連
続して順次カウントを開始する前記Ｎ個の周期カ
ウンタの中の２つの周期カウンタは、前記零交差
点の間のＮ−１個の期間分重複してカウントし、
前記判別結果に基づいて前記原２値信号の復調信
号を得ることを特徴とするFSK復調回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56037602A JPS57152259A (en) | 1981-03-16 | 1981-03-16 | Fsk demodulating circuit |
| US06/318,496 US4517519A (en) | 1980-11-07 | 1981-11-05 | FSK Demodulator employing a switched capacitor filter and period counters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56037602A JPS57152259A (en) | 1981-03-16 | 1981-03-16 | Fsk demodulating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57152259A JPS57152259A (en) | 1982-09-20 |
| JPH0376060B2 true JPH0376060B2 (ja) | 1991-12-04 |
Family
ID=12502113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56037602A Granted JPS57152259A (en) | 1980-11-07 | 1981-03-16 | Fsk demodulating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57152259A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253600B2 (en) * | 2005-07-19 | 2007-08-07 | Cambridge Analog Technology, Llc | Constant slope ramp circuits for sample-data circuits |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5612161A (en) * | 1979-07-10 | 1981-02-06 | Tamura Electric Works Ltd | Demodulation system for frequency shift signal |
-
1981
- 1981-03-16 JP JP56037602A patent/JPS57152259A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57152259A (en) | 1982-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4517519A (en) | FSK Demodulator employing a switched capacitor filter and period counters | |
| US4551846A (en) | FSK Demodulation circuit | |
| US4280224A (en) | Bit synchronizer with early and late gating | |
| US4057759A (en) | Communication receiving apparatus | |
| JPS62151053A (ja) | ノイズ除去回路 | |
| JPH0120823B2 (ja) | ||
| JPS6016145B2 (ja) | クロツク信号抽出方式 | |
| JP3122104B2 (ja) | 可変レート方形整合フィルタ | |
| JP2771354B2 (ja) | 復調器 | |
| JPH0376060B2 (ja) | ||
| JPS58107754A (ja) | 同期化復調器回路及びその同期化復調方法 | |
| US4599735A (en) | Timing recovery circuit for synchronous data transmission using combination of L Bi phase and modified biphase codes | |
| JPS642259B2 (ja) | ||
| JPS6259266B2 (ja) | ||
| JP3153253B2 (ja) | 周波数変調あるいは位相変調された信号の検出方法および装置 | |
| Rahkonen et al. | A 3 V fully integrated digital FM demodulator based on a CMOS pulse-shrinking delay line | |
| JPS5826241B2 (ja) | 周波数選別回路 | |
| JPH018046Y2 (ja) | ||
| RU2017339C1 (ru) | Устройство демодуляции дискретных частотно-модулированных сигналов | |
| RU1803976C (ru) | Устройство автоматической подстройки частоты | |
| JPH088558B2 (ja) | タイミング再生回路 | |
| SU1058021A1 (ru) | Умножитель частоты | |
| SU1401630A1 (ru) | Устройство дл фазовой синхронизации | |
| US20050270090A1 (en) | Direct phase and frequency demodulation | |
| JPH06140920A (ja) | 自動分周回路 |