JPH0376597B2 - - Google Patents

Info

Publication number
JPH0376597B2
JPH0376597B2 JP58049032A JP4903283A JPH0376597B2 JP H0376597 B2 JPH0376597 B2 JP H0376597B2 JP 58049032 A JP58049032 A JP 58049032A JP 4903283 A JP4903283 A JP 4903283A JP H0376597 B2 JPH0376597 B2 JP H0376597B2
Authority
JP
Japan
Prior art keywords
layer
base electrode
josephson junction
mask
photocurable resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58049032A
Other languages
English (en)
Other versions
JPS58171877A (ja
Inventor
Ranchan Yangu Piitaa
Esu Sutein Berii
Edowaado Shefuaado Jon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisys Corp
Original Assignee
Unisys Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisys Corp filed Critical Unisys Corp
Publication of JPS58171877A publication Critical patent/JPS58171877A/ja
Publication of JPH0376597B2 publication Critical patent/JPH0376597B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】 本発明は超伝導ジヨセフソン接合素子の新しい
製造方法に関し、特に歩留り並びに回路密度を大
幅に改善したジヨセフソン接合素子の平坦化法に
関する。さらに一般的には、本発明は集積回路に
おける金属導線を平坦化する方法に関する。
多くの論文がジヨセフソン・トンネル接合素子
を製造研究した結果生じる問題を記載している。
これらの問題のあるものは熱サイクリングに関
し、他のものはジヨセフソン・トンネル接合素子
からなる層を形成する実際の方法に関する。ジヨ
セフソン・トンネル接合素子の層が形成されると
き、それらの層は一般に真空蒸着法によつて作ら
れる。真空蒸着法は被覆される部分の上にかなり
均一な層を作ることが知られている。ジヨセフソ
ン接合素子はベース電極とカウンター電極からな
りそれらの間にジヨセフソン・トンネル接合部分
(接点)を有することも周知である。ジヨセフソ
ン接合素子を作る望ましい実施態様におけるベー
ス電極は最初に基板上に隆起した別個の部分とし
て作られる。このベース電極は基板上の高充てん
密度を得るために極めて小さな面積であることが
望ましい。真空蒸着層がこのベース電極の上に形
成される際に、それらの層は輪郭(外形)を複製
してステツプと呼ばれるものを形成する。これま
で、ベース電極上に作られる層は、平滑作用を得
るために電気特性の最適化に望ましい厚さよりも
著しく厚く作られた。しかしながら、この平滑作
用は平坦化と混同してはならない。
半導体素子の製造に用いられる従来法の工程は
ある程度平滑作用または平坦化を行なうことがで
きる。例えば、光硬化性樹脂(フオトレジスト)
を不規則な表面へ付加するとき、若干の平滑作用
をする濃い光硬化性樹脂を使用することができ
る。そのような光硬化性樹脂層を逐次塗布するこ
とによつて、平滑作用は最終的に実質的に平坦化
された表面を得ることができる。さらに別の例と
して、高さが0.2μの不規則突起表面を有する表面
の上に濃い光硬化性樹脂を2μの厚さの単層を塗
工することが可能であつた。その光硬化性樹脂は
周知の方法で硬化され、得られた結果は200〓以
内に平坦化された表面であつた。層の平坦化に利
用される場合、使用されたもう1つの材料はポリ
アミド酸を含む溶液であつて、それは硬化すると
ポリアミド層を形成する。絶縁層を作るために光
硬化性樹脂、ポリアミド酸および他の有機物をベ
ースにした液体を使用することは、操作時に遭偶
する極めて高温のためジヨセフソン接合素子には
応用できない。前述の周知の平坦化はいずれも真
空蒸着によつて層を形成するときの平坦化に関す
るものではない。先行技術による平坦化の唯一の
周知例は半液体状態で流動する材料を有すること
によつて達せられる。
ジヨセフソン接合素子の層を真空蒸着させなが
ら達せられる平坦化法を提供することが極めて望
ましい。そのような平坦化が達せられると、ジヨ
セフソン接合素子集積回路の歩留りおよび回路密
度がかなり改善できる。表面の不規則(不整)性
は線幅を下げるので、層の平坦化は線幅の制御を
良好にする。均一な厚さの層が得られると電気特
性をより制御できる。
本発明の主目的は、ジヨセフソン接合素子のベ
ース電極またはカウンター電極を平坦化する新し
い方法を提供することである。
本発明のもう1つの主目的は、従来のジヨセフ
ソン接合素子よりも薄い層を有しかつ熱サイクリ
ングの影響を受けないジヨセフソン接合素子の製
造方法を提供することである。
さらに、本発明の他の主目的は、従来得られた
ものよりも高回路密度そして高歩留りのジヨセフ
ソン接合素子用ベース電極の製造方法を提供する
ことである。
さらに本発明の他の目的は、写真平版分解能を
高めトンネル接合部における線幅制御を良好に
し、後者によつてウエーハ内およびウエーハから
ウエーハへの接合部臨界電流をより均一にすると
ころの平坦化法を提供することである。
さらに本発明の一般的目的は、厚さが均一でキ
ヤパシタンス、インダクタンスおよびストリツ
プ・ライン・インピーダンスのような電気パラメ
ーターの制御を良好にさせる平坦な層の新しい製
造法を提供することである。
本発明のこれらおよび他の目的に従つて、シリ
コン・ウエーハ基板上にベース電極を蒸着するた
め真空ベル・ジヤー装置内に配置されるシリコン
基板ウエーハが提供される。その基板上に別のベ
ース電極を形成させた後、酸化ケイ素絶縁層の上
部およびベース電極の上部が実質的に平坦化され
るように、ベース電極と同じ厚さの酸化ケイ素層
がベース電極のいずれかの面上に形成される。ト
ンネル接合部を画定するために第2の酸化層が蒸
着される。トンネル障壁接合部を作り、その上に
カウンター電極を蒸着して平坦化ジヨセフソン接
合素子を作る。
本発明によつて解決される問題を説明する前
に、本明細書における2、3の用語を次のように
定義する。
「平坦な表面」とは約400〓以下の起伏(凹凸)
を有する表面を意味する。
「線幅制御」とは光硬化性樹脂表面上にデザイ
ンされた線幅を写真平版的に再生する能力を意味
する。表面の不整(でこぼこ)は必ず線幅の制御
能を低下させる。精密な線幅を障壁トンネル接合
素子の面積を狭い公差内に反復させることができ
る。接合素子の臨界電流は障壁トンネル接合部の
面積とトンネル障壁の厚さの関数である。従つ
て、良好な線幅制御はウエーハの障壁トンネル接
合部における、及びウエーハからウエーハへのよ
り不変的でより均一な接合部臨界電流をもたら
す。
「ステツプ」とは半導体または超伝導体素子の
層のエツジ(ヘリ)を指し、絶縁層または金属層
の上下表面間の垂直距離(または層の厚さ)を意
味する。
本発明は、特に真空蒸着法が採用される半導体
素子および超伝導素子に利用できることが理解さ
れる。本発明における平坦化法は、平坦でない表
面に伴う問題がより深刻で重大であるのでジヨセ
フソン接合超伝導素子に関して説明する。
そのような素子における線幅制御の不足は回路
密度を下げ、さらに電気特性の反復能(再現性)
を下げる。
そのような素子において、鋭いステツプが生じ
る所では、その鋭いステツプ上の絶縁層が割れて
ベース電極とカウンター電極間の短絡をもたら
す。
そのような素子におけるカウンター電極はベー
ス電極と絶縁層の上に作られる、そして鋭いステ
ツプが生じる所では、カウンター電極自身に割れ
が入つてカウンタ電極の不連続性を導き、その結
果素子の破損をもたらす。
半導体素子のいずれの層における鋭いステツプ
も割れやすい応力点を発生するのみならず、金属
層における電気泳動をもたらしかつ促進する。導
線における電気泳動は早期破損をもたらす。
そのような素子において、下層にある一番端の
ステツプをなめらかにするためにしばしば蒸着層
の厚さを増す必要がある。薄膜層は厚膜層よりも
大きな応力に耐えうることが知られている。
第1図は代表的な先行技術によるジヨセフソン
接合素子の拡大横断面正面図である。ウエーハ1
0はその上に層が付加される基板である。ジヨセ
フソン接合素子用のウエーハ10は、最上表面に
熱成長した酸化ケイ素の非多孔質層を有する高純
度の平坦なシリコン・ウエーハからなることが望
ましい。そのようなウエーハ10は先行技術にお
いて周知である。典型的に、そのようなウエーハ
は厚さが10ミル(約0.025cm)で直径が2〜5イ
ンチ(約5〜12.7cm)である。ベース電極11は
典型的に鉛合金またはニオブから作られかつ真空
蒸着によつて作製される。そのような層は約2000
Åの厚さが望ましい。ベース電極の上には、小領
域が隔離され、その上に障壁トンネル接合部12
が望ましくは高周波酸化によつて作られる。その
ような障壁トンネル接合層は、部分的にベース電
極層の中へそして部分的にベース電極層の上に約
40Åの厚さに作られる。酸化ケイ素層13はベー
ス電極11のステツプ14の上に作られるそして
障壁トンネル接合素子12を除くベース電極上を
おおう。典型的な、酸化ケイ素層13の厚さは約
3000Åの厚さである。壁またはステツプ15は実
質的に直線で形が急勾配であるが、一方壁16は
ステツプ上になめらかな輪郭に作られる。しかし
ながら、直線17で示すようにステツプの最上部
となめらかな輪郭の半径との距離は実質的に3000
Å以下であつて、応力集中が破損をもたらしうる
部分を作つている。酸化ケイ素層13を所望の面
積の基板10およびベース電極11の上に蒸着し
た後、カウンター電極18を第1図に示す表面全
体に蒸着する。しかしながら、カウンター電極1
8は内部に障壁トンネル接合部12へ接続させる
ことだけが必要な所定のパターンを有しうること
が理解される。カウンター電極18は約4000Åの
厚さで鉛合金またはニオブのような超伝導材料で
作ることが望ましい。カウンター電極18を作つ
た後、ジヨセフソン接合素子はベース電極11と
カウンター電極18の間にはさまれたトンネル障
壁接合部12によつて表わされる。ベース電極1
1とカウンター電極18へ連結されたリード線
(図示せず)はジヨセフソン接合素子を回路へ接
続さす手段を提供する。ジヨセフソン接合素子を
保護するために、カウンター電極18の上に不動
態化層19を付加する。不動態化層19は酸化ケ
イ素から作ることが望ましい、そして先行技術に
おいては約20000Åの厚さに作られる。従来のジ
ヨセフソン接合素子においては、トンネル障壁接
合部12上の臨界ステツプにおいて距離S1を得る
ために、T1で示すカウンター電極18の厚さは
高さH1より大きく作らなければならないことが
わかる。後述のように、カウンター電極18の厚
さは所望の値より厚く作られる、それは層により
熱サイクリングを受けやすくさせ、またカウンタ
ー電極材料の結晶粒度を大きくさせる傾向があ
り、それはまた層を熱サイクリングのため障壁1
2における破損をより受けやすくさせる。後述の
ように、不動態化層19も輪郭22で示すように
最上表面21をステツプ15の上になめらかにす
るために最適の厚さよりも厚く作られる。
第2図は、本発明による表面平坦化法を採用し
た望ましい実施態様のジヨセフソン接合素子の拡
大横断面を示す。ウエーハ30はウエーハ10と
同一、そしてベース電極31もベース電極11と
同一である。障壁トンネル接合部32も第1図の
障壁トンネル接合部12に関して前述したように
作られる。酸化ケイ素絶縁層33は、ステツプ1
4と同一のステツプ34の上に作られたとしても
全厚さがわずか約2600Åであるように作られる。
絶縁トンネル接合部ステツプ35の高さがかなり
低くなり、点36で示す絶縁ベース電極ステツプ
16は実質的に排除されている。従つて、線17
で示した先行技術において生じたようなステツプ
上に応力線の集中はない。障壁トンネル接合部3
2の形成後、カウンター層を絶縁層上に作つた
後、この電極38に最適で最も望ましい厚さであ
るわずか約2000Åの厚に作られる。ベース電極の
最上表面24がなめらかな輪郭23を有しても、
それは、厚さT2および高さH2がかなり減少して
もなお前のように同一またはかなり大きな分離S2
を維持する。さらに、不動態化層39の厚さはわ
ずか約5000Åに作られる、この厚さは電気特性お
よび応力集中の低下に最も望ましい値である。不
動態化層39の最上表面26の輪郭は実質的にな
くなるが、そのような輪郭が生じうることを説明
するために誇張して示してある。後で詳細に論ず
るように、ジヨセフソン接合素子層の厚さは、前
記の割れおよび電気的な破損をもたらす応力集中
点を実質的に排除しながら最も望ましい厚さに最
適化された。
第3図は第2図に示した望ましい実施態様のジ
ヨセフソン接合素子作製における一連のステツプ
の最初のものを示す。ウエーハまたは基板30は
その上に完全で均一な層であるベース電極材料3
1を付加して示されている。ベース電極材料31
の上には矩形の光硬化性樹脂パターン41があ
る。その光硬化性樹脂パターンは、完全な層を塗
布してパターン41だけが残るように光硬化性樹
脂を処理することによつて作られることが理解さ
れる。この点で光硬化性樹脂の輪郭形状を得るの
に特別な新しい方法は採用されていない。
第4図は、ベース電極材料31を等方的に腐食
して光硬化性樹脂の下側にアンダーカツト・レツ
ジ(出張り)42を設けた後の同一光硬化性樹脂
パターン41を示す。等方的腐食は丸味を帯びた
輪郭をもたらすことは良く知られているけれど
も、ベース電極材料31側面の傾斜した形43は
模式的に直線で示してある。説明する層の厚さは
ベース電極31および光硬化性樹脂パターンの幅
に比べて薄いので、これを適当な斜視図で示すこ
とは不可能である。ベース電極31をアンダーカ
ツト・レツジ42を作るように成形した後におい
てのみ、酸化ケイ素層33Aは真空蒸着によつて
付加される。第5図に示す真空蒸着した酸化ケイ
素層33Aは露出ウエーハ表面30をカバーし、
アンダーカツト輪郭43に示したベース電極31
の側面に充てんされている。酸化ケイ素層33A
をベース電極31と同じ高さに作る代りに、層3
3Aは光硬化性樹脂41の出張り42を露出すべ
く約400Åまで薄くして間隙44を残すように作
られる。酸化ケイ素層33Aの厚さは光硬化性樹
脂パターン41の上に形成されその側面に沿つて
も形成されるが、隙間部44には形成されない、
従つて光硬化性パターン41の周囲全体に酸化ケ
イ素材料の不連続性(中断)を作る。後で詳細に
説明する望ましい実施態様において、隙間44の
厚さは、溶媒が隙間に入つて出張り42に達し光
硬化性樹脂パターン41を確実に溶解するために
光硬化性樹脂41の周囲に隙間44が完全に存在
するのに必要な厚さだけ必要である。パターン4
1およびパターン41の上の酸化ケイ素が除去さ
れるこの工程はリフト・オフ法として知られてい
る。
第6図は、パターン41およびその上の酸化ケ
イ素層33Aをリフト・オフ法によつて除去した
後の第5図の構造を示す。光硬化性樹脂41を除
去した後、障壁接合部を画定するために新しい
(または第2の)きのこ型の光硬化性樹脂パター
ン45が付加される。きのこ形光硬化性樹脂パタ
ーンは周知であつて図示の望ましい実施態様にお
いては5000Å〜10000Åの厚さである。この厚さ
は、後述のように先行技術において必要な値より
薄い。きのこ形光硬化性樹脂パターン45を作つ
た後、今度は第2の酸化ケイ素層33Bを蒸着す
ることができる。層33Bの厚さは点線46で示
すが、2つの層33Aと33Bは2600Å厚さの連
続層として作る。第2の酸化ケイ素層33はわず
か1000Åの厚さが望ましく、露出されるパターン
側面を残してきのこ形光硬化性樹脂パターン45
の上にできる。ステツプ34上の輪郭36は図面
では誇張して示されている。400Åの隙間を採
用した望ましい実施態様のジヨセフソン接合素子
におけるこの輪郭はなめらかで200Åの高さ以下
である。輪郭(外形)36の平滑化およびこの点
における工程の実質的な省略は酸化ケイ素層33
の最上部において(接合部32を除く実質的に平
らな表面47をもたらす。
第7図は、きのこ形光硬化性樹脂パターン45
およびその上の酸化ケイ素層33Bを除去して、
酸化ケイ素絶縁層33の表面47の上に第3の光
硬化性樹脂パターンを塗布した後の部分的に完成
したジヨセフソン接合素子を示す。光硬化性パタ
ーン48の内部レツジ(縁または出張り)49
は、適当なリフト・オフ輪郭を提供するきのこ形
パターン45に応用したものと同じ方法によつて
作られる。今度は2つのレツジが、後の工程で蒸
着されるカウンター電極の幅およびライン・パラ
メーターを決める穴51の境界を画定する。カウ
ンター電極を蒸着する前に、系(装置)に酸素を
導入し、高周波酸化によつてベース電極31の上
に障壁トンネル接合部32が作られる。前述のよ
うに、障壁トンネル接合部32はベース電極31
の中へ部分的にそしてベース電極31の上に部分
的に作られる。部分完成のジヨセフソン接合素子
を真空室系から移動することなく、今度は真空蒸
着工程を継続してカンター電極を蒸着することが
できる。
第8図は、カウンター電極38Aを真空蒸着法
によつて蒸着した後の第7図と同じ構造を示す。
光硬化性樹脂パターン48の輪郭は穴側面49よ
りも上部が狭い、それはカウンター電極を光硬化
性樹脂パターン48の縁49に触れることなく作
られる。カウンター電極38Aは、種類の異なる
金属の一連の層として作り、次の焼鈍して均一な
合金にするか、或いは合金または純粋な材料とし
て蒸着することができる。例えば、ベース電極3
1とカウンター電極38Aを作る望ましい方法は
鉛、金、インジウムおよびビスマスの層を所望の
組合せで付加することである。所望の層を所望の
厚さに付加した後、これらのベース電極31とカ
ウンター電極38は、周知のように焼鈍して均一
な電極材料にする。カウンター電極38Aを作つ
た後、光硬化性樹脂パターン48とその上のカウ
ンター電極38Aはリフト・オフ法によつて除去
される。
第9図は、光硬化性樹脂パターン48を除去し
てその上に不動態化層39を蒸着した後での第8
図に示した部分完成のジヨセフソン接合素子を示
す。平坦化した望ましい実施態様のジヨセフソン
接合素子における不動態化層39は5000Åの厚さ
に作られ、従来の素子に必要な20000Åの厚さで
はなかつた。望ましい実施態様のジヨセフソン接
合素子はベース電極31上に誇張したステツプ3
4を示す。カウンター電極38Aはベース電極3
1と同じ厚さに作られ、真空蒸着の結果として急
勾配52も含む。ステツプ52は先行技術のステ
ツプ15のように高くないから、不動態化層39
は、表面26がカウンター電極38Aの上にかな
りの平滑作用を有してカウンター電極応力線53
に沿つて生じる応力集中を低下させることを保証
するため先行技術において作られる程厚く作る必
要はない。さらに、障壁トンネル接合部32に対
向する輪郭25は平滑でないとかなり減じる。第
2図と第9図に示すジヨセフソン接合素子は第9
図の最端ステツプ52を説明するために異なつて
示されている。カウンター電極38Aの側面にお
ける最端ステツプ52でも、不動態化層39の厚
さを薄くして応力を減じ電極を潜在的な腐食雰囲
気にさらす割れを防ぐことができる。
さて、第10図と第11図は、第2図〜第9図
に関してこれまでに説明した望ましい実施態様法
ステツプの改良の説明に用いる。第3図に示した
光硬化性樹脂パターン41(これはベース電極材
料31の連続層に塗布されたもの)が、以下に説
明する方法によつて実質的に同一のベース電極3
1を形成するために改良される。酸化ケイ素層3
3の一部分を露出する穴54を設けるべく、光硬
化性樹脂パターン41Aが酸化ケイ素層33Cの
上に塗布される。第10図において、光硬化性樹
脂パターン41Aの穴54を介したプラスマ・エ
ンチングによつて酸化ケイ素層33Cにベース電
極穴55を形成させる。アンダーカツト・レツジ
42Aを設けるべくベース電極穴55を作つた
後、そこに光硬化性樹脂パターンを残し、前述の
ベース電極材料の真空蒸着によつて穴の中にベー
ス電極31Bを作る。ベース電極31Bの蒸着は
またベース電極材料を光硬化性樹脂の上および光
硬化性樹脂パターン41Aの側面のへりに蒸着さ
せる。隙間44がベース電極31Bの最上面上に
設けられる限り、溶媒をレツジ42Aにおける光
硬化性樹脂パターン41Aの下側へ導入すること
ができる。前述の改良法によつてベース電極31
Bを作つた後、望ましい実施態様の第5図の後で
必要な工程と同じ工程を行つて実質的に同等のジ
ヨセフソン接合素子を作る。すなわち、光硬化性
パターン41Aとその上の材料31Bをはがし
て、ベース電極の最上部と隣接して蒸着された酸
化ケイ素層からなる平坦化表面を残す。
以上説明した望ましい実施態様および改良実施
態様において、基板30はその上に蒸着すべき材
料を含む一連のボートに対向して配置された。そ
の基板30をオフセツトして、材料が光硬化性樹
脂パターン41,41Aのレツジ42,42Aの
下側へ蒸着された完全に充てんされてベース電極
31,31Bに実質的に平らな表面を確実に提供
するように回転式プラツトホームに装着した。
以上、応力状態が最も厳しいジヨセフソン接合
素子のベース電極を平坦化する方法の望ましい実
施態様を説明したが、同じ方法の工程を第10図
および第11図に関して記載説明した改良型ジヨ
セフソン接合素子に応用できることが理解され
る。さらに、真空室系内において真空蒸着工程を
行いながら平坦化する新奇工程がジヨセフソン接
合素子のカウンター電極および他の層にも応用で
きることを理解すべきである。全ての無機金属ま
たは半導体素子の絶縁層が平坦化される。集積回
路は著しく小型化され高密度パターンをもつて作
られるようになつてきたから、本発明による平坦
化法はウエーハ上に作られる個々の素子の歩留り
の向上、また種々のウエーハ上に作られる素子の
電流特性の一貫性および均一性の改善に採用され
る。
【図面の簡単な説明】
第1図は代表的な先行技術のジヨセフソン接合
素子の拡大横断面略図、第2図は本発明による望
ましい実施態様のジヨセフソン接合素子の拡大横
断面略図。第3図は、上にベース電極材料層を有
する基板ウエーハと、上にベース電極を画定する
代表的な光硬化性樹脂パターンの拡大横断面略
図。第4図は、光硬化性樹脂パターンで被覆され
ないベース電極材料のかなりの部分を腐食除去し
た後における光硬化性樹脂パターンの拡大横断面
略図。第5図は、酸化ケイ素絶縁層蒸着後に第4
図の光硬化性樹脂パターンを被覆したベース電極
の拡大横断面略図。第6図は、光硬化性樹脂リフ
ト・オフ・パターンを除去しトンネル障壁接合部
分の上に第2のきのこ形光硬化性樹脂パターンを
塗布した後、およびその上に第2の酸化ケイ素絶
縁層を蒸着した後における第5図のベース電極の
拡大横断面略図。第7図は、第3の光硬化性樹脂
パターンの蒸着後にトンネル障壁接合部を形成し
た後における第6図の酸化ケイ素を部分的に被覆
したベース電極の拡大横断面略図。第8図はカウ
ンター電極材料蒸着後における第7図の構造体の
拡大横断面略図。第9図は第3の光硬化性樹脂パ
ターンの除去および絶縁不動態化層の蒸着後にお
ける第8図のジヨセフソン接合素子構造体の拡大
横断面略図。第10図は、酸化ケイ素層内にベー
ス電極穴を腐食するためその酸化ケイ素層の上に
塗布したもう1つの光硬化性樹脂パターンの拡大
横断面略図。第11図はベース電極の穴におよび
光硬化性樹脂パターンの上にベース電極材料を蒸
着した後における第10図の構造体の拡大横断面
略図。

Claims (1)

  1. 【特許請求の範囲】 1 次の(a)〜(e)の工程からなり、真空蒸着によつ
    て基板上に金属および絶縁体の層を形成し、ジヨ
    セフソン接合素子の電極を提供する少なくとも1
    つの層を光硬化性樹脂マスクによつて画定された
    パターン内に形成させる平坦化ジヨセフソン接合
    素子の製造方法。 (a) 金属(または絶縁体)の第1の層を蒸着する
    工程; (b) 前記第1の層の上に、導電性パターンの外郭
    線を画定する光硬化性樹脂マスクを形成させる
    工程; (c) 前記第1の層のマスクをしなかつた領域の材
    料をマスク・アンダーカツトの縁部が残るよう
    に溶媒によりマスクを除去する工程; (d) 基板を、材料が蒸着される方向へ傾斜させる
    と共に、材料がマスクの張出し縁部の下側及び
    マスク側部に確実に蒸着できるように回転さ
    せ、該除去した場所に光硬化樹脂パターンの回
    りに不連続部ができるように第1の層よりも薄
    く絶縁体(または金属)の補足層を蒸着する工
    程;および (e) 溶媒をマスクのアンダーカツト縁部の下側に
    浸透させ溶媒よりマスクを除去する工程。 2 パターン化層が金属であつて、1つ以上のジ
    ヨセフソン接合素子のベース電極を提供する特許
    請求の範囲第1項記載の方法。 3 前記第1の層が絶縁材料からなり、マスクさ
    れない部分がプラズマ・エツチングによつて除去
    される特許請求の範囲第1項または第2項記載の
    方法。
JP58049032A 1982-03-26 1983-03-25 平坦化ジヨセフソン接合素子の製造方法 Granted JPS58171877A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US362578 1982-03-26
US06/362,578 US4418095A (en) 1982-03-26 1982-03-26 Method of making planarized Josephson junction devices

Publications (2)

Publication Number Publication Date
JPS58171877A JPS58171877A (ja) 1983-10-08
JPH0376597B2 true JPH0376597B2 (ja) 1991-12-05

Family

ID=23426651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58049032A Granted JPS58171877A (ja) 1982-03-26 1983-03-25 平坦化ジヨセフソン接合素子の製造方法

Country Status (5)

Country Link
US (1) US4418095A (ja)
EP (1) EP0090612B1 (ja)
JP (1) JPS58171877A (ja)
CA (1) CA1190648A (ja)
DE (1) DE3380106D1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4548834A (en) * 1982-05-31 1985-10-22 Nec Corporation Method of producing a Josephson tunnel barrier
JPS63234533A (ja) * 1987-03-24 1988-09-29 Agency Of Ind Science & Technol ジヨセフソン接合素子の形成方法
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
US8906760B2 (en) 2012-03-22 2014-12-09 Tokyo Electron Limited Aspect ratio dependent deposition to improve gate spacer profile, fin-loss and hardmask-loss for FinFET scheme
WO2013154842A1 (en) * 2012-04-11 2013-10-17 Tokyo Electron Limited Aspect ratio dependent deposition to improve gate spacer profile, fin-loss and hardmask-loss for finfet scheme
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
CN105633268B (zh) * 2015-12-31 2019-04-05 中国科学院上海微系统与信息技术研究所 一种超导电路结构及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1384028A (en) * 1972-08-21 1974-02-12 Hughes Aircraft Co Method of making a semiconductor device
NL7412383A (nl) * 1974-09-19 1976-03-23 Philips Nv Werkwijze voor het vervaardigen van een in- richting met een geleiderpatroon.
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
JPS5819129B2 (ja) * 1975-12-10 1983-04-16 株式会社東芝 ハンドウタイソウチノ セイゾウホウホウ
FR2392495A1 (fr) * 1977-05-25 1978-12-22 Radiotechnique Compelec Procede de realisation de dispositifs semi-conducteurs a reseau de conducteurs mono ou multicouche et dispositifs ainsi obtenus
US4129167A (en) * 1977-07-18 1978-12-12 General Electric Company Nb3 Ge superconductive films grown with nitrogen
US4218532A (en) * 1977-10-13 1980-08-19 Bell Telephone Laboratories, Incorporated Photolithographic technique for depositing thin films
US4224361A (en) * 1978-09-05 1980-09-23 International Business Machines Corporation High temperature lift-off technique
JPS5588382A (en) * 1978-12-27 1980-07-04 Fujitsu Ltd Preparation of tunnel junction type josephson element
JPS5688384A (en) * 1979-12-20 1981-07-17 Hitachi Ltd Manufacture of josephson junction element
US4339305A (en) * 1981-02-05 1982-07-13 Rockwell International Corporation Planar circuit fabrication by plating and liftoff

Also Published As

Publication number Publication date
EP0090612A3 (en) 1986-10-15
DE3380106D1 (en) 1989-07-27
US4418095A (en) 1983-11-29
CA1190648A (en) 1985-07-16
JPS58171877A (ja) 1983-10-08
EP0090612A2 (en) 1983-10-05
EP0090612B1 (en) 1989-06-21

Similar Documents

Publication Publication Date Title
JPS5828736B2 (ja) 平坦な薄膜の形成方法
JPH0360055A (ja) 集積回路の製造方法
US4437227A (en) Method of making improved tunnel barriers for superconducting Josephson junction devices
JPH0376597B2 (ja)
EP0107363A2 (en) Method of producing anisotropically-conducting layers
US5554884A (en) Multilevel metallization process for use in fabricating microelectronic devices
KR950006343B1 (ko) 반도체 장치의 제조방법
JPS5877016A (ja) 薄膜磁気ヘツドの製造方法
JP2768294B2 (ja) 半導体装置の製造方法
JPH01266718A (ja) 半導体装置の製造方法
JPS6239823B2 (ja)
KR0172467B1 (ko) 금속배선 마스크의 얼라인먼트 키 형성을 위한 반도체소자 제조방법
JPS639660B2 (ja)
JPS5817689A (ja) ジヨセフソン回路の製造方法
JP2976904B2 (ja) 超電導電界効果型素子およびその作製方法
JPS61222235A (ja) 半導体装置の製造方法
JPS62118539A (ja) 多層配線の形成方法
KR0163742B1 (ko) T형 게이트의 형성방법
JPH03263833A (ja) テーパエツチング方法
JPS6146051A (ja) 配線方法
JPH0691051B2 (ja) 半導体素子の製造方法
JPS60189241A (ja) 段差の被覆方法
JPH01273333A (ja) 半導体装置の製造方法
JPS5821310A (ja) プレ−ナ型磁気バブル素子の製造法
JPS62281356A (ja) 半導体装置の製造方法