JPH01266718A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01266718A JPH01266718A JP9443888A JP9443888A JPH01266718A JP H01266718 A JPH01266718 A JP H01266718A JP 9443888 A JP9443888 A JP 9443888A JP 9443888 A JP9443888 A JP 9443888A JP H01266718 A JPH01266718 A JP H01266718A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact window
- barrier
- metal
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法、特に半導体装置の電極形成にお
いて、バリアメタルの形成に平坦化工程を用いることに
より電極配線を形成する方法に関し、 半導体装置の電極形成において、バリア性が大きく、微
細化構造に適した半導体装置の電極の製造方法を提供す
ることを目的とし、 下地との電気的接触を形成する領域にコンタクト窓を形
成する工程と、 このコンタクト窓に成長したバリアメタル表面を有機材
の膜により平坦化し異方性エツチングによる平坦化工程
を１回以上繰返すことを特徴とする半導体装置の製造方
法を含み構成する。
いて、バリアメタルの形成に平坦化工程を用いることに
より電極配線を形成する方法に関し、 半導体装置の電極形成において、バリア性が大きく、微
細化構造に適した半導体装置の電極の製造方法を提供す
ることを目的とし、 下地との電気的接触を形成する領域にコンタクト窓を形
成する工程と、 このコンタクト窓に成長したバリアメタル表面を有機材
の膜により平坦化し異方性エツチングによる平坦化工程
を１回以上繰返すことを特徴とする半導体装置の製造方
法を含み構成する。
本発明は、半導体装置の製造方法、特にバリアメタルの
形成に平坦化工程を用いることにより電極配線を形成す
る方法に関する。
形成に平坦化工程を用いることにより電極配線を形成す
る方法に関する。
従来、半導体装置の製造において、素子の微細化ととも
に動作速度が向上してきており、それにともない接合が
浅くなってきている。そのために電極配線の形成には、
配線金属とシリコンとの間の相互拡散により生じる接合
破壊などを防止するために、相互拡散の防止用のバリア
メタルが用いられている。
に動作速度が向上してきており、それにともない接合が
浅くなってきている。そのために電極配線の形成には、
配線金属とシリコンとの間の相互拡散により生じる接合
破壊などを防止するために、相互拡散の防止用のバリア
メタルが用いられている。
第５図はこのような従来の電極配線部分を示す断面図で
ある。同図に示す如く、シリコン基板１に形成された拡
散領域２上には、酸化シリコン（ＳｉＯ□）膜３を除去
してコンタクト窓４が形成され、このコンタクト窓４内
にコンタクトメタル５、バリアメタル６がスパッタリン
グ法などにより形成され、そのバリアメタル６上にアル
ミニュウム（ｉ）、金（Ａｕ）などの配線用の導電メタ
ル７が形成されている。このコンタクトメタル５は、下
地のシリコン基板１とのオーミックコンタクトなどの電
気的接触を形成するために設けられるものである。また
、バリアメタル６は、下地のシリコンと導電メタル７で
あるＡ１、Ａｕなどとの間の相互拡散を防止し、接合破
壊が生じないようにするため設けられるものである。こ
のバリアメタル６としては、例えば、窒化チタン（チタ
ンナイトライド：ＴｉＮ）などが多用されている。
ある。同図に示す如く、シリコン基板１に形成された拡
散領域２上には、酸化シリコン（ＳｉＯ□）膜３を除去
してコンタクト窓４が形成され、このコンタクト窓４内
にコンタクトメタル５、バリアメタル６がスパッタリン
グ法などにより形成され、そのバリアメタル６上にアル
ミニュウム（ｉ）、金（Ａｕ）などの配線用の導電メタ
ル７が形成されている。このコンタクトメタル５は、下
地のシリコン基板１とのオーミックコンタクトなどの電
気的接触を形成するために設けられるものである。また
、バリアメタル６は、下地のシリコンと導電メタル７で
あるＡ１、Ａｕなどとの間の相互拡散を防止し、接合破
壊が生じないようにするため設けられるものである。こ
のバリアメタル６としては、例えば、窒化チタン（チタ
ンナイトライド：ＴｉＮ）などが多用されている。
しかし、従来のバリアメタル６は、コンタクト窓４の段
差となる側壁部分での膜厚が薄くなり、かつ膜質か弱く
、バリア性が不完全となる欠点があった。これは、バリ
アメタル６がスパッタリング法などにより堆積されるた
め、側壁部分の膜質が平坦部分の膜質より悪く、かつ側
壁部分の膜と平坦部分の膜の成長方向に違いが生じ、そ
の境界に不連続線ができることによるものである。この
ため、従来はバリアメタル６を厚く堆積したり、あるい
は種々の熱処理などを施していたが、必ずしもバリア性
は十分ではなく、微細化の支障になっていた。
差となる側壁部分での膜厚が薄くなり、かつ膜質か弱く
、バリア性が不完全となる欠点があった。これは、バリ
アメタル６がスパッタリング法などにより堆積されるた
め、側壁部分の膜質が平坦部分の膜質より悪く、かつ側
壁部分の膜と平坦部分の膜の成長方向に違いが生じ、そ
の境界に不連続線ができることによるものである。この
ため、従来はバリアメタル６を厚く堆積したり、あるい
は種々の熱処理などを施していたが、必ずしもバリア性
は十分ではなく、微細化の支障になっていた。
本発明は、半導体装置の電極形成において、バリア性が
大きく、微細化構造に適した半導体装置の製造方法を提
供することを目的とする。
大きく、微細化構造に適した半導体装置の製造方法を提
供することを目的とする。
上記目的は、下地との電気的接触を形成する領域にコン
タクト窓を形成する工程と、このコンタクト窓に成長し
たバリアメタル表面を有機材の膜により平坦化し異方性
エツチングによる平坦化工程を１回以上繰返すことを特
徴とする半導体装置の製造方法によって解決される。
タクト窓を形成する工程と、このコンタクト窓に成長し
たバリアメタル表面を有機材の膜により平坦化し異方性
エツチングによる平坦化工程を１回以上繰返すことを特
徴とする半導体装置の製造方法によって解決される。
すなわち、本発明はコンタクト窓に成長したバリアメタ
ルの異方性エツチングによる平坦化工程を行うため、コ
ンタクト窓の側壁部分のバリアメタルの膜厚が厚くなり
、膜質が強くなり、バリア性が向上する。
ルの異方性エツチングによる平坦化工程を行うため、コ
ンタクト窓の側壁部分のバリアメタルの膜厚が厚くなり
、膜質が強くなり、バリア性が向上する。
以下、本発明を図示の一実施例により具体的に説明する
。
。
第１図（ａ）〜（ｅ）は本発明実施例の電極配線部分の
製造工程断面図である。
製造工程断面図である。
まず、同図（ａ）に示す如く、電気的な接触などのコン
タクト部分を形成する例えばシリコン基板１１の拡散領
域１２上には、図示しない工程により酸化シリコン（Ｓ
ｉＯ□）膜１３を除去して幅が１μｍ程度のコンタクト
窓１４が形成される。このコンタクト窓１４内にバリア
メタルとして、第１のＴｉＮ膜１５を反応性マグネトロ
ンスパッタリング法により２０００人程度０膜厚に堆積
する。この反応性マグネトロンスパッタリング法による
第１のＴｉＮ膜１５の形成条件は、例えば、圧力が５
Ｘ １０” ’ ｔｏｒｒ、アルゴンと窒素ガス（Ａｒ
＋Ｎｚ）が流量比で１：１の割合の雰囲気中で、大きさ
が直径２０ｃｍ、厚さ５ ｍｍ程度の円形のチタン（Ｔ
ｉ）ターゲットに、３に一程度のエネルギーを投入し、
対向する１０ｃｍ離れた上記シリコン基板１１で２分間
程度成長して、約２００００程度の膜厚の第１のＴｉＮ
膜１５を得る。次に、同図（ｂ）に示す如く、上記第１
のＴｉＮ膜１膜上５上平坦部分において、膜厚が３００
０人程度０なるように有機材の膜例えばレジスト膜１６
を塗布する。これによりコンタクト窓１４は流動性をも
ったレジスト膜１６により表面がほぼ平坦に埋められる
。
タクト部分を形成する例えばシリコン基板１１の拡散領
域１２上には、図示しない工程により酸化シリコン（Ｓ
ｉＯ□）膜１３を除去して幅が１μｍ程度のコンタクト
窓１４が形成される。このコンタクト窓１４内にバリア
メタルとして、第１のＴｉＮ膜１５を反応性マグネトロ
ンスパッタリング法により２０００人程度０膜厚に堆積
する。この反応性マグネトロンスパッタリング法による
第１のＴｉＮ膜１５の形成条件は、例えば、圧力が５
Ｘ １０” ’ ｔｏｒｒ、アルゴンと窒素ガス（Ａｒ
＋Ｎｚ）が流量比で１：１の割合の雰囲気中で、大きさ
が直径２０ｃｍ、厚さ５ ｍｍ程度の円形のチタン（Ｔ
ｉ）ターゲットに、３に一程度のエネルギーを投入し、
対向する１０ｃｍ離れた上記シリコン基板１１で２分間
程度成長して、約２００００程度の膜厚の第１のＴｉＮ
膜１５を得る。次に、同図（ｂ）に示す如く、上記第１
のＴｉＮ膜１膜上５上平坦部分において、膜厚が３００
０人程度０なるように有機材の膜例えばレジスト膜１６
を塗布する。これによりコンタクト窓１４は流動性をも
ったレジスト膜１６により表面がほぼ平坦に埋められる
。
次に、同図（Ｃ）に示す如く、平行平板型の反応性イオ
ンエツチング（ＲＩＥ）により、平坦部分の第１のＴｉ
Ｎ膜１５はぼが除去される程度に、エツチングする（エ
ッチバック）。このエツチング条件は、例えば、枚葉式
ＲＩＥ装置により、フレオン（ＣＦ、）に５χ程度の酸
素ガス（０□）を加えた雰囲気中で、圧力が０．１５ｔ
ｏｒｒ、５０〇−程度のエネルギーを投入し、５分程度
実施する。これにより、表面がほぼ平坦化される。
ンエツチング（ＲＩＥ）により、平坦部分の第１のＴｉ
Ｎ膜１５はぼが除去される程度に、エツチングする（エ
ッチバック）。このエツチング条件は、例えば、枚葉式
ＲＩＥ装置により、フレオン（ＣＦ、）に５χ程度の酸
素ガス（０□）を加えた雰囲気中で、圧力が０．１５ｔ
ｏｒｒ、５０〇−程度のエネルギーを投入し、５分程度
実施する。これにより、表面がほぼ平坦化される。
次に、同図（ｄ）に示す如く、コンタクト窓１４内のレ
ジスト膜１６を剥離する。この剥離条件は、ドライエツ
チングでは、例えば、枚葉式アッシャ−により、酸素ガ
ス（０□）１００χの雰囲気中で、圧力が１ｔｏｒｒ
、５００Ｗ程度のエネルギーを投入し、１００分程実施
する。そして、次に、スパッタ装置により表面を１００
人程０、高周波（ＲＦ）エッチクリーニングを行う。こ
のクリーニング条件は、アルゴン（Ａｒ）ガスの雰囲気
中で、圧力がＩ Ｘ １０−”ｔｏｒｒ、０．２Ｗ／ｃ
ｍ”程度のエネルギーを投入し、３分程度行う。
ジスト膜１６を剥離する。この剥離条件は、ドライエツ
チングでは、例えば、枚葉式アッシャ−により、酸素ガ
ス（０□）１００χの雰囲気中で、圧力が１ｔｏｒｒ
、５００Ｗ程度のエネルギーを投入し、１００分程実施
する。そして、次に、スパッタ装置により表面を１００
人程０、高周波（ＲＦ）エッチクリーニングを行う。こ
のクリーニング条件は、アルゴン（Ａｒ）ガスの雰囲気
中で、圧力がＩ Ｘ １０−”ｔｏｒｒ、０．２Ｗ／ｃ
ｍ”程度のエネルギーを投入し、３分程度行う。
次に、同図（ｅ）に示す如（、上記同図（ａ）に示す工
程と同様の条件により、第２のＴｉＮ膜１７を２０００
人程度０膜厚に堆積する。
程と同様の条件により、第２のＴｉＮ膜１７を２０００
人程度０膜厚に堆積する。
上記電極部分の製造方法によれば、コンタクト窓１４内
に第１のＴｉＮ膜１５を形成し、エッチバック後に平坦
化後に第２のＴｉＮ膜１７を形成することにより、コン
タクト窓４内にバリアメタルが形成される。このバリア
メタルは、コンタクト窓４の段差となる側壁部分の膜厚
が厚く補強され、膜質が強くなる。従って、バリア性も
大きくなる。そして、上記したエッチバックを後述する
如くに複数回繰返すことによって、特性の良い電極を形
成することが可能になる。
に第１のＴｉＮ膜１５を形成し、エッチバック後に平坦
化後に第２のＴｉＮ膜１７を形成することにより、コン
タクト窓４内にバリアメタルが形成される。このバリア
メタルは、コンタクト窓４の段差となる側壁部分の膜厚
が厚く補強され、膜質が強くなる。従って、バリア性も
大きくなる。そして、上記したエッチバックを後述する
如くに複数回繰返すことによって、特性の良い電極を形
成することが可能になる。
第２図は上記方法により製造される電極部分の断面図で
ある。上記方法によりエッチバックで形成されたＴｉＮ
膜２膜上１上、純アルミニュウム配線膜２２が７０００
人程度０膜厚に形成される。なお、第１図に対応する部
分は同一の符号を記す。
ある。上記方法によりエッチバックで形成されたＴｉＮ
膜２膜上１上、純アルミニュウム配線膜２２が７０００
人程度０膜厚に形成される。なお、第１図に対応する部
分は同一の符号を記す。
第３図（ａ）及び（ｂ）は本発明のバリア性を試験する
ために形成された電極部分の断面図である。
ために形成された電極部分の断面図である。
まず、同図（ａ）に示す如く、バリア性を試験するため
に、１００個程度のコンタクト窓１４を形成し、このコ
ンタクト窓１４に上記第２図に示すように、エッチバッ
クによりＴｉＮ膜２１を形成し、その上に純アルミニュ
ウム配線膜２２を７０００人程度０膜厚に形成した。そ
して、４８０°Ｃ１３０分間の熱処理を３回はど繰り返
した。この熱処理によりＴｉＮ膜２１に欠陥があると、
純アルミニュウム配線膜２２とシリコン基板１１との間
の相互拡散が生じる。
に、１００個程度のコンタクト窓１４を形成し、このコ
ンタクト窓１４に上記第２図に示すように、エッチバッ
クによりＴｉＮ膜２１を形成し、その上に純アルミニュ
ウム配線膜２２を７０００人程度０膜厚に形成した。そ
して、４８０°Ｃ１３０分間の熱処理を３回はど繰り返
した。この熱処理によりＴｉＮ膜２１に欠陥があると、
純アルミニュウム配線膜２２とシリコン基板１１との間
の相互拡散が生じる。
その後、同図（ｂ）に示す如く、王水で純アルミニュウ
ム配線膜２２と、ＴｉＮ膜２１を除去して、下地である
シリコン基板１１のくわれ（不良箇所）を観察した。
ム配線膜２２と、ＴｉＮ膜２１を除去して、下地である
シリコン基板１１のくわれ（不良箇所）を観察した。
第４図は本発明実施例によるバリア性の試験結果を示す
図である。同図において、横軸はエッチバックの回数、
すなわち、ＴｉＮ膜２１を形成するときのエツチングの
繰り返し回数であり、縦軸はサンプル数に対する不良箇
所数の割合（χ）で、バリア性を示す。同図に示す如く
、バリア性は、エッチバック回数の増加とともに徐々に
向上し、５回のエッチバック回数では７０χを示してい
る。この結果は、エッチバック回数の増加でコンタクト
窓１４側壁のＴｉＮ膜２１の膜厚が厚くなり、膜質が強
くなり、バリア性が向上することを示す。
図である。同図において、横軸はエッチバックの回数、
すなわち、ＴｉＮ膜２１を形成するときのエツチングの
繰り返し回数であり、縦軸はサンプル数に対する不良箇
所数の割合（χ）で、バリア性を示す。同図に示す如く
、バリア性は、エッチバック回数の増加とともに徐々に
向上し、５回のエッチバック回数では７０χを示してい
る。この結果は、エッチバック回数の増加でコンタクト
窓１４側壁のＴｉＮ膜２１の膜厚が厚くなり、膜質が強
くなり、バリア性が向上することを示す。
なお、本発明においては、少なくとも１回以上のエッチ
バックによる平坦化工程によりコンタクト窓１４にＴｉ
Ｎ膜を形成すればよく、複数回行えばさらに膜厚が厚く
なり、膜質が強くなり、バリア性が向上する。コンタク
ト窓１４は、下地と電気的な接触を形成する領域に形成
されればよい。
バックによる平坦化工程によりコンタクト窓１４にＴｉ
Ｎ膜を形成すればよく、複数回行えばさらに膜厚が厚く
なり、膜質が強くなり、バリア性が向上する。コンタク
ト窓１４は、下地と電気的な接触を形成する領域に形成
されればよい。
また、実施例においては、チタンナイトライド（ＴｉＮ
）を用いているが、通常用いられるバリアメタルにも適
用できる。
）を用いているが、通常用いられるバリアメタルにも適
用できる。
さらに、バリアメタルの膜厚、成形条件は配線金属ある
いは、トランジスタの特性などに応じて任意にでき、実
施例に限定されない。
いは、トランジスタの特性などに応じて任意にでき、実
施例に限定されない。
以上説明したように本発明によれば、下地と電気的接触
を形成する領域上にコンタクト窓を形成し、このコンタ
クト窓に異方性エツチングによる平坦化工程を用いるこ
とによりバリアメタルを形成するため、コンタクト窓の
側壁部分のバリアメタルの膜厚が厚くなり、膜質が強（
なり、バリア性が向上する。
を形成する領域上にコンタクト窓を形成し、このコンタ
クト窓に異方性エツチングによる平坦化工程を用いるこ
とによりバリアメタルを形成するため、コンタクト窓の
側壁部分のバリアメタルの膜厚が厚くなり、膜質が強（
なり、バリア性が向上する。
第１図（ａ）〜（ｅ）は本発明実施例の製造工程断面図
、第２図は本発明実施例の電極部分の断面図、第３図（
ａ）及び（ｂ）は本発明実施例のバリア性を試験するた
めの電極部分の断面図、 第４図は本発明実施例のバリア性の試験結果を示す図、 第５図は従来の電極配線部分を示す断面図である。 図中、 １１はシリコン基板、 １２は拡散領域、 １３は酸化シリコン（ＳｉＯｚ）膜、 １４はコンタクト窓、 １５は第１のＴｉＮ膜、 １６はレジスト膜、 １７はＴｉＮ膜、 ２１はＴｉＮ膜、 ２２は純アルミニュウム配線膜、 を示す。 特許出願人 富士通株式会社 代理人弁理士 久木元 彰 −Ｎ（イ）ぐＬｒ１■ト メ１−２ メー＼
、−２１１ａ
−Ｏｕ 一〇 〇
、第２図は本発明実施例の電極部分の断面図、第３図（
ａ）及び（ｂ）は本発明実施例のバリア性を試験するた
めの電極部分の断面図、 第４図は本発明実施例のバリア性の試験結果を示す図、 第５図は従来の電極配線部分を示す断面図である。 図中、 １１はシリコン基板、 １２は拡散領域、 １３は酸化シリコン（ＳｉＯｚ）膜、 １４はコンタクト窓、 １５は第１のＴｉＮ膜、 １６はレジスト膜、 １７はＴｉＮ膜、 ２１はＴｉＮ膜、 ２２は純アルミニュウム配線膜、 を示す。 特許出願人 富士通株式会社 代理人弁理士 久木元 彰 −Ｎ（イ）ぐＬｒ１■ト メ１−２ メー＼
、−２１１ａ
−Ｏｕ 一〇 〇
Claims (1)
- 【特許請求の範囲】 下地との電気的接触を形成する領域にコンタクト窓（
１４）を形成する工程と、 このコンタクト窓（１４）に成長したバリアメタル表面
を有機材の膜により平坦化し異方性エッチングによる平
坦化工程を１回以上繰返すことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63094438A JP2750860B2 (ja) | 1988-04-19 | 1988-04-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63094438A JP2750860B2 (ja) | 1988-04-19 | 1988-04-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01266718A true JPH01266718A (ja) | 1989-10-24 |
| JP2750860B2 JP2750860B2 (ja) | 1998-05-13 |
Family
ID=14110261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63094438A Expired - Lifetime JP2750860B2 (ja) | 1988-04-19 | 1988-04-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2750860B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5427980A (en) * | 1992-12-02 | 1995-06-27 | Hyundai Electronics Industries Co., Ltd. | Method of making a contact of a semiconductor memory device |
| US5693562A (en) * | 1996-06-28 | 1997-12-02 | Vanguard International Semiconductor Corporation | Method for forming a barrier metal film with conformal step coverage in a semiconductor integrated circuit |
| US5717250A (en) * | 1994-08-15 | 1998-02-10 | Micron Technology, Inc. | Sputter and CVD deposited titanium nitride barrier layer between a platinum layer and a polysilicon plug |
| US5904561A (en) * | 1996-06-28 | 1999-05-18 | Vanguard International Semiconductor Corporation | Method for forming a barrier metal film with conformal step coverage in a semiconductor intergrated circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295628A (ja) * | 1985-06-25 | 1986-12-26 | Oki Electric Ind Co Ltd | コンタクトホ−ルへのバリアメタルの形成方法 |
| JPS6321855A (ja) * | 1986-07-15 | 1988-01-29 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS6441240A (en) * | 1987-08-07 | 1989-02-13 | Nec Corp | Semiconductor integrated circuit device |
| JPH01230269A (ja) * | 1988-03-09 | 1989-09-13 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
1988
- 1988-04-19 JP JP63094438A patent/JP2750860B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295628A (ja) * | 1985-06-25 | 1986-12-26 | Oki Electric Ind Co Ltd | コンタクトホ−ルへのバリアメタルの形成方法 |
| JPS6321855A (ja) * | 1986-07-15 | 1988-01-29 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS6441240A (en) * | 1987-08-07 | 1989-02-13 | Nec Corp | Semiconductor integrated circuit device |
| JPH01230269A (ja) * | 1988-03-09 | 1989-09-13 | Mitsubishi Electric Corp | 半導体集積回路装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5427980A (en) * | 1992-12-02 | 1995-06-27 | Hyundai Electronics Industries Co., Ltd. | Method of making a contact of a semiconductor memory device |
| US5717250A (en) * | 1994-08-15 | 1998-02-10 | Micron Technology, Inc. | Sputter and CVD deposited titanium nitride barrier layer between a platinum layer and a polysilicon plug |
| US6093615A (en) * | 1994-08-15 | 2000-07-25 | Micron Technology, Inc. | Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug |
| US6313031B1 (en) | 1994-08-15 | 2001-11-06 | Micron Technology, Inc. | Method of fabricating a contract structure having a composite barrier layer between a platinum layer and a polysilicon plug |
| US6589867B2 (en) | 1994-08-15 | 2003-07-08 | Micron Technology, Inc. | Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug |
| US6930039B2 (en) | 1994-08-15 | 2005-08-16 | Micron Technology, Inc. | Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug |
| US5693562A (en) * | 1996-06-28 | 1997-12-02 | Vanguard International Semiconductor Corporation | Method for forming a barrier metal film with conformal step coverage in a semiconductor integrated circuit |
| US5904561A (en) * | 1996-06-28 | 1999-05-18 | Vanguard International Semiconductor Corporation | Method for forming a barrier metal film with conformal step coverage in a semiconductor intergrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2750860B2 (ja) | 1998-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5828736B2 (ja) | 平坦な薄膜の形成方法 | |
| JP2809087B2 (ja) | 配線形成方法 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| JP2750860B2 (ja) | 半導体装置の製造方法 | |
| US5554884A (en) | Multilevel metallization process for use in fabricating microelectronic devices | |
| US5093274A (en) | Semiconductor device and method for manufacture thereof | |
| JPH0794483A (ja) | プラズマエッチング方法 | |
| JPH088231A (ja) | 膜の平坦化方法 | |
| KR100780686B1 (ko) | 반도체소자의 제조방법 | |
| JP2900525B2 (ja) | 半導体装置の製造方法 | |
| JPH01212439A (ja) | 層間膜の加工法 | |
| JPS6313347A (ja) | 薄膜半導体装置の製造方法 | |
| US6444585B1 (en) | Method for manufacturing semiconductor device capable of expelling argon gas | |
| JPH0428229A (ja) | コンタクトホールの形成方法およびエッチング装置 | |
| JPH01266719A (ja) | 半導体装置の製造方法 | |
| JPH0334675B2 (ja) | ||
| JPS63124446A (ja) | 接続孔形成方法 | |
| JPH0629409A (ja) | 半導体装置の製造方法 | |
| JPH0613380A (ja) | Ａｌ系材料形成方法、Ａｌ系配線構造、半導体装置の製造方法、及び半導体装置 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH04100218A (ja) | 半導体装置の製造方法 | |
| JPH04167448A (ja) | 半導体素子の製造方法 | |
| JPH05251381A (ja) | 半導体装置の製造方法 | |
| JPH0420255B2 (ja) | ||
| JPH03263884A (ja) | ジョセフソン集積回路の製造方法 |