JPH0377654B2 - - Google Patents

Info

Publication number
JPH0377654B2
JPH0377654B2 JP58176902A JP17690283A JPH0377654B2 JP H0377654 B2 JPH0377654 B2 JP H0377654B2 JP 58176902 A JP58176902 A JP 58176902A JP 17690283 A JP17690283 A JP 17690283A JP H0377654 B2 JPH0377654 B2 JP H0377654B2
Authority
JP
Japan
Prior art keywords
sio
single crystal
region
epitaxial growth
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58176902A
Other languages
English (en)
Other versions
JPS6070721A (ja
Inventor
Junji Sakurai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58176902A priority Critical patent/JPS6070721A/ja
Publication of JPS6070721A publication Critical patent/JPS6070721A/ja
Publication of JPH0377654B2 publication Critical patent/JPH0377654B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3814—Continuous wave laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 発明の技術分野 本発明はラテラルエピタキシヤル成長方法に係
り、特にビームアニールによるラテラルエピタキ
シヤル成長方法に関するものである。
技術の背景 単結晶基板上に堆積させた非単結晶層、例えば
多結晶シリコン層にレーザービーム、電子ビー
ム、イオンビーム等のエネルギビーム等を照射す
ることによつて横方向にエピタキシヤル成長（ラ
テラルエピタキシヤル成長、以下単にLEGと記
す）を行ない該多結晶シリコンを基板単結晶と同
一結晶方位のシリコンに単結晶化せしめる方法が
知られている。特に数ミリ角以上の大面積のシリ
コン層を完全に単結晶化することは結晶粒界や結
晶転移の発生のために容易ではない。
従来技術と問題点 上記のように大きな面積部分のシリコン層を単
結晶化することが出来ないため、従来Device領
域等の弧立した各々数十ミクロン角〜数百ミクロ
ン角程度の小面積のみをSOI領域（Silicon On
Insulator）として、その周囲の単結晶シリコン
層を単結晶化の種結晶にすることが行なわれてい
る。第１図には単結晶シリコン層１上にデバイス
領域となる３つのSiO2領域２が示されている。
第２図には第１図のＡ−Ａ断面図が示されてい
る。
第１、第２図に示されているような配置におい
てレーザーアニール（スキヤニング方向をＢとす
る）によつてSiO2領域２上に形成した多結晶シ
リコン層３を単結晶化する場合（第２図中１ａは
多結晶シリコン層３を単結晶化するための種結晶
部）、該レーザーアニールにより充分に単結晶シ
リコン基板１が加熱溶融されると第３図に示すよ
うに溶融シリコンの融液の中でSiO2領域２が元
の位置２ａから多くの場合スキヤニング方向のあ
る位置２ｂに漂流し、予定した位置にSOI領域を
形成することが出来ないことがしばしば発生し
た。
発明の目的 上記欠点を鑑み本発明は予定された位置にSOI
領域を形成することが可能なラテラルエピタキシ
ヤル成長方法を提供することである。
発明の構成 本発明は半導体基板上に複数の絶縁領域を形成
し、該絶縁層上を含む部分に非単結晶層を形成
し、次に該非単結晶層にエネルギービームを照射
して該非単結晶層を単結晶化せしめるラテラルエ
ピタキシヤル成長方法において前記複数の絶縁領
域の各々が他の絶縁領域に対して相互に連結手段
を有するように前記複数の絶縁領域を形成するこ
とを特徴とするラテラルエピタキシヤル成長方法
によつて達成される。
本発明において上記の連結手段は少なくとも半
導体基板の融点において、溶融せず且つ変形しな
い物質例えばSiO2、Si3N4等から作られるのが好
ましい。
発明の実施例 以下本発明の実施例を図面に基づいて説明す
る。
第４図は本発明の１実施例を示す概略平面図で
ある。
第４図に示すように例えば単結晶シリコン基板
１１上に３つの矩形状のSiO2領域（島）１２及
びその３つのSiO2領域１２を連結する例えば
SiO2からなる連結橋１４がパターニングによつ
て同時に形成されている。この３つの連結橋１４
の幅はSiO2領域１２の各辺の長さの約１／10の
長さであるのが好ましい。というのはSiO2領域
周辺の該基板１１が単結晶化の種となるために、
該連結橋がシリコンの融点温度で変形しない程度
に出来るぞけ、連結橋の幅を細くすべきだからで
ある。
このようにしてSiO2からなる連結橋１４を有
したSiO2領域１２上方にCVD法によつて多結晶
シリコン層（図示せず）を形成し、SiO2領域周
辺から従来通り連続発振アルゴンレーザを用いて
アニールを行ない多結晶シリコン層をラテラルエ
ピタキシヤル成長させ単結晶化せしめた。該レー
ザアニールによつて単結晶シリコン基板１１が溶
融して被アニール多結晶シリコン層下のSiO2領
域１２が浮遊状態になつたとしても照射されてい
ない他の２つのSiO2領域に連結された連結橋に
よつて動きを抑制されSiO2領域の漂流を防止す
ることが可能となる。この実施例ではSiO2領域
は同形の矩形の短辺80μm、長辺100μmの長さを
有するように形成したので連結橋の幅を2μm〜
5μmの長さに形成した。
本発明の実施例においてアルゴンレーザビーム
を用いてアニールを行なつたが電子ビーム、イオ
ンビーム、ランプ（放電、タングステンランプ）
等の種々のエネルギービームを用いても同様に行
なうことが出来る。
発明の効果 上記説明したように本発明によれば予定された
位置にSOI領域を形成することが出来る。
【図面の簡単な説明】
第１図から第３図迄は従来技術を説明するため
の図であり、第４図は本発明の１実施例を説明す
るための概略平面図である。 １，１１……単結晶シリコン基板、２，１２…
…SiO2領域（島）、３……多結晶シリコン層、１
４……連結橋（SiO2）。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体基板上に複数の絶縁領域を形成し、該
    絶縁層上を含む部分に非単結晶層を形成し、次に
    該非単結晶層にエネルギービームを照射して該非
    単結晶化せしめるラテラルエピタキシヤル成長方
    法において、 前記複数の絶縁領域の各々が他の絶縁領域に対
    して相互に連結手段を有するように前記複数の絶
    縁領域を形成することを特徴とするラテラルエピ
    タキシヤル成長方法。 ２ 前記連結手段は少なくとも前記半導体基板の
    融点において溶融せず且つ変形しない物質からな
    ることを特徴とする特許請求の範囲第１項記載の
    ラテラルエピタキシヤル成長方法。
JP58176902A 1983-09-27 1983-09-27 ラテラルエピタキシャル成長方法 Granted JPS6070721A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58176902A JPS6070721A (ja) 1983-09-27 1983-09-27 ラテラルエピタキシャル成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58176902A JPS6070721A (ja) 1983-09-27 1983-09-27 ラテラルエピタキシャル成長方法

Publications (2)

Publication Number Publication Date
JPS6070721A JPS6070721A (ja) 1985-04-22
JPH0377654B2 true JPH0377654B2 (ja) 1991-12-11

Family

ID=16021749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58176902A Granted JPS6070721A (ja) 1983-09-27 1983-09-27 ラテラルエピタキシャル成長方法

Country Status (1)

Country Link
JP (1) JPS6070721A (ja)

Also Published As

Publication number Publication date
JPS6070721A (ja) 1985-04-22

Similar Documents

Publication Publication Date Title
US4323417A (en) Method of producing monocrystal on insulator
JPS59161014A (ja) 半導体薄膜結晶化方法
JPS62206816A (ja) 半導体結晶層の製造方法
JPH0377654B2 (ja)
JPH0136972B2 (ja)
JPH0413848B2 (ja)
JPH0236051B2 (ja)
JPS6320011B2 (ja)
JPH0236050B2 (ja)
JPH0560668B2 (ja)
JPS62130509A (ja) 半導体基体の製造方法
JPS60191090A (ja) 半導体装置の製造方法
JPS61125169A (ja) 半導体装置の製造方法
JPH0140485B2 (ja)
JPS6167218A (ja) 半導体装置の製造方法
JPS5837916A (ja) 半導体装置の製造方法
JP2674751B2 (ja) Ｓｏｉ基板の製造方法
JPH0142127B2 (ja)
JPH0461491B2 (ja)
JPS63150911A (ja) 半導体装置の製造方法
JPS60117611A (ja) 半導体装置の製造方法
JPS6234716B2 (ja)
JPH0149003B2 (ja)
JPH0777195B2 (ja) Ｓｏｉ基板の製造方法
JPS62226621A (ja) 単結晶シリコン薄膜形成方法