JPH0377656B2 - - Google Patents
Info
- Publication number
- JPH0377656B2 JPH0377656B2 JP58138564A JP13856483A JPH0377656B2 JP H0377656 B2 JPH0377656 B2 JP H0377656B2 JP 58138564 A JP58138564 A JP 58138564A JP 13856483 A JP13856483 A JP 13856483A JP H0377656 B2 JPH0377656 B2 JP H0377656B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- grid
- grid electrode
- electrodes
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
対向する１対の放電電極および両極間に設けら
れた格子電極を有する薄膜半導体生成装置の構造
に関するものである。
れた格子電極を有する薄膜半導体生成装置の構造
に関するものである。
プラズマCVD法を用いてａ−Si太陽電池を製
作する場合、量産性の点から容量結合方式が広く
用いられている。第１図にその構造概念図を示
す。ガス回路系１５から送られた原料ガスは、排
気系１６に接続された反応炉１７内の上下１対の
放電電極１１，１２間で電源１８から供給される
直流または高周波電界によつてグロー放電分解さ
れ、ａ−Si膜が下部電極上に置かれた基板１３上
に堆積される。したがつて、プラズマによる分解
過程、および基板上への堆積過程の２つの過程に
よつて形成されるものであり、両過程の十分な検
討とそれに基づく成膜方法の改良がａ−Si膜の膜
質向上およびこれを用いた太陽電池の性能向上の
ための必要不可欠条件である。現在その一つとし
て、両電極間に第３の電極としてメツシユ状の格
子電極を設けてａ−Si膜を成長させる方法が用い
られている。典型的な例として第２図に構成概念
図を示す。前記容量結合方式プラズマCVD法ａ
−Si膜生成装置の上下両電極２１，２２の間にメ
ツシユ状の格子電極２４を設け、導電性の格子支
持体２５を用いて下部電極と同電位にも、下部電
極上に基板２３をセツトする。
作する場合、量産性の点から容量結合方式が広く
用いられている。第１図にその構造概念図を示
す。ガス回路系１５から送られた原料ガスは、排
気系１６に接続された反応炉１７内の上下１対の
放電電極１１，１２間で電源１８から供給される
直流または高周波電界によつてグロー放電分解さ
れ、ａ−Si膜が下部電極上に置かれた基板１３上
に堆積される。したがつて、プラズマによる分解
過程、および基板上への堆積過程の２つの過程に
よつて形成されるものであり、両過程の十分な検
討とそれに基づく成膜方法の改良がａ−Si膜の膜
質向上およびこれを用いた太陽電池の性能向上の
ための必要不可欠条件である。現在その一つとし
て、両電極間に第３の電極としてメツシユ状の格
子電極を設けてａ−Si膜を成長させる方法が用い
られている。典型的な例として第２図に構成概念
図を示す。前記容量結合方式プラズマCVD法ａ
−Si膜生成装置の上下両電極２１，２２の間にメ
ツシユ状の格子電極２４を設け、導電性の格子支
持体２５を用いて下部電極と同電位にも、下部電
極上に基板２３をセツトする。
直流グロー放電法を用いた場合、グロー放電分
解によつて生成されるプラズマ種は、格子電極を
通過する際、それ自身の持つエネルギーが減少し
基板上へのイオンによる衝撃が弱まる。このた
め、基板上への堆積過程は大きく異なり、SiH4
ガスの直流グロー放電分解の場合、SiH+、
SiH2 +等の正イオンの衝撃が低下することによつ
て膜中に組み込まれる水素量は減少し、膜の光導
電率は１桁程度向上する。また、高周波電界によ
るグロー放電分解の場合も、同様に、格子電極に
よる正イオンの衝撃低下に伴い膜質は向上する。
第３図は、基板３３を上部電極３１の上にセツト
し、上部電極３１と同電位になる様に導電性格子
支持体３５を使つて格子電極３４を設置した構造
を示す。この場合も、基板上へのイオン衝撃は弱
まり、膜質は向上する。また、第４図に示す様に
絶縁性格子支持体４５を使つて格子電極４４と絶
縁性支持台４６上の下部電極４２を絶縁し、両者
間に直流バイアスを数Ｖ印加し、上下両電極４
１，４２の間でグロー放電プラズマをつくり、生
成されるプラズマ種を下部電極上の基板４３の上
に選択的に取りこめるように制御する方法があ
る。
解によつて生成されるプラズマ種は、格子電極を
通過する際、それ自身の持つエネルギーが減少し
基板上へのイオンによる衝撃が弱まる。このた
め、基板上への堆積過程は大きく異なり、SiH4
ガスの直流グロー放電分解の場合、SiH+、
SiH2 +等の正イオンの衝撃が低下することによつ
て膜中に組み込まれる水素量は減少し、膜の光導
電率は１桁程度向上する。また、高周波電界によ
るグロー放電分解の場合も、同様に、格子電極に
よる正イオンの衝撃低下に伴い膜質は向上する。
第３図は、基板３３を上部電極３１の上にセツト
し、上部電極３１と同電位になる様に導電性格子
支持体３５を使つて格子電極３４を設置した構造
を示す。この場合も、基板上へのイオン衝撃は弱
まり、膜質は向上する。また、第４図に示す様に
絶縁性格子支持体４５を使つて格子電極４４と絶
縁性支持台４６上の下部電極４２を絶縁し、両者
間に直流バイアスを数Ｖ印加し、上下両電極４
１，４２の間でグロー放電プラズマをつくり、生
成されるプラズマ種を下部電極上の基板４３の上
に選択的に取りこめるように制御する方法があ
る。
しかるに、この種の格子電極を有するグロー放
電分解ａ−Si生成装置を使つてpinまたはnip構造
太陽電池を製造する場合、グロー放電時に、格子
電極に放電残留物が付着し、数回放電をくり返す
うちにそれがスパツタされ膜中にくみこまれ、ピ
ンホール発生の原因となる。したがつて、しばし
ば反応炉内の真空を破り、格子電極を新しい清浄
なものに取りかえる必要がある。このため、作業
効率は大きく低下し量産化するうえで問題とな
る。
電分解ａ−Si生成装置を使つてpinまたはnip構造
太陽電池を製造する場合、グロー放電時に、格子
電極に放電残留物が付着し、数回放電をくり返す
うちにそれがスパツタされ膜中にくみこまれ、ピ
ンホール発生の原因となる。したがつて、しばし
ば反応炉内の真空を破り、格子電極を新しい清浄
なものに取りかえる必要がある。このため、作業
効率は大きく低下し量産化するうえで問題とな
る。
さらに、格子電極を用いたプラズマCVD法ａ
−Si生成装置のその他の例として、第５図ａ，ｂ
に分離形成装置の構成概念図を示す。この装置は
３個のａ−Si膜生成室５１２，５１３，５１４と
基板をセツトする前室５１１、取り出すための後
室５１５で構成されており、各部屋ごとにバルブ
５０１，５０２，５０３，５０４，５０５を通し
て排気系に接続されている。上部電極用サセプタ
５７上に基板５８はセツトされ、これを取り付け
たサセプタは車輪５６によつてコンベア５９上を
移動し、各部屋での工程が終了すると次室とのし
きい５１，５２，５３，５４が自動的に開き、次
室へ運ばれる。したがつて、前室５１１で基板を
セツトすれば、ｐ、ｉ、ｎまたはｎ、ｉ、ｐ層が
順次、別室でしかも真空を破らず後室５１５に運
ばれ取り出されることになる。しかるに、この装
置の各生成室５１２，５１３，５１４に格子電極
５４２，５４３，５４４をそれぞれ設置した場
合、一工程が終了した後次工程にうつる際に格子
電極５４２〜５４４は放電残留物が付着しており
新しい清浄なものと取り換える必要がある。した
がつて各部屋の真空を破り、格子電極の取り換え
作業を行つてから、新たに基板をセツトすること
になり、作業効率は大幅に低下する。
−Si生成装置のその他の例として、第５図ａ，ｂ
に分離形成装置の構成概念図を示す。この装置は
３個のａ−Si膜生成室５１２，５１３，５１４と
基板をセツトする前室５１１、取り出すための後
室５１５で構成されており、各部屋ごとにバルブ
５０１，５０２，５０３，５０４，５０５を通し
て排気系に接続されている。上部電極用サセプタ
５７上に基板５８はセツトされ、これを取り付け
たサセプタは車輪５６によつてコンベア５９上を
移動し、各部屋での工程が終了すると次室とのし
きい５１，５２，５３，５４が自動的に開き、次
室へ運ばれる。したがつて、前室５１１で基板を
セツトすれば、ｐ、ｉ、ｎまたはｎ、ｉ、ｐ層が
順次、別室でしかも真空を破らず後室５１５に運
ばれ取り出されることになる。しかるに、この装
置の各生成室５１２，５１３，５１４に格子電極
５４２，５４３，５４４をそれぞれ設置した場
合、一工程が終了した後次工程にうつる際に格子
電極５４２〜５４４は放電残留物が付着しており
新しい清浄なものと取り換える必要がある。した
がつて各部屋の真空を破り、格子電極の取り換え
作業を行つてから、新たに基板をセツトすること
になり、作業効率は大幅に低下する。
本発明は対向する１対の放電電極と両極間に設
けられた格子電極からなるプラズマCVD法を用
いて薄膜を製造する際、格子電極に付着した放電
残留物が膜中に取りこまれないために行う格子電
極の取り換え作業をなくすことにより作業効率を
向上させることを目的とする。
けられた格子電極からなるプラズマCVD法を用
いて薄膜を製造する際、格子電極に付着した放電
残留物が膜中に取りこまれないために行う格子電
極の取り換え作業をなくすことにより作業効率を
向上させることを目的とする。
本発明は対向する１対の放電電極および両電極
間に設けられた格子電極を有する薄膜半導体生成
装置において、格子電極が可撓性で送出しロール
から巻取りロールへ移動可能であることによつ
て、例えばａ−Si太陽電池を量産する場合、数工
程終了ごとに行う、該格子電極の取り換え作業を
なくし、作業効率を向上させるものである。
間に設けられた格子電極を有する薄膜半導体生成
装置において、格子電極が可撓性で送出しロール
から巻取りロールへ移動可能であることによつ
て、例えばａ−Si太陽電池を量産する場合、数工
程終了ごとに行う、該格子電極の取り換え作業を
なくし、作業効率を向上させるものである。
第６図に本発明の第１の実施例を示す。下部電
極６１に固定されたロール６２に巻かれている金
属メツシユ６８はロール６３で巻き取られ、両者
の張力によつて平面を形成し格子電極となる。第
６図ｂのＡ−A′線矢視断面図に示した様に、巻
取り用ロール６３は心棒６４，６５および柄６６
により構成されており、柄６６を回転することに
よつて金属メツシユ６８はロール６３に巻き取ら
れ、新しい清浄な面があらわれる構造になつてい
る。また心棒６４と反応炉ベルジヤ６１０との接
続部は真空用ゴムリングでとめることにより、真
空を保持できるようにしてある。したがつて、
上、下両電極６１，６２の間でグロー放電をおこ
し、ａ−Si膜を基板上に成膜し、太陽電池を製造
する場合、炉内の真空を破らずに放電残留物の付
着した格子電極をロール６３で容易に巻き取るこ
とができる。このため数工程終了後の格子電極の
取り換え作業がなくなり、量産化するにあたつて
作業効率が向上する。
極６１に固定されたロール６２に巻かれている金
属メツシユ６８はロール６３で巻き取られ、両者
の張力によつて平面を形成し格子電極となる。第
６図ｂのＡ−A′線矢視断面図に示した様に、巻
取り用ロール６３は心棒６４，６５および柄６６
により構成されており、柄６６を回転することに
よつて金属メツシユ６８はロール６３に巻き取ら
れ、新しい清浄な面があらわれる構造になつてい
る。また心棒６４と反応炉ベルジヤ６１０との接
続部は真空用ゴムリングでとめることにより、真
空を保持できるようにしてある。したがつて、
上、下両電極６１，６２の間でグロー放電をおこ
し、ａ−Si膜を基板上に成膜し、太陽電池を製造
する場合、炉内の真空を破らずに放電残留物の付
着した格子電極をロール６３で容易に巻き取るこ
とができる。このため数工程終了後の格子電極の
取り換え作業がなくなり、量産化するにあたつて
作業効率が向上する。
第７図は、本発明の第２の実施例である。上部
電極７１に基板７６を搭載し、ａ−Si膜を生成す
る構造において、金属メツシユ７５は該上部電極
７１に固定されたロール７３，７４によつて平面
を形成し格子電極となる。したがつて同様に、格
子電極をロール７４で巻き取ることができる。
電極７１に基板７６を搭載し、ａ−Si膜を生成す
る構造において、金属メツシユ７５は該上部電極
７１に固定されたロール７３，７４によつて平面
を形成し格子電極となる。したがつて同様に、格
子電極をロール７４で巻き取ることができる。
第８図は本発明の第３の実施例である。下部電
極８２は絶縁性格子支持体８５，８６によつて固
定されているロール８３，８４によつて平面を形
成し、格子電極となつている。またロール８３を
通つて金属メツシユ８８は直流電源８０に接続さ
れており、格子電極と下部電極間に直流バイアス
を印加できる構造になつている。この場合も、巻
き取りロール８４には心棒および柄が同様に取り
付けられており、柄を回転することによつて金属
メツシユ８８は反応炉８１０内を真空にしたまま
で取り換えることができる。
極８２は絶縁性格子支持体８５，８６によつて固
定されているロール８３，８４によつて平面を形
成し、格子電極となつている。またロール８３を
通つて金属メツシユ８８は直流電源８０に接続さ
れており、格子電極と下部電極間に直流バイアス
を印加できる構造になつている。この場合も、巻
き取りロール８４には心棒および柄が同様に取り
付けられており、柄を回転することによつて金属
メツシユ８８は反応炉８１０内を真空にしたまま
で取り換えることができる。
第９図は本発明の第４の実施例である。前記分
離形成プラズマCVD法ａ−Si太陽電池生成装置
において、ａ−Si膜生成室９１２，９１３，９１
４の各部屋に格子電極９２２，９２３，９２４が
ロール９３２，９４２，９３３，９４３，９３
４，９４４に設置されている。各ロールは、上部
電極運搬用車輪９５２，９６２，９５３，９６
３，９５４，９６４に接続されている。第９図ｂ
に第１の生成室９１２の上部電極付近の詳細図を
示す。車輪９５２，９６２には内輪９５６，９６
６が車軸９５７，９６７によつて取り付けられて
いる。また、ロール９３２，９４２には内輪９３
６，９４６が車軸９３７，９４７によつて取り付
けられており、この内輪９３６，９４６と内輪９
５６，９６６は、それぞれベルト９７，９８で接
続されている。したがつて基板９６を搭載した上
部電極用サセプタ９５がａ−Si生成室９１２での
成膜を終了し、コンベア９９上を次室９１３に運
搬される際、ロール９３２，９４２を連動して回
転するため格子電極９２２もロール９４２に巻き
取られることになる。その際、上部電極運搬用車
輪の内輪とロールの内輪の半径を適当な比率に調
整することによつて上部電極用サセプタがａ−Si
生成室９１２で成膜後、９１３，９１４，９１５
と移動し、１工程を終え、再び９１１で新しい基
板をセツトして９１２に到着した時点で、格子電
極９２２は、新しい清浄面に自動的に取り換えら
れることになる。
離形成プラズマCVD法ａ−Si太陽電池生成装置
において、ａ−Si膜生成室９１２，９１３，９１
４の各部屋に格子電極９２２，９２３，９２４が
ロール９３２，９４２，９３３，９４３，９３
４，９４４に設置されている。各ロールは、上部
電極運搬用車輪９５２，９６２，９５３，９６
３，９５４，９６４に接続されている。第９図ｂ
に第１の生成室９１２の上部電極付近の詳細図を
示す。車輪９５２，９６２には内輪９５６，９６
６が車軸９５７，９６７によつて取り付けられて
いる。また、ロール９３２，９４２には内輪９３
６，９４６が車軸９３７，９４７によつて取り付
けられており、この内輪９３６，９４６と内輪９
５６，９６６は、それぞれベルト９７，９８で接
続されている。したがつて基板９６を搭載した上
部電極用サセプタ９５がａ−Si生成室９１２での
成膜を終了し、コンベア９９上を次室９１３に運
搬される際、ロール９３２，９４２を連動して回
転するため格子電極９２２もロール９４２に巻き
取られることになる。その際、上部電極運搬用車
輪の内輪とロールの内輪の半径を適当な比率に調
整することによつて上部電極用サセプタがａ−Si
生成室９１２で成膜後、９１３，９１４，９１５
と移動し、１工程を終え、再び９１１で新しい基
板をセツトして９１２に到着した時点で、格子電
極９２２は、新しい清浄面に自動的に取り換えら
れることになる。
本発明によれば、対向する１対の放電電極と両
者間に設けられた格子電極からなるプラズマ
CVD法薄膜生成装置において該格子電極をロー
ルによつて巻き取ることができる構造にしたた
め、ａ−Si太陽電池などを製作する場合、数工程
終了ごとに行つていた放電残留物の付着した格子
電極の、取り換え、清浄作業をなくすことがで
き、量産化するにあたつて作業効率が向上する。
者間に設けられた格子電極からなるプラズマ
CVD法薄膜生成装置において該格子電極をロー
ルによつて巻き取ることができる構造にしたた
め、ａ−Si太陽電池などを製作する場合、数工程
終了ごとに行つていた放電残留物の付着した格子
電極の、取り換え、清浄作業をなくすことがで
き、量産化するにあたつて作業効率が向上する。
第１図は、容量結合型薄膜生成装置の構成概念
図、第２図、第３図、第４図は、従来の格子電極
を設けた容量結合型薄膜生成装置の構成概念図、
第５図は、格子電極を設けた分離形成方式薄膜生
成装置の構成概念図、第６図、第７図、第８図
は、それぞれ本発明の異なる実施例であるロール
を使つて巻き取り可能な格子電極を設けた薄膜生
成装置の構成概念図で、第６図ｂに第６図ａのＡ
−A′線矢視断面図、第９図は、さらに別の実施
例のロールを使つて巻き取り可能な格子電極を設
けた、分離形成方式薄膜生成装置の構成概念図
で、第９図ｂは第９図ａの部分拡大図である。 ６１，６２，７１，７２，８１，８２……放電
電極、６８，７５，８８，９２２，９２３，９２
４……格子電極（金属メツシユ）。
図、第２図、第３図、第４図は、従来の格子電極
を設けた容量結合型薄膜生成装置の構成概念図、
第５図は、格子電極を設けた分離形成方式薄膜生
成装置の構成概念図、第６図、第７図、第８図
は、それぞれ本発明の異なる実施例であるロール
を使つて巻き取り可能な格子電極を設けた薄膜生
成装置の構成概念図で、第６図ｂに第６図ａのＡ
−A′線矢視断面図、第９図は、さらに別の実施
例のロールを使つて巻き取り可能な格子電極を設
けた、分離形成方式薄膜生成装置の構成概念図
で、第９図ｂは第９図ａの部分拡大図である。 ６１，６２，７１，７２，８１，８２……放電
電極、６８，７５，８８，９２２，９２３，９２
４……格子電極（金属メツシユ）。
Claims (1)
- １ 対向する１対の放電電極と両電極間に設けら
れた格子電極を有するものにおいて、格子電極が
可撓性で送出しロールから巻取りロールへ移動可
能であることを特徴とする薄膜半導体生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138564A JPS6030123A (ja) | 1983-07-28 | 1983-07-28 | 薄膜半導体生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138564A JPS6030123A (ja) | 1983-07-28 | 1983-07-28 | 薄膜半導体生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6030123A JPS6030123A (ja) | 1985-02-15 |
| JPH0377656B2 true JPH0377656B2 (ja) | 1991-12-11 |
Family
ID=15225086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58138564A Granted JPS6030123A (ja) | 1983-07-28 | 1983-07-28 | 薄膜半導体生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6030123A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246814A (ja) * | 1987-04-02 | 1988-10-13 | Matsushita Electric Ind Co Ltd | 薄膜形成装置 |
| JP5965289B2 (ja) * | 2012-10-25 | 2016-08-03 | 東レエンジニアリング株式会社 | リモートプラズマｃｖｄ装置 |
-
1983
- 1983-07-28 JP JP58138564A patent/JPS6030123A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6030123A (ja) | 1985-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012151506A (ja) | シリコン系薄膜光電変換装置の製造方法 | |
| JPH07230960A (ja) | プラズマｃｖｄ装置 | |
| JPH0377656B2 (ja) | ||
| US5718769A (en) | Plasma processing apparatus | |
| JPS6323827B2 (ja) | ||
| JPH0769790A (ja) | 薄膜作製装置 | |
| JPH0124866B2 (ja) | ||
| JPS6037118A (ja) | プラズマ気相反応方法 | |
| JP3658249B2 (ja) | 半導体層の製造方法、光起電力素子の製造方法及び半導体層の製造装置 | |
| JP3426788B2 (ja) | プラズマｃｖｄ装置 | |
| JP2002289530A (ja) | プラズマｃｖｄ装置及び成膜方法 | |
| JPS59219927A (ja) | プラズマｃｖｄ装置 | |
| JPH1022279A (ja) | 誘導結合型プラズマｃｖｄ装置 | |
| JPS58212128A (ja) | アモルフアス半導体膜の製造方法 | |
| JPH0152052B2 (ja) | ||
| JPH10317150A (ja) | 成膜方法及び成膜装置 | |
| JP3059297B2 (ja) | 非晶質シリコン系半導体薄膜の形成方法 | |
| JP3513504B2 (ja) | プラズマｃｖｄ装置、光電変換素子および光電変換素子の製造方法 | |
| JP4401689B2 (ja) | 堆積膜形成装置および堆積膜形成方法 | |
| JP2627323B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1050614A (ja) | プラズマｃｖｄ装置 | |
| JPS60193321A (ja) | 薄膜の製造装置 | |
| JPS59211219A (ja) | プラズマｃｖｄ装置 | |
| JPS59136474A (ja) | 容量結合型グロ−放電分解装置 | |
| JPH0546093B2 (ja) |