JPS6030123A - 薄膜半導体生成装置 - Google Patents
薄膜半導体生成装置Info
- Publication number
- JPS6030123A JPS6030123A JP58138564A JP13856483A JPS6030123A JP S6030123 A JPS6030123 A JP S6030123A JP 58138564 A JP58138564 A JP 58138564A JP 13856483 A JP13856483 A JP 13856483A JP S6030123 A JPS6030123 A JP S6030123A
- Authority
- JP
- Japan
- Prior art keywords
- roll
- grid electrode
- wound
- electrode
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
対向する１対の放電電極および両極間に設けられた格子
電極を有する薄膜半導体生成装置の構造に関するもので
ある。
電極を有する薄膜半導体生成装置の構造に関するもので
ある。
プラズーｖｃｖＤ法を用いてａ−８１太陽電池を製作す
る場合、量産性の点から容量結合方式が広く用いられて
いる。第１図にその構造概念図を示す。
る場合、量産性の点から容量結合方式が広く用いられて
いる。第１図にその構造概念図を示す。
ガス回路系１５から送られた原料ガスは、排気系１６に
接続された反応炉１７内の上下１対の放電電極１１．１
２間で電源１８から供給される直流または高周波電界に
よってグロー放電分解され、ａ−８ｉ膜が下部電極上に
置かれた基板１３上に堆積される。したがって、プラズ
マによる分解過程、および基板上への堆積過程の２つの
過程によって形成されるものであシ、両過程の十分な検
討とそれに基づく成膜方法の改良がａ−８ｔ膜の膜質向
上およびこれを用いた太陽電池の性能向上のための必要
不可欠条件である。現在その一つとして、両電極間に第
３の１１極としてメツシュ状の格子電極を設けてａ−８
ｌ＠を成長させる方法が用いられている。典型的な例と
して第２図に構成概念図を示す０前記各月結合方式プラ
ズマＣＶＤ法ａ−８１７１４生成装置の上下両電極２１
．２２の間にメツシュ状の格子電極２４を設け、導電性
の格子支持体２５を用いて下部電極と同電位にも、下部
電極上に基板２３をセットする◎ 直流グロー放電法を用いた場合、グロー放電分解によっ
て生成されるプラズマ稙は 格子電極を通過する際、そ
れ自身の持つエネルギーが減少し基板上へのイオンによ
る衝撃が弱まる。このため、基板上への堆積過程は大き
く異なＪ、ＳｉＨ４ガスの直流グロー放電分解の場合、
５ｉｌ（＋、ＳｉＨ２＋等の正イオンの衝撃が低下する
ことによって膜中に組みこまれる水素量は減少し、膜の
光導電率は１桁程度向上する。また、高周波電界による
グロー放電分解の場合も、同様に、格子電極による正イ
オンの衝撃低下に伴い膜質は向上する。第３図は、基板
３３を上部電極３１の上にセットし、上部電極３１と同
電位になる様に導電性格子支持体３５を使って格子電極
３４を設置した構造を示す。この場合も、基板上へのイ
オン衝撃は弱まシ、膜質は向上する。また、第４図に示
す様に絶縁性格子支持体４５を使って格子電極４４と絶
縁性支持台４６上の下部電極４２を絶縁し、両者間に直
流バイアスを数■印加し、上下両ｉ［＆４１．４２の間
でグロー放電プラズマをつ＜シ、生成されるプラズマ種
を下部電極上の基板４３の上に選択的に取多こめるよう
に制御する方、法がある。
接続された反応炉１７内の上下１対の放電電極１１．１
２間で電源１８から供給される直流または高周波電界に
よってグロー放電分解され、ａ−８ｉ膜が下部電極上に
置かれた基板１３上に堆積される。したがって、プラズ
マによる分解過程、および基板上への堆積過程の２つの
過程によって形成されるものであシ、両過程の十分な検
討とそれに基づく成膜方法の改良がａ−８ｔ膜の膜質向
上およびこれを用いた太陽電池の性能向上のための必要
不可欠条件である。現在その一つとして、両電極間に第
３の１１極としてメツシュ状の格子電極を設けてａ−８
ｌ＠を成長させる方法が用いられている。典型的な例と
して第２図に構成概念図を示す０前記各月結合方式プラ
ズマＣＶＤ法ａ−８１７１４生成装置の上下両電極２１
．２２の間にメツシュ状の格子電極２４を設け、導電性
の格子支持体２５を用いて下部電極と同電位にも、下部
電極上に基板２３をセットする◎ 直流グロー放電法を用いた場合、グロー放電分解によっ
て生成されるプラズマ稙は 格子電極を通過する際、そ
れ自身の持つエネルギーが減少し基板上へのイオンによ
る衝撃が弱まる。このため、基板上への堆積過程は大き
く異なＪ、ＳｉＨ４ガスの直流グロー放電分解の場合、
５ｉｌ（＋、ＳｉＨ２＋等の正イオンの衝撃が低下する
ことによって膜中に組みこまれる水素量は減少し、膜の
光導電率は１桁程度向上する。また、高周波電界による
グロー放電分解の場合も、同様に、格子電極による正イ
オンの衝撃低下に伴い膜質は向上する。第３図は、基板
３３を上部電極３１の上にセットし、上部電極３１と同
電位になる様に導電性格子支持体３５を使って格子電極
３４を設置した構造を示す。この場合も、基板上へのイ
オン衝撃は弱まシ、膜質は向上する。また、第４図に示
す様に絶縁性格子支持体４５を使って格子電極４４と絶
縁性支持台４６上の下部電極４２を絶縁し、両者間に直
流バイアスを数■印加し、上下両ｉ［＆４１．４２の間
でグロー放電プラズマをつ＜シ、生成されるプラズマ種
を下部電極上の基板４３の上に選択的に取多こめるよう
に制御する方、法がある。
しかるに、この釉の格子電極を有するグロー放電分解ａ
−３ｉ生成装置を使ってｐｉｎまたはｎｌｐ構造太陽電
池を製造する場合、グロー放電時に、格子電極に放電残
留物が付着し、数回放電をくり返すうちにそれがスパッ
タされ膜中にくみこまれ、ピンホール発生の原因となる
ｏしたがって、しばしば反応炉内の真空を破シ、格子電
極をＷ＋１シい清浄なものに取多かえる必要がある０こ
のため、作業効率は大きく低下し量産化するうえで問題
となる０ さらに、格子電極を用いたプラズマＣＶＤ法八−８ｉ生
成装置のその他の例として、第５図（ａ）、 （ｂ）に
分離形成装置の構成概念図を示す。この装置は３個のａ
−８ｉ膜生成室５１２，５１３，５１４と基板をセット
する前室５１１．取シ出すための後室５１５で構成され
ており、各部屋ごとにパルプ５０１’。
−３ｉ生成装置を使ってｐｉｎまたはｎｌｐ構造太陽電
池を製造する場合、グロー放電時に、格子電極に放電残
留物が付着し、数回放電をくり返すうちにそれがスパッ
タされ膜中にくみこまれ、ピンホール発生の原因となる
ｏしたがって、しばしば反応炉内の真空を破シ、格子電
極をＷ＋１シい清浄なものに取多かえる必要がある０こ
のため、作業効率は大きく低下し量産化するうえで問題
となる０ さらに、格子電極を用いたプラズマＣＶＤ法八−８ｉ生
成装置のその他の例として、第５図（ａ）、 （ｂ）に
分離形成装置の構成概念図を示す。この装置は３個のａ
−８ｉ膜生成室５１２，５１３，５１４と基板をセット
する前室５１１．取シ出すための後室５１５で構成され
ており、各部屋ごとにパルプ５０１’。
５０２．５０３，５０４，５０５を通して排気系に接続
されている。上部電極用サセプタ５フ上に基板５８はセ
ットされ、これを取シ伺けたサセプタは車輪５６によっ
てコンベア５９上を移動し、各部屋での工程が終了する
と次室とのしきい（５１，５２゜５３．５４）が自動的
に開き、次室へ運ばれる。したがって、前室５１１で基
板をセットすれは、 ｐ、 ｉ。
されている。上部電極用サセプタ５フ上に基板５８はセ
ットされ、これを取シ伺けたサセプタは車輪５６によっ
てコンベア５９上を移動し、各部屋での工程が終了する
と次室とのしきい（５１，５２゜５３．５４）が自動的
に開き、次室へ運ばれる。したがって、前室５１１で基
板をセットすれは、 ｐ、 ｉ。
ｎまたはｎ、 ｔ、 ｐ層が順次、別室でしかも真空を
破らず後室５１５に運ばれ取シ出されることになる０し
かるに、この装置の各生成室５１２，５１３゜５１４に
格子電極５４２，５４３，５４４をそれぞれ設置した場
谷、一工程が終了した後次工程にうつる際に格子電極５
４２〜５４４は放電残留物が付着しており新しい清浄な
ものと取シ換える必要がある。
破らず後室５１５に運ばれ取シ出されることになる０し
かるに、この装置の各生成室５１２，５１３゜５１４に
格子電極５４２，５４３，５４４をそれぞれ設置した場
谷、一工程が終了した後次工程にうつる際に格子電極５
４２〜５４４は放電残留物が付着しており新しい清浄な
ものと取シ換える必要がある。
したがって各部屋の真空を破９ζ格子電極の取シ換え作
業を行ってから、新たに基板をセットすることになり、
作業効率は大幅に低下するＯ゛〔発明の目的〕 本発明は対向する１対の放電電極と両極間に設けられた
格子電極からなるプラズマＣＶＤ法を用いて薄膜を製造
する際、格子電極に付着した放電゛残留物が膜中に取多
こまれないために行う格子電極の取シ換え作業をなくす
ことによシ作業効率を拘止させ志ことを目的とする０
− 〔発明の要点〕 本発明は対向する１対の放電電極および両電極間にｉけ
られた格子電極？有する薄膜半導体生成装置において、
格子電極が可撓性で送出しロールから巻取シロールへ移
動可能であることによって、例えばａ−８＋太陽電１池
を量産する場合、数工程終了ごとに行う、該格子電極の
取り換え作業をなくし、作業効率を向上させるものであ
る〇〔発明の実施例〕 第６図に本発明の第１の実施例を示す。下部電極６１に
固定されたロール６２に巻かれている金属メツジュロ８
はロール６３で巻き取られ、両者の張力によって平面を
形成し格子電極となる。第６図（ｂ）のＡ−ｈ！線矢視
断面図に示した様に、巻き数多用ロール６３は心棒６４
．６５および柄６６によシ構成されており、柄６６を回
転することによって金属メツジュロ８はロール６３に巻
き取られ、新しい清浄な面があられれる構造になってい
る。また心棒６４ど反応炉ベルジャ６１０との接続部は
真空用ゴムリングでとめることによシ、真空５．を保持
できるようにしである０したがって、上。
業を行ってから、新たに基板をセットすることになり、
作業効率は大幅に低下するＯ゛〔発明の目的〕 本発明は対向する１対の放電電極と両極間に設けられた
格子電極からなるプラズマＣＶＤ法を用いて薄膜を製造
する際、格子電極に付着した放電゛残留物が膜中に取多
こまれないために行う格子電極の取シ換え作業をなくす
ことによシ作業効率を拘止させ志ことを目的とする０
− 〔発明の要点〕 本発明は対向する１対の放電電極および両電極間にｉけ
られた格子電極？有する薄膜半導体生成装置において、
格子電極が可撓性で送出しロールから巻取シロールへ移
動可能であることによって、例えばａ−８＋太陽電１池
を量産する場合、数工程終了ごとに行う、該格子電極の
取り換え作業をなくし、作業効率を向上させるものであ
る〇〔発明の実施例〕 第６図に本発明の第１の実施例を示す。下部電極６１に
固定されたロール６２に巻かれている金属メツジュロ８
はロール６３で巻き取られ、両者の張力によって平面を
形成し格子電極となる。第６図（ｂ）のＡ−ｈ！線矢視
断面図に示した様に、巻き数多用ロール６３は心棒６４
．６５および柄６６によシ構成されており、柄６６を回
転することによって金属メツジュロ８はロール６３に巻
き取られ、新しい清浄な面があられれる構造になってい
る。また心棒６４ど反応炉ベルジャ６１０との接続部は
真空用ゴムリングでとめることによシ、真空５．を保持
できるようにしである０したがって、上。
Ｔ両型１／ｆ１６４．−６．．２の間でグロー放電をお
こし、ａ−８ｉ膜を基板上に成膜し、大ｉ％・池を製造
する場合、炉内の真空を１破らずに放電残留物の付着し
た格子電極をロール６３で容易に巻き取ることができる
。このため数工程終了後の格子電極の取多換え作業がな
くなり、量産化するにあたって作業効率が向上する。
こし、ａ−８ｉ膜を基板上に成膜し、大ｉ％・池を製造
する場合、炉内の真空を１破らずに放電残留物の付着し
た格子電極をロール６３で容易に巻き取ることができる
。このため数工程終了後の格子電極の取多換え作業がな
くなり、量産化するにあたって作業効率が向上する。
第７図は、本発明の第２の実施例である。上部電極７１
に基板７６を搭載し、ａ−８ｉ膜を生成する構造におい
て、金属メツシュア５は該上部電極７１に固定されたロ
ール７３．７４によって平面を形成し格子電極となる。
に基板７６を搭載し、ａ−８ｉ膜を生成する構造におい
て、金属メツシュア５は該上部電極７１に固定されたロ
ール７３．７４によって平面を形成し格子電極となる。
したがって同様に、格子電極をロール７４で巻き取るこ
とができる。
とができる。
第８図は１本発明の第３の実施例である。下部電極８２
は絶縁性支持体８５．８６によって固定されているロー
ル８３．８４によって平面を形成し、格子電極となって
いる。またロール８３を通って金属メツシュ８８は直流
電源８０に接続されており、格′子電極と下部電極間に
直流バイアスを印加できる構造になっている。この場合
も、巻き数少ロール８４には一心棒お°よび柄が同様に
取多付けられておシ、柄を回転することに°よって金属
メツシュ８８は反応炉８１０内を真空にしたプ１で取り
換えることができる。
は絶縁性支持体８５．８６によって固定されているロー
ル８３．８４によって平面を形成し、格子電極となって
いる。またロール８３を通って金属メツシュ８８は直流
電源８０に接続されており、格′子電極と下部電極間に
直流バイアスを印加できる構造になっている。この場合
も、巻き数少ロール８４には一心棒お°よび柄が同様に
取多付けられておシ、柄を回転することに°よって金属
メツシュ８８は反応炉８１０内を真空にしたプ１で取り
換えることができる。
第９図は本発明の第４の実施例である。前記分離形成プ
ラズマＣＶＤ法ａ−８ｉ太陽電池生成装置において、ａ
−８１膜生成室９１２，９１３，９１４の各部屋に格子
電極９２２，９２３，９２４がロール９３２゜９４２．
９３３，９４３，９３４，９４４に設置されている。
ラズマＣＶＤ法ａ−８ｉ太陽電池生成装置において、ａ
−８１膜生成室９１２，９１３，９１４の各部屋に格子
電極９２２，９２３，９２４がロール９３２゜９４２．
９３３，９４３，９３４，９４４に設置されている。
各ロールは、上部電極運搬用車輪９５２，９６２゜９５
３．９６３，９５４，９６４に接続されている。第９図
（ｂ）に第１の生成室９１２の上部電極伺近の詳細図を
示す。車輪９５２，９６２には内輪９５６，９６６が車
軸９５７，９６７によって取多付けられている。
３．９６３，９５４，９６４に接続されている。第９図
（ｂ）に第１の生成室９１２の上部電極伺近の詳細図を
示す。車輪９５２，９６２には内輪９５６，９６６が車
軸９５７，９６７によって取多付けられている。
また、ロール９３２，９４２には内輪９３６．９４６が
車軸９３７，９４７によって取多付けられており、この
内輪９３６．９４６と内輪９５６，９６６は、それぞれ
ベル）９７．９８で接続されているｏしたがって基板９
６を搭載した上部電極用サセプタ９５がａ−８ｉ生成宇
９１２での成膜を終了し、コンベア９９上を法案９１３
に運敵される際、ロール９３２，９４２も連動して回転
するため格子電極９２２もロール９４２に巻き取られる
ことになる。その際、上部電極運搬用車輪の内輪とロー
ルの内輪の半径を適当な比率に調整することによって上
部電極用サセプタがａ−８ｉ生成室９１２で成膜後、９
１３，９１４゜９１５と移動し、１工程を終え、再び９
１１で新しい基板をセットして９１２に到着した時点で
、格子電極９２２は、新しい清浄面に自動的に取多換え
られることになる。
車軸９３７，９４７によって取多付けられており、この
内輪９３６．９４６と内輪９５６，９６６は、それぞれ
ベル）９７．９８で接続されているｏしたがって基板９
６を搭載した上部電極用サセプタ９５がａ−８ｉ生成宇
９１２での成膜を終了し、コンベア９９上を法案９１３
に運敵される際、ロール９３２，９４２も連動して回転
するため格子電極９２２もロール９４２に巻き取られる
ことになる。その際、上部電極運搬用車輪の内輪とロー
ルの内輪の半径を適当な比率に調整することによって上
部電極用サセプタがａ−８ｉ生成室９１２で成膜後、９
１３，９１４゜９１５と移動し、１工程を終え、再び９
１１で新しい基板をセットして９１２に到着した時点で
、格子電極９２２は、新しい清浄面に自動的に取多換え
られることになる。
〔発明の効果〕。
本発明によれば、対向する１対の放電電極と両者間に設
けられた格子電極からなるプラズマＣＶＤ法薄膜生成装
置において該格子電極をロールによって巻き取ることが
できる構造にしたため、ａ −８ｉ太陽電池などを製作
する場合、数工程終了ごとに行っていた放電残留物の付
着した格子電極の、取り換え、清浄作業をガく子ことが
でき、量産化するにあたって作業効率が向上する。
けられた格子電極からなるプラズマＣＶＤ法薄膜生成装
置において該格子電極をロールによって巻き取ることが
できる構造にしたため、ａ −８ｉ太陽電池などを製作
する場合、数工程終了ごとに行っていた放電残留物の付
着した格子電極の、取り換え、清浄作業をガく子ことが
でき、量産化するにあたって作業効率が向上する。
第１図は、容量結合型薄膜生成装置の構成概念図、第２
図、第３図、第４図は、従来の格子電極を設けた容量結
合型薄膜生成装置の構成概念図、第５図は、格子電極を
設けた分離形成方式薄膜生成装置の構成概念図、第６図
、第７図、第８図は、それぞれ本発明の異なる実施例で
あるロールを使って巻き取多可能外格子電極を設けた薄
膜生成装置の構成概念図で、第６図（ｂ）に第６図（ａ
）のＡ−Ａ’線矢視ｍ１面図、第９図は、さらに別の実
施例のロールを使って巻き取多可能な格子電極を設けた
、分離形成方式簿膜生成装置の構成概念図で、第９図（
ｂ）は第９図（＆）の部分拡大図である。 ６１、６２．７１．７２．８１．８２・・・・・・放電
電極、６８゜７５．８８，９２２，９２３，９２４・・
・・・・格子電極（金属ノツクス）。 才よ閃 （ｂ）
図、第３図、第４図は、従来の格子電極を設けた容量結
合型薄膜生成装置の構成概念図、第５図は、格子電極を
設けた分離形成方式薄膜生成装置の構成概念図、第６図
、第７図、第８図は、それぞれ本発明の異なる実施例で
あるロールを使って巻き取多可能外格子電極を設けた薄
膜生成装置の構成概念図で、第６図（ｂ）に第６図（ａ
）のＡ−Ａ’線矢視ｍ１面図、第９図は、さらに別の実
施例のロールを使って巻き取多可能な格子電極を設けた
、分離形成方式簿膜生成装置の構成概念図で、第９図（
ｂ）は第９図（＆）の部分拡大図である。 ６１、６２．７１．７２．８１．８２・・・・・・放電
電極、６８゜７５．８８，９２２，９２３，９２４・・
・・・・格子電極（金属ノツクス）。 才よ閃 （ｂ）
Claims (1)
- １）対向する１対の放電電極と両電極間に設けられた格
子電極を４するものにおいて、格子電極が可続性で送出
しロールから巻取シロールへ移動可能であることを特徴
とする薄膜半導体生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138564A JPS6030123A (ja) | 1983-07-28 | 1983-07-28 | 薄膜半導体生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138564A JPS6030123A (ja) | 1983-07-28 | 1983-07-28 | 薄膜半導体生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6030123A true JPS6030123A (ja) | 1985-02-15 |
| JPH0377656B2 JPH0377656B2 (ja) | 1991-12-11 |
Family
ID=15225086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58138564A Granted JPS6030123A (ja) | 1983-07-28 | 1983-07-28 | 薄膜半導体生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6030123A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246814A (ja) * | 1987-04-02 | 1988-10-13 | Matsushita Electric Ind Co Ltd | 薄膜形成装置 |
| WO2014065044A1 (ja) * | 2012-10-25 | 2014-05-01 | 東レエンジニアリング株式会社 | プラズマｃｖｄ装置 |
-
1983
- 1983-07-28 JP JP58138564A patent/JPS6030123A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246814A (ja) * | 1987-04-02 | 1988-10-13 | Matsushita Electric Ind Co Ltd | 薄膜形成装置 |
| WO2014065044A1 (ja) * | 2012-10-25 | 2014-05-01 | 東レエンジニアリング株式会社 | プラズマｃｖｄ装置 |
| JP2014084516A (ja) * | 2012-10-25 | 2014-05-12 | Toray Eng Co Ltd | プラズマｃｖｄ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377656B2 (ja) | 1991-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0144055B1 (en) | Process and apparatus for producing a continuous insulated metallic substrate | |
| JP5259189B2 (ja) | シリコン系薄膜光電変換装置の製造方法 | |
| US4995341A (en) | Microwave plasma CVD apparatus for the formation of a large-area functional deposited film | |
| JPS5934421B2 (ja) | 薄膜製造法 | |
| JPS6030123A (ja) | 薄膜半導体生成装置 | |
| US5718769A (en) | Plasma processing apparatus | |
| JPH0769790A (ja) | 薄膜作製装置 | |
| JPH1041237A (ja) | 成膜装置および太陽電池 | |
| JP2000236105A (ja) | 薄膜太陽電池の製造方法および装置 | |
| JPS5745339A (en) | Production of deposited film | |
| JPS59219927A (ja) | プラズマｃｖｄ装置 | |
| JP2002289530A (ja) | プラズマｃｖｄ装置及び成膜方法 | |
| JP3658249B2 (ja) | 半導体層の製造方法、光起電力素子の製造方法及び半導体層の製造装置 | |
| JPS6066422A (ja) | 半導体製造法 | |
| JP4282047B2 (ja) | プラズマ処理装置および半導体装置の製造方法 | |
| JPS6119799Y2 (ja) | ||
| JP3073675B2 (ja) | 半導体薄膜製造装置用トレイ | |
| JP2011208197A (ja) | インライン型プラズマ成膜装置およびこれを用いたプラズマ成膜方法 | |
| JP3059297B2 (ja) | 非晶質シリコン系半導体薄膜の形成方法 | |
| JP4401689B2 (ja) | 堆積膜形成装置および堆積膜形成方法 | |
| JPS61115354A (ja) | 非晶質半導体太陽電池 | |
| JP3679937B2 (ja) | 非晶質シリコン太陽電池及びその製造方法 | |
| JPH02129842A (ja) | 導電性薄膜製造装置 | |
| JP3068612B1 (ja) | プラズマｃｖｄ薄膜製造装置及び製膜方法 | |
| JPS60115220A (ja) | 三極グロ−放電型表面処理装置 |