JPH0377670B2 - - Google Patents
Info
- Publication number
- JPH0377670B2 JPH0377670B2 JP57211568A JP21156882A JPH0377670B2 JP H0377670 B2 JPH0377670 B2 JP H0377670B2 JP 57211568 A JP57211568 A JP 57211568A JP 21156882 A JP21156882 A JP 21156882A JP H0377670 B2 JPH0377670 B2 JP H0377670B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- tft
- film
- gate insulating
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
〈技術分野〉
本発明は絶縁基板上に形成された薄膜トランジ
スタ（以下TFTと称す）に関し、特に絶縁ゲー
ト型電界効果トランジスタのゲート絶縁膜又は保
護絶縁膜に新規な技術を駆使することにより、ス
ローステートに於ける不安定性を軽減して長期間
安定な動作を行なうTFTに関するものである。
スタ（以下TFTと称す）に関し、特に絶縁ゲー
ト型電界効果トランジスタのゲート絶縁膜又は保
護絶縁膜に新規な技術を駆使することにより、ス
ローステートに於ける不安定性を軽減して長期間
安定な動作を行なうTFTに関するものである。
〈従来技術〉
第１図に示すTFTの要部断面構成図を参照し
ながら従来のTFTの構造及びその製造方法につ
いて説明する。従来のTFTは絶縁基板１上にゲ
ート電極２とゲート絶縁膜３を重畳し、更に半導
体膜４を積層した上にソース電極５及びドレイン
電極６を形成し、保護膜７で被覆することにより
構成される。各電極層及びその他の薄膜層は周知
の薄膜形成技術即ち真空蒸着法，スパツタリング
法，イオンプレーテイング法，CVD法，プラズ
マCVD法等が利用される。絶縁基板１としては、
ガラス板，石英，セラミツク板，サフアイア基板
等が用いられ、ゲート電極２としては金属や
In2O3，SnO2等の透明導電材料、ゲート絶縁膜３
としては金属酸化物，窒化物等の絶縁材料、半導
体膜４としてはCdS，CdSe，PbS，PbSe，InSb
等の化合物あるいはTe，Si等が用いられる。ま
た、ソース電極５及びドレイン電極６は金属が一
般的に用いられるが、半導体膜４とオーミツクコ
ンタクトを成すものが望ましい。保護絶縁膜７は
Al2O3，SiO2，Si3N4等の絶縁材料で形成される。
ながら従来のTFTの構造及びその製造方法につ
いて説明する。従来のTFTは絶縁基板１上にゲ
ート電極２とゲート絶縁膜３を重畳し、更に半導
体膜４を積層した上にソース電極５及びドレイン
電極６を形成し、保護膜７で被覆することにより
構成される。各電極層及びその他の薄膜層は周知
の薄膜形成技術即ち真空蒸着法，スパツタリング
法，イオンプレーテイング法，CVD法，プラズ
マCVD法等が利用される。絶縁基板１としては、
ガラス板，石英，セラミツク板，サフアイア基板
等が用いられ、ゲート電極２としては金属や
In2O3，SnO2等の透明導電材料、ゲート絶縁膜３
としては金属酸化物，窒化物等の絶縁材料、半導
体膜４としてはCdS，CdSe，PbS，PbSe，InSb
等の化合物あるいはTe，Si等が用いられる。ま
た、ソース電極５及びドレイン電極６は金属が一
般的に用いられるが、半導体膜４とオーミツクコ
ンタクトを成すものが望ましい。保護絶縁膜７は
Al2O3，SiO2，Si3N4等の絶縁材料で形成される。
上記構造を有するTFTを動作させると、半導
体表面に蓄積されたキヤリアがゆつくりとスロー
ステートにトラツプされ、その結果ドレイン電流
がゆるやかに減少するといつた現象が生じる。こ
の現象は、TFTをマトリツクス液晶表示装置等
の表示駆動に利用した場合の信頼性を低下させる
という問題を発生させる。このようなスローステ
ートにキヤリアがトラツプされる現象について
は、その主たる機構はゲート絶縁膜中の局在準位
にキヤリアがトンネルすることにより補獲される
ことに起因するものであると説明されており、例
えば、H.Sewell，andJ.C.Anderson：Solid−
State Electronics，18，641（1975）に詳述され
ている。このような局在準位としては、アモルフ
アス物質の移動度ギヤツプ中の局在準位あるいは
微結晶の粒界が考えられ、実際に影響を与える部
分は室温近辺ではゲート絶縁膜３の半導体膜４と
の界面より約100Å〜数百Å程度の深さ迄の領域
である。
体表面に蓄積されたキヤリアがゆつくりとスロー
ステートにトラツプされ、その結果ドレイン電流
がゆるやかに減少するといつた現象が生じる。こ
の現象は、TFTをマトリツクス液晶表示装置等
の表示駆動に利用した場合の信頼性を低下させる
という問題を発生させる。このようなスローステ
ートにキヤリアがトラツプされる現象について
は、その主たる機構はゲート絶縁膜中の局在準位
にキヤリアがトンネルすることにより補獲される
ことに起因するものであると説明されており、例
えば、H.Sewell，andJ.C.Anderson：Solid−
State Electronics，18，641（1975）に詳述され
ている。このような局在準位としては、アモルフ
アス物質の移動度ギヤツプ中の局在準位あるいは
微結晶の粒界が考えられ、実際に影響を与える部
分は室温近辺ではゲート絶縁膜３の半導体膜４と
の界面より約100Å〜数百Å程度の深さ迄の領域
である。
〈発明の目的〉
本発明は上述の問題点に鑑み、TFTの構造に
新規な技術を駆使することによりTFTの動作特
性の信頼度を向上せしめたものであり、特にゲー
ト絶縁膜を複数層で構成することにより局在準位
をゲート絶縁膜の半導体膜との界面近傍で減少さ
せた信頼性の高いTFTを提供することを目的と
するものである。
新規な技術を駆使することによりTFTの動作特
性の信頼度を向上せしめたものであり、特にゲー
ト絶縁膜を複数層で構成することにより局在準位
をゲート絶縁膜の半導体膜との界面近傍で減少さ
せた信頼性の高いTFTを提供することを目的と
するものである。
一般に、電気陰性度の差の大きい化合物はイオ
ン性が大きく、イオン結晶性の絶縁体となり易い
傾向がある。従つてこのような物質を用いてゲー
ト絶縁膜を形成すれば、容易に長距離秩序度の高
い局在準位の少ない絶縁膜を得ることができると
考えられる。しかしながら、ゲート絶縁膜を全て
上述の如きイオン性の強い物質で形成すれば、ピ
ンホールが発生し易く、また耐圧が充分に確保さ
れないといつた新たな問題が生じ、実用化が困難
となる。一方、スローステートにキヤリアが補獲
される現象はキヤリアのトンネル効果によるもの
であり、ゲート絶縁膜の半導体膜との界面より数
百Å程度を上述したイオン性の強い物質で形成す
れば、実質的にスローステートの影響は充分に防
ぐことができると考えられる。尚、ゲート絶縁膜
以外に半導体膜及びソース・ドレイン電極を被覆
する保護絶縁膜をイオン性の強い物質で形成して
もその効果を得ることは可能であつた。
ン性が大きく、イオン結晶性の絶縁体となり易い
傾向がある。従つてこのような物質を用いてゲー
ト絶縁膜を形成すれば、容易に長距離秩序度の高
い局在準位の少ない絶縁膜を得ることができると
考えられる。しかしながら、ゲート絶縁膜を全て
上述の如きイオン性の強い物質で形成すれば、ピ
ンホールが発生し易く、また耐圧が充分に確保さ
れないといつた新たな問題が生じ、実用化が困難
となる。一方、スローステートにキヤリアが補獲
される現象はキヤリアのトンネル効果によるもの
であり、ゲート絶縁膜の半導体膜との界面より数
百Å程度を上述したイオン性の強い物質で形成す
れば、実質的にスローステートの影響は充分に防
ぐことができると考えられる。尚、ゲート絶縁膜
以外に半導体膜及びソース・ドレイン電極を被覆
する保護絶縁膜をイオン性の強い物質で形成して
もその効果を得ることは可能であつた。
本発明は以上の考察に基いて、ゲート絶縁膜あ
るいは保護絶縁膜を複数層で構成し、スローステ
ートの影響を防止することを企図するものであ
る。また、陽極酸化膜の如き極めて薄い膜であり
ながらピンホールが無く絶縁耐圧の高い膜をゲー
ト絶縁膜として利用すれば、より一層の顕著な効
果を期待することができる。
るいは保護絶縁膜を複数層で構成し、スローステ
ートの影響を防止することを企図するものであ
る。また、陽極酸化膜の如き極めて薄い膜であり
ながらピンホールが無く絶縁耐圧の高い膜をゲー
ト絶縁膜として利用すれば、より一層の顕著な効
果を期待することができる。
〈実施例〉
第２図は本発明の一実施例を示すTFTの要部
断面構成図である。このTFTは以下の如き製造
工程により製作される。即ち、ガラス等の絶縁基
板１の上にゲート電極材料として約5000ÅのTa
を蒸着し、CF4を用いてドライエツチングを行な
い、パターン化する。次に、このTaを陽極酸化
し、約1300Åの厚さのTa2O5から成る第１の絶縁
層３１を形成する。陽極酸化は３％ホウ酸アンモ
ニウム水溶液を用い、化成電圧は80（Ｖ）に設定
する。陽極酸化により得られた第１の絶縁層３１
上にはイオン性の強い第２の絶縁層３２として約
300Åの厚さのMgF2を蒸着する。第１の絶縁層
３１と第２の絶縁層３２で２層構造のゲート絶縁
膜を構成し、この上に半導体膜４として約70Åの
Teを蒸着した後、パターン化する。半導体膜４
上にはソース電極５及びドレイン電極６となる金
属膜として約2000ÅのNiを蒸着した後、パター
ン化する。更にTETの保護絶縁膜７として約
3000Åの厚さのAl2O3，Si3N4，MgF2等を真空蒸
着法，スパツタリング法あるいはCVD法等で堆
積する。以上により第２図に示すTFTが作製さ
れる。
断面構成図である。このTFTは以下の如き製造
工程により製作される。即ち、ガラス等の絶縁基
板１の上にゲート電極材料として約5000ÅのTa
を蒸着し、CF4を用いてドライエツチングを行な
い、パターン化する。次に、このTaを陽極酸化
し、約1300Åの厚さのTa2O5から成る第１の絶縁
層３１を形成する。陽極酸化は３％ホウ酸アンモ
ニウム水溶液を用い、化成電圧は80（Ｖ）に設定
する。陽極酸化により得られた第１の絶縁層３１
上にはイオン性の強い第２の絶縁層３２として約
300Åの厚さのMgF2を蒸着する。第１の絶縁層
３１と第２の絶縁層３２で２層構造のゲート絶縁
膜を構成し、この上に半導体膜４として約70Åの
Teを蒸着した後、パターン化する。半導体膜４
上にはソース電極５及びドレイン電極６となる金
属膜として約2000ÅのNiを蒸着した後、パター
ン化する。更にTETの保護絶縁膜７として約
3000Åの厚さのAl2O3，Si3N4，MgF2等を真空蒸
着法，スパツタリング法あるいはCVD法等で堆
積する。以上により第２図に示すTFTが作製さ
れる。
第３図は60℃で直流電圧を印加した時のドレイ
ン電流の時間的変化を示すグラフであり、曲線l1
は第２図に示すTFT、曲線l2は厚さ300Åの
MgF2層がない単体のゲート絶縁膜で他は第２図
と同様に構成されたTFTの特性曲線を示す。約
20分経過後、第１図のTFT構造に相当する曲線
l2のTFTではドレイン電流が初期値の約38％に
まで低下したが、本実施例に相当する曲線l1の
TFTではドレイン電流が初期値の約63％までし
か低下せず、２層構造のゲート絶縁膜を有する
TFTの安定性は顕著であつた。また第４図Ａに
示す如くTFTを液晶表示装置と結線し、ソース
電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄにそれぞ
れ第４図Ｂに示すパルス電圧VS，VG，VDを生起
させ、容量CLCの液晶をシミユレーシヨン駆動し
たところ、第５図に示す如く初期のオン抵抗の増
加は第２図に示すTFTでは曲線l1で表わされる
ように10％以下であつた。一方、単体のゲート絶
縁膜を有し、他は同一条件で製作されたTFTで
は曲線l2で表わされるようにオン抵抗の増加は20
〜30％に迄達している。更に2000時間経過後の動
作に於いても、曲線l2のTFTではオン抵抗の増
加は40〜50％に達しているが、曲線l1のTFTで
は20％以下に抑制されている。
ン電流の時間的変化を示すグラフであり、曲線l1
は第２図に示すTFT、曲線l2は厚さ300Åの
MgF2層がない単体のゲート絶縁膜で他は第２図
と同様に構成されたTFTの特性曲線を示す。約
20分経過後、第１図のTFT構造に相当する曲線
l2のTFTではドレイン電流が初期値の約38％に
まで低下したが、本実施例に相当する曲線l1の
TFTではドレイン電流が初期値の約63％までし
か低下せず、２層構造のゲート絶縁膜を有する
TFTの安定性は顕著であつた。また第４図Ａに
示す如くTFTを液晶表示装置と結線し、ソース
電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄにそれぞ
れ第４図Ｂに示すパルス電圧VS，VG，VDを生起
させ、容量CLCの液晶をシミユレーシヨン駆動し
たところ、第５図に示す如く初期のオン抵抗の増
加は第２図に示すTFTでは曲線l1で表わされる
ように10％以下であつた。一方、単体のゲート絶
縁膜を有し、他は同一条件で製作されたTFTで
は曲線l2で表わされるようにオン抵抗の増加は20
〜30％に迄達している。更に2000時間経過後の動
作に於いても、曲線l2のTFTではオン抵抗の増
加は40〜50％に達しているが、曲線l1のTFTで
は20％以下に抑制されている。
第６図は本発明の他の実施例を示すTFTの要
部断面構成図である。本実施例は保護絶縁膜をイ
オン性の強い絶縁膜で多層化したものであり、第
２図に示す実施例のゲート絶縁膜ほど顕著ではな
いが、同様な効果を奏する。本実施例でソース電
極５、半導体膜４及びドレイン電極６上に堆積さ
れる保護絶縁膜は半導体層４側に接触する下部保
護絶縁膜７１を前記実施例と同様なイオン性の強
いMgF2等の絶縁膜で構成し、その上にAl2O3，
Si3N4等から成る上部保護絶縁膜７２を堆積した
２層構造より成つている。
部断面構成図である。本実施例は保護絶縁膜をイ
オン性の強い絶縁膜で多層化したものであり、第
２図に示す実施例のゲート絶縁膜ほど顕著ではな
いが、同様な効果を奏する。本実施例でソース電
極５、半導体膜４及びドレイン電極６上に堆積さ
れる保護絶縁膜は半導体層４側に接触する下部保
護絶縁膜７１を前記実施例と同様なイオン性の強
いMgF2等の絶縁膜で構成し、その上にAl2O3，
Si3N4等から成る上部保護絶縁膜７２を堆積した
２層構造より成つている。
上記実施例に於いてイオン性の強い絶縁膜とし
てはMgF2以外に電気陰性度の差の大きな化合物
として知られているLiF，ZnS，ZnSe，CaF2，
CeF3等が適用可能である。
てはMgF2以外に電気陰性度の差の大きな化合物
として知られているLiF，ZnS，ZnSe，CaF2，
CeF3等が適用可能である。
〈発明の効果〉
以上詳説した如く本発明によればTFTの安定
性及び信頼性が飛躍的に改善され、従つて、これ
を液晶表示装置の駆動手段として用いた場合、非
常に動作特性の良い表示装置が得られる。
性及び信頼性が飛躍的に改善され、従つて、これ
を液晶表示装置の駆動手段として用いた場合、非
常に動作特性の良い表示装置が得られる。
スローステートの影響は半導体のバンドギヤツ
プが狭いもので現われ易く、このためバンドギヤ
ツプの狭い半導体材料を用いたTFTに対して本
発明は特に有効となる。
プが狭いもので現われ易く、このためバンドギヤ
ツプの狭い半導体材料を用いたTFTに対して本
発明は特に有効となる。
第１図は従来のTFTの構造を示す断面図であ
る。第２図は本発明の一実施例を示すTFTの断
面図である。第３図はゲート電極に直流電圧を印
加した際のTFTの特性変化を説明する説明図で
ある。第４図ＡはTFTの信頼性試験を説明する
等価回路図、第４図Ｂはその印加波形図である。
第５図は第４図の信頼性試験を長時間動作させた
場合のTFTの特性変化を示す説明図である。第
６図は本発明の他の実施例を示すTFTの断面図
である。 １……絶縁基板、２……ゲート電極、３……ゲ
ート絶縁膜、３１……第１のゲート絶縁膜、３２
……第２のゲート絶縁膜、４……半導体膜、５…
…ソース電極、６……ドレイン電極、７……保護
絶縁膜、７１……第１の保護絶縁膜、７２……第
２の保護絶縁膜。
る。第２図は本発明の一実施例を示すTFTの断
面図である。第３図はゲート電極に直流電圧を印
加した際のTFTの特性変化を説明する説明図で
ある。第４図ＡはTFTの信頼性試験を説明する
等価回路図、第４図Ｂはその印加波形図である。
第５図は第４図の信頼性試験を長時間動作させた
場合のTFTの特性変化を示す説明図である。第
６図は本発明の他の実施例を示すTFTの断面図
である。 １……絶縁基板、２……ゲート電極、３……ゲ
ート絶縁膜、３１……第１のゲート絶縁膜、３２
……第２のゲート絶縁膜、４……半導体膜、５…
…ソース電極、６……ドレイン電極、７……保護
絶縁膜、７１……第１の保護絶縁膜、７２……第
２の保護絶縁膜。
Claims (1)
- 【特許請求の範囲】 １ 基板上のゲート電極にゲート絶縁膜を介して
半導体層が堆積され、該半導体層に接触するソー
ス電極とドレイン電極が具備されて成る薄膜トラ
ンジスタにおいて、前記ゲート絶縁膜は前記ゲー
ト電極表面の陽極酸化膜と前記半導体層に接触す
る電気陰性度の差の大きい化合物の膜から成る２
層構造を有することを特徴とする薄膜トランジス
タ。 ２ 電気陰性度の差の大きい化合物の膜が、
LiF，ZnS，ZnSe，CaF2，MgF2またはCeF3から
成る特許請求の範囲第１項記載の薄膜トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57211568A JPS59100572A (ja) | 1982-11-30 | 1982-11-30 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57211568A JPS59100572A (ja) | 1982-11-30 | 1982-11-30 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59100572A JPS59100572A (ja) | 1984-06-09 |
| JPH0377670B2 true JPH0377670B2 (ja) | 1991-12-11 |
Family
ID=16607934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57211568A Granted JPS59100572A (ja) | 1982-11-30 | 1982-11-30 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59100572A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126277A (ja) * | 1986-07-16 | 1988-05-30 | Seikosha Co Ltd | 電界効果型薄膜トランジスタ |
| JPH047876A (ja) * | 1990-04-25 | 1992-01-13 | Nec Corp | 薄膜トランジスタ |
-
1982
- 1982-11-30 JP JP57211568A patent/JPS59100572A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59100572A (ja) | 1984-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS626672B2 (ja) | ||
| JPS58147069A (ja) | 薄膜トランジスタ | |
| JPH0230186A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JPH0582069B2 (ja) | ||
| JPH0348671B2 (ja) | ||
| JPH03217059A (ja) | 薄膜トランジスタ | |
| JPH0377670B2 (ja) | ||
| JPS6146068B2 (ja) | ||
| JPS6361671B2 (ja) | ||
| JPH0620136B2 (ja) | 薄膜トランジスタ素子およびその製造方法 | |
| JPH04240733A (ja) | 薄膜トランジスタの製造方法 | |
| JP3175225B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN102142444B (zh) | 一种不挥发信息存储单元 | |
| JP3021888B2 (ja) | 光導波路機能素子及びその製造方法 | |
| JPH0546990B2 (ja) | ||
| JPH0691256B2 (ja) | 薄膜トランジスタ | |
| JPH0234821A (ja) | 薄膜トランジスタ | |
| JPS63140580A (ja) | 薄膜トランジスタ | |
| JPS5874079A (ja) | 薄膜トランジスタ | |
| JPH0462183B2 (ja) | ||
| JP3208594B2 (ja) | 液晶表示装置 | |
| JPS6159779A (ja) | 薄膜トランジスタ | |
| KR910008116B1 (ko) | 박막 트랜지스터와 그 제조방법 | |
| JP2798964B2 (ja) | 液晶表示装置 | |
| JP2594384B2 (ja) | 金属酸化物薄膜及びその製造方法並びにその金属酸化物薄膜を用いた電子装置 |