JPS59100572A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS59100572A JPS59100572A JP57211568A JP21156882A JPS59100572A JP S59100572 A JPS59100572 A JP S59100572A JP 57211568 A JP57211568 A JP 57211568A JP 21156882 A JP21156882 A JP 21156882A JP S59100572 A JPS59100572 A JP S59100572A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- gate insulating
- thin film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は絶縁基板上に形成された薄膜トランジスタ（以
下ＴＰＴと称す）に関し、特に絶縁ゲート型電界効果ト
ランジスタのゲート絶縁膜又は保護絶縁膜に新規な技術
を駆使することにより、スローステートに於ける不安定
性を軽減して長期間安定な動作を行なう°ｒＦＴに関す
るものである。
下ＴＰＴと称す）に関し、特に絶縁ゲート型電界効果ト
ランジスタのゲート絶縁膜又は保護絶縁膜に新規な技術
を駆使することにより、スローステートに於ける不安定
性を軽減して長期間安定な動作を行なう°ｒＦＴに関す
るものである。
〈従来技術〉
第１図に示すＴＰＴの要部断面構成図を参照しながら従
来のＴＰＴの構造及びその製造方法につ゛いて説明する
。従来のＴＰＴは絶縁基板１上にグー”ト電極２とゲー
ト絶縁膜３を重畳し、更に半導Ｊ膜４を積層した上にソ
ース電極５及びドレイン’ｉｆ ４つ６を形成し、保護
膜７で被覆することにより構成される。各電極層及びそ
の他の薄膜層は周知の薄膜形成技術即ち真空蒸着法、ス
パッタリング法、イオンブレーティング法、ＣＶＤ法、
プラズマＣＶ、Ｄ法等が利用さ九る。絶縁基板１として
は、カラス板９石英、セラミック板、サファイア基板等
が用いられ、ゲート電極２としては金属や１ｎ２０３．
５ｎ０２等の透明導電材料、ゲート絶縁膜３としては金
属酸化物、窒化物等の絶縁材料、半導体膜４としてはＣ
ｄＳ、ＣｄＳｅ、ＰｂＳ、Ｐｂ５ｅ、ＩｎＳｂ等の化合
物あるいはＴｅ、Ｓｉ等が用いられる。また、ソース電
極５及びドレイン電極６は金属が一般的に用いられるが
、半導体膜４とオーミックコンタクトを成すものが望ま
しい。保護絶縁膜７はＡｌ２Ｏ３，５ｉ０２ 、Ｓｉ３
Ｎ４ 等の絶縁材料で形成される。
来のＴＰＴの構造及びその製造方法につ゛いて説明する
。従来のＴＰＴは絶縁基板１上にグー”ト電極２とゲー
ト絶縁膜３を重畳し、更に半導Ｊ膜４を積層した上にソ
ース電極５及びドレイン’ｉｆ ４つ６を形成し、保護
膜７で被覆することにより構成される。各電極層及びそ
の他の薄膜層は周知の薄膜形成技術即ち真空蒸着法、ス
パッタリング法、イオンブレーティング法、ＣＶＤ法、
プラズマＣＶ、Ｄ法等が利用さ九る。絶縁基板１として
は、カラス板９石英、セラミック板、サファイア基板等
が用いられ、ゲート電極２としては金属や１ｎ２０３．
５ｎ０２等の透明導電材料、ゲート絶縁膜３としては金
属酸化物、窒化物等の絶縁材料、半導体膜４としてはＣ
ｄＳ、ＣｄＳｅ、ＰｂＳ、Ｐｂ５ｅ、ＩｎＳｂ等の化合
物あるいはＴｅ、Ｓｉ等が用いられる。また、ソース電
極５及びドレイン電極６は金属が一般的に用いられるが
、半導体膜４とオーミックコンタクトを成すものが望ま
しい。保護絶縁膜７はＡｌ２Ｏ３，５ｉ０２ 、Ｓｉ３
Ｎ４ 等の絶縁材料で形成される。
上記構造を有するＴＰＴを動作させると、半導体表面に
蓄積されたキャリアがゆっくりとスローステートにトラ
ップされ、その結果ドレイン電流かゆるやかに減少する
といった現象が生じる。この現象は、ＴＰＴを７トリノ
クス液晶表示装置等の表示駆動に利用した場合の信頼性
を低下させるという問題を発生させる。このようなスロ
ーステートにキャリアがトラップされる現象については
、その主たる機構はゲート絶縁膜中の局在準位にキャリ
アかトンネルすることにより補獲されることに起因する
ものであると説明されており、例えば、Ｈ、Ｓｅｗｅｌ
ｌ 、ａｎｄ Ｊ 、Ｃ、Ａｎｄｅｒｓｏｎ： ５ｏｌ
ｉｄ−３ｔａｔｅＥｌｅｃｔｒｏｎｉｃｓ、 １８ 、
６４１（１９７５） に詳述されている。このような
局在準位としては、アモルファス物質の移動度ギャップ
中の局在準位あるいは微結晶の粒界が考えられ、実際に
影響を与える部分は室温近辺ではゲート絶縁膜３０半導
体膜４との界面より約１００Ａ〜数百Ａ程度の深さ迄の
領域である０ 〈発明の目的〉 本発明は上述の問題点に鑑み、ＴＰＴの構造に゛新規な
技術を駆使することによりＴ Ｐ Ｔの動作特性の信頼
度を向上せしめたものであり、特にグー・１ト、絶縁膜
を複数層で構成することにより局在準位をゲート絶縁膜
の半導体膜との界面近傍で減少させた信頼性の高いＴＰ
Ｔを提供することを目的とするものである。
蓄積されたキャリアがゆっくりとスローステートにトラ
ップされ、その結果ドレイン電流かゆるやかに減少する
といった現象が生じる。この現象は、ＴＰＴを７トリノ
クス液晶表示装置等の表示駆動に利用した場合の信頼性
を低下させるという問題を発生させる。このようなスロ
ーステートにキャリアがトラップされる現象については
、その主たる機構はゲート絶縁膜中の局在準位にキャリ
アかトンネルすることにより補獲されることに起因する
ものであると説明されており、例えば、Ｈ、Ｓｅｗｅｌ
ｌ 、ａｎｄ Ｊ 、Ｃ、Ａｎｄｅｒｓｏｎ： ５ｏｌ
ｉｄ−３ｔａｔｅＥｌｅｃｔｒｏｎｉｃｓ、 １８ 、
６４１（１９７５） に詳述されている。このような
局在準位としては、アモルファス物質の移動度ギャップ
中の局在準位あるいは微結晶の粒界が考えられ、実際に
影響を与える部分は室温近辺ではゲート絶縁膜３０半導
体膜４との界面より約１００Ａ〜数百Ａ程度の深さ迄の
領域である０ 〈発明の目的〉 本発明は上述の問題点に鑑み、ＴＰＴの構造に゛新規な
技術を駆使することによりＴ Ｐ Ｔの動作特性の信頼
度を向上せしめたものであり、特にグー・１ト、絶縁膜
を複数層で構成することにより局在準位をゲート絶縁膜
の半導体膜との界面近傍で減少させた信頼性の高いＴＰ
Ｔを提供することを目的とするものである。
一般に、電気陰性度の差の大きい化合物はイオン性が大
きく、イオン結晶性の絶縁体となり易い頌向がある。従
ってこのような物質を用いてゲート絶縁膜を形成すれば
、容易に長距離秩序度の高い局在準位の少ない絶縁膜を
得ることができると考えられる。しかしながら、ゲート
絶縁膜を全て上述の如きイオン性の強い物質で形成すれ
ば、ピンホールが発生し易く、また耐圧が充分に確保さ
れないといった新たな問題が生じ、実用化が困難となる
。一方、スローステートにキャリアが補獲される現象は
キャリアのトンネル効果によるものであり、ゲート絶縁
膜の半導体膜との界面より数百λ程度を上述したイオン
性の強い物質で形成すれば、実質的にスローステートの
影響は充分に防ぐことができると考えられる。尚、ゲー
ト絶縁膜以外に半導体膜及びソース・ドレイン電極を被
覆見る保護絶縁膜をイオン性の強い物質で形成してもそ
の効果を得ることは可能であった○本発明は以上の考察
に基いて、ゲート絶縁膜あるいは保護絶縁膜を複数層で
構成し、スローステートの影響を防止することを企図す
るものであるＯまた、陽極酸化膜の如き極めて薄い膜で
ありながらピンホールが無く絶縁耐圧の高い膜をゲート
絶縁膜として利用すれば、より一層の顕著な効果を期待
することができる。
きく、イオン結晶性の絶縁体となり易い頌向がある。従
ってこのような物質を用いてゲート絶縁膜を形成すれば
、容易に長距離秩序度の高い局在準位の少ない絶縁膜を
得ることができると考えられる。しかしながら、ゲート
絶縁膜を全て上述の如きイオン性の強い物質で形成すれ
ば、ピンホールが発生し易く、また耐圧が充分に確保さ
れないといった新たな問題が生じ、実用化が困難となる
。一方、スローステートにキャリアが補獲される現象は
キャリアのトンネル効果によるものであり、ゲート絶縁
膜の半導体膜との界面より数百λ程度を上述したイオン
性の強い物質で形成すれば、実質的にスローステートの
影響は充分に防ぐことができると考えられる。尚、ゲー
ト絶縁膜以外に半導体膜及びソース・ドレイン電極を被
覆見る保護絶縁膜をイオン性の強い物質で形成してもそ
の効果を得ることは可能であった○本発明は以上の考察
に基いて、ゲート絶縁膜あるいは保護絶縁膜を複数層で
構成し、スローステートの影響を防止することを企図す
るものであるＯまた、陽極酸化膜の如き極めて薄い膜で
ありながらピンホールが無く絶縁耐圧の高い膜をゲート
絶縁膜として利用すれば、より一層の顕著な効果を期待
することができる。
〈実施例〉
第２図は本発明の一実施例を示すＴＰＴの要部断面構成
図である。このＴＰＴは以下の如き製造工程により製作
される。即ち、ガラス等の絶縁基板１の土にゲート電極
材料として約５０００ＡのＴａを蒸着し、ＣＦ４を用い
てドライエツチングを行ない、パターン化する。次に、
このＴａを陽極酸化し、約１３００Ａの厚さのＴａ２０
５から成る第１の絶縁層３１を形成する。陽極酸化は３
％ホウ酸′アンモニウム水溶液を用い、化成電圧は８０
（Ｖ）Ｋ設定する。陽極酸化により得られた第１の絶縁
層３１上にはイオン性の強い第２の絶縁層３２として約
３０ＯＡの厚さのＭｇＦ２を蒸着する。第１の絶縁層３
１と第２の絶縁層３２で２層構造のゲート絶縁膜を構成
し、この上に半導体膜４として約７０大のｒｅを蒸着し
た後、パターン化する。半導体膜４土に（はソース電極
５及びドレイン電極６となる金属膜として約２ｏｏｏ５
ｊのＮ１を蒸着した後、パターン化する。更ＫＴＦＴの
保護絶縁膜７として約３０００Ａの厚さのＡｌ２Ｏ３，
Ｓ１３Ｎ４１ＭｇＦ２等を真空蒸着法、スパッタリング
法あるいはＣＶＤ法等で堆積する。以上により第２（２
）に示すＴＰＴが作製される。
図である。このＴＰＴは以下の如き製造工程により製作
される。即ち、ガラス等の絶縁基板１の土にゲート電極
材料として約５０００ＡのＴａを蒸着し、ＣＦ４を用い
てドライエツチングを行ない、パターン化する。次に、
このＴａを陽極酸化し、約１３００Ａの厚さのＴａ２０
５から成る第１の絶縁層３１を形成する。陽極酸化は３
％ホウ酸′アンモニウム水溶液を用い、化成電圧は８０
（Ｖ）Ｋ設定する。陽極酸化により得られた第１の絶縁
層３１上にはイオン性の強い第２の絶縁層３２として約
３０ＯＡの厚さのＭｇＦ２を蒸着する。第１の絶縁層３
１と第２の絶縁層３２で２層構造のゲート絶縁膜を構成
し、この上に半導体膜４として約７０大のｒｅを蒸着し
た後、パターン化する。半導体膜４土に（はソース電極
５及びドレイン電極６となる金属膜として約２ｏｏｏ５
ｊのＮ１を蒸着した後、パターン化する。更ＫＴＦＴの
保護絶縁膜７として約３０００Ａの厚さのＡｌ２Ｏ３，
Ｓ１３Ｎ４１ＭｇＦ２等を真空蒸着法、スパッタリング
法あるいはＣＶＤ法等で堆積する。以上により第２（２
）に示すＴＰＴが作製される。
第３図は６０℃で直流電圧を印加した時のドレイン電流
の時間的変化を示すグラフであり、曲線Ｌ１は第２図に
示すＴＰＴ、曲線ｔ２は厚さ３００ＡのＭｇ、Ｆ２層が
ない単体のゲート絶縁膜で他は第２図と同様に構成され
たＴＰＴの特性曲線を示す。
の時間的変化を示すグラフであり、曲線Ｌ１は第２図に
示すＴＰＴ、曲線ｔ２は厚さ３００ＡのＭｇ、Ｆ２層が
ない単体のゲート絶縁膜で他は第２図と同様に構成され
たＴＰＴの特性曲線を示す。
約２０分経過後、第１図のＴＰＴ構造に相当する曲ａＡ
２ のＴＰＴではドレイン電流が初期値の約３８係にま
で低下したが、本実施例に相当する曲線、ｔｌのＴＦＴ
ではドレイン電流が初期値の約６３％までしか低下せず
、２層構造のゲート絶縁膜を有するｒＦＴの安定性は顕
著であった。１だ第４図（Ａ）に示す如（ＴＰＴを液晶
表示装置と結線し、ソース電極Ｓ１ゲート電極Ｇ、ドレ
イン電極りにそれぞれ第４図（Ｂ）に示すパルス電圧ｖ
５ 、ｖＧ＋ＶＤを生起さぜ、容量ＣＬｃの液晶をシミ
ュレーション駆動したところ、第５図に示す如く初期の
オン抵抗の増加は第２図に示すｒＦＴでは曲線ｔ１で表
わされるように１０％以下であった〇一方、単体のゲー
ト絶縁膜を有ｔ７、他は同一条件で製作されたＴＰＴで
は曲線ｔ２で表わされるようにオン抵抗の増加は２０〜
３０優に迄達している。更に２０００時間経過後の動作
に於いても、曲線ｌ−２のＴＰＴではオン抵抗の増加は
４０〜５０％に達しているが、曲線ｔ１ のＴＦＴでは
２０係以下に抑制されている０ 第６図は本発明の他の実施例を示すＴＰＴの要茗ＩＳ断
面構成図である。本実施例は保護絶縁膜をイオレ性の強
い絶縁膜で多層化したものであり、第２岬仁示す実施例
のゲート絶縁ｊ摸はど顕著ではないか、同様な効果を奏
する。本実施例でソース電極５、半導体膜４及びドレイ
ン電極６上に堆積される保護絶縁膜は半導体層４側に接
触する下部保護絶縁膜７Ｉを前記実施例と同様なイオン
性の強いＭｇＦ２等の絶縁膜で構成し、その上にＡｌ２
Ｏ３゜Ｓ ｊ３ Ｎ４等から成る上部保護絶縁膜７２を
堆積した２層構造より成っている。
２ のＴＰＴではドレイン電流が初期値の約３８係にま
で低下したが、本実施例に相当する曲線、ｔｌのＴＦＴ
ではドレイン電流が初期値の約６３％までしか低下せず
、２層構造のゲート絶縁膜を有するｒＦＴの安定性は顕
著であった。１だ第４図（Ａ）に示す如（ＴＰＴを液晶
表示装置と結線し、ソース電極Ｓ１ゲート電極Ｇ、ドレ
イン電極りにそれぞれ第４図（Ｂ）に示すパルス電圧ｖ
５ 、ｖＧ＋ＶＤを生起さぜ、容量ＣＬｃの液晶をシミ
ュレーション駆動したところ、第５図に示す如く初期の
オン抵抗の増加は第２図に示すｒＦＴでは曲線ｔ１で表
わされるように１０％以下であった〇一方、単体のゲー
ト絶縁膜を有ｔ７、他は同一条件で製作されたＴＰＴで
は曲線ｔ２で表わされるようにオン抵抗の増加は２０〜
３０優に迄達している。更に２０００時間経過後の動作
に於いても、曲線ｌ−２のＴＰＴではオン抵抗の増加は
４０〜５０％に達しているが、曲線ｔ１ のＴＦＴでは
２０係以下に抑制されている０ 第６図は本発明の他の実施例を示すＴＰＴの要茗ＩＳ断
面構成図である。本実施例は保護絶縁膜をイオレ性の強
い絶縁膜で多層化したものであり、第２岬仁示す実施例
のゲート絶縁ｊ摸はど顕著ではないか、同様な効果を奏
する。本実施例でソース電極５、半導体膜４及びドレイ
ン電極６上に堆積される保護絶縁膜は半導体層４側に接
触する下部保護絶縁膜７Ｉを前記実施例と同様なイオン
性の強いＭｇＦ２等の絶縁膜で構成し、その上にＡｌ２
Ｏ３゜Ｓ ｊ３ Ｎ４等から成る上部保護絶縁膜７２を
堆積した２層構造より成っている。
上記実施例に於いてイオン性の強い絶縁膜とｔ７てはＭ
ｇＦ２以外に電気陰性度の差の大きな化合物として知ら
れているＬｉＦ、ＺｎＳ、Ｚｎ５ｅ、ＣａＦ２ 。
ｇＦ２以外に電気陰性度の差の大きな化合物として知ら
れているＬｉＦ、ＺｎＳ、Ｚｎ５ｅ、ＣａＦ２ 。
ＣｅＦ３等が適用可能である。
〈発明の効果〉
以上詳説、した如く本発明によればＴＰＴの安定性及び
信頼性が飛躍的に改善され、従って、これを液晶表示装
置の駆動手段として用いた場合、非常に動作特性の良い
表示装置が得られる。
信頼性が飛躍的に改善され、従って、これを液晶表示装
置の駆動手段として用いた場合、非常に動作特性の良い
表示装置が得られる。
スローステートの影響は半導体のバンドギャップが狭い
もので現われ易く、このためバンドギャップの狭い半導
体材料を用いたＴＰＴに対して本発明置数に有効となる
Ｏ
もので現われ易く、このためバンドギャップの狭い半導
体材料を用いたＴＰＴに対して本発明置数に有効となる
Ｏ
第１図は従来のＴＰＴの構造を示す断面図である。第２
図は本発明の一実施例を示すＴＰＴの断面図である。第
３図はゲート電極に直流電圧を印加した際のＴＰＴの特
性変化を説明する説明図である。第４図（Ａ）はＴＰＴ
の信頼性試験を説明する等価回路図、第４図（Ｂ）はそ
の印加波形図である。 第５図は第４図の信頼性試験を長時間動作させた場合の
ＴＰＴの特性変化を示す説明図であるＯ第６図は本発明
の他の実施例を示すｊＦＴの断面図である。 １・・・絶縁基板、２・・・ゲート電極、３・ゲート絶
縁膜、３１・・第１のゲート絶縁膜、３２・・第２のゲ
ート絶縁膜、４・・半導体膜、５・・・ソース電極、６
・・・ドレイン電極、７・・保護絶縁膜、７１・・・第
１の保護絶縁膜、７２・・・第２の保護絶縁膜。 代理人 弁理士 福 士 愛 彦（他２名）！ 第１図 第２図 第 ４ 図（Ａ） 第 ４ 図 （Ｂ）
図は本発明の一実施例を示すＴＰＴの断面図である。第
３図はゲート電極に直流電圧を印加した際のＴＰＴの特
性変化を説明する説明図である。第４図（Ａ）はＴＰＴ
の信頼性試験を説明する等価回路図、第４図（Ｂ）はそ
の印加波形図である。 第５図は第４図の信頼性試験を長時間動作させた場合の
ＴＰＴの特性変化を示す説明図であるＯ第６図は本発明
の他の実施例を示すｊＦＴの断面図である。 １・・・絶縁基板、２・・・ゲート電極、３・ゲート絶
縁膜、３１・・第１のゲート絶縁膜、３２・・第２のゲ
ート絶縁膜、４・・半導体膜、５・・・ソース電極、６
・・・ドレイン電極、７・・保護絶縁膜、７１・・・第
１の保護絶縁膜、７２・・・第２の保護絶縁膜。 代理人 弁理士 福 士 愛 彦（他２名）！ 第１図 第２図 第 ４ 図（Ａ） 第 ４ 図 （Ｂ）
Claims (1)
- 【特許請求の範囲】 １ 基板上に形成したゲート電極にゲート絶縁膜を介し
て半導体層を堆積し、該半導体層にソース電極とドレイ
ン電極を゛接触せしめて成る薄膜トランジスタに於いて
、前記半導体層と接触する絶縁膜の少なくとも前記半導
体層との接触界面領域を電気陰性度の差の大きい化合物
で構成したことを特徴とする薄膜トランジスタ。 ２ ゲート絶縁膜の半導体層との接触界面領域に電気陰
性度の差の大きい化合物を形成［７た特許請求の範囲第
１項記載の薄膜トランジスタ。 ３ 半導体層ソース電極及びドレイン電極を被覆する保
護絶縁膜の半導体層との接触界面領域に電気陰性度の差
の大きい化合物を形成した特許請求の範囲第１項記載の
薄膜トランジスタ。 ４ 電気陰性度の差の大きい化合物として、ＬｉＦ。 Ｚ ｎＳ 、 Ｚｎ５ｅ 、ＣａＦ２ 、ＭｇＦ２また
はＣｅＦ３を用いた特許請求の範囲第１項、第２項また
は第３項記載の薄膜トランジスタ。 ５ ゲート絶縁膜を陽極酸化膜とこれに重畳された電気
陰性度の差の大きい化合物の膜の複合層で構成した特許
請求の範囲第２項記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57211568A JPS59100572A (ja) | 1982-11-30 | 1982-11-30 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57211568A JPS59100572A (ja) | 1982-11-30 | 1982-11-30 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59100572A true JPS59100572A (ja) | 1984-06-09 |
| JPH0377670B2 JPH0377670B2 (ja) | 1991-12-11 |
Family
ID=16607934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57211568A Granted JPS59100572A (ja) | 1982-11-30 | 1982-11-30 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59100572A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126277A (ja) * | 1986-07-16 | 1988-05-30 | Seikosha Co Ltd | 電界効果型薄膜トランジスタ |
| JPH047876A (ja) * | 1990-04-25 | 1992-01-13 | Nec Corp | 薄膜トランジスタ |
-
1982
- 1982-11-30 JP JP57211568A patent/JPS59100572A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126277A (ja) * | 1986-07-16 | 1988-05-30 | Seikosha Co Ltd | 電界効果型薄膜トランジスタ |
| JPH047876A (ja) * | 1990-04-25 | 1992-01-13 | Nec Corp | 薄膜トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377670B2 (ja) | 1991-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6272168A (ja) | マトリクス液晶表示装置用のｎ↑＋非晶質シリコン薄膜電界効果トランジスタ | |
| JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| JPH0230186A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JPS63226981A (ja) | 超伝導集積回路装置およびその製造方法 | |
| JPH0348671B2 (ja) | ||
| JPH05190877A (ja) | ダイオード素子の製造方法 | |
| JPH03217059A (ja) | 薄膜トランジスタ | |
| JPS59100572A (ja) | 薄膜トランジスタ | |
| JP2503615B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6146068B2 (ja) | ||
| JPH0620136B2 (ja) | 薄膜トランジスタ素子およびその製造方法 | |
| JPH04240733A (ja) | 薄膜トランジスタの製造方法 | |
| JP3021888B2 (ja) | 光導波路機能素子及びその製造方法 | |
| JPS60170261A (ja) | 薄膜トランジスタの構成方法 | |
| JPH0685255A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS59189676A (ja) | 半導体装置 | |
| JP3469944B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS63140580A (ja) | 薄膜トランジスタ | |
| JPH0828512B2 (ja) | 薄膜トランジスタ | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPH0234821A (ja) | 薄膜トランジスタ | |
| JPS5818966A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPH01253965A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPS60132368A (ja) | 薄膜トランジスタ | |
| JPH02137826A (ja) | 透過型アクティブマトリクス液晶表示装置 |