JPH0378615A - トリガ回路 - Google Patents
トリガ回路Info
- Publication number
- JPH0378615A JPH0378615A JP1215383A JP21538389A JPH0378615A JP H0378615 A JPH0378615 A JP H0378615A JP 1215383 A JP1215383 A JP 1215383A JP 21538389 A JP21538389 A JP 21538389A JP H0378615 A JPH0378615 A JP H0378615A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- subtracter
- read
- address generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、トリガ回路に関するものであり、詳しくは、
測定信号のレベルの変化量に基づいてトリガ信号が出力
できるトリガ回路に関するものである。
測定信号のレベルの変化量に基づいてトリガ信号が出力
できるトリガ回路に関するものである。
〈従来の技術〉
本来は穏やかにレベル変化している測定対象物の信号Ｍ
が、測定対象物になんらかの異常が発生することによっ
て例えば第４図のＡ部分に示すように急激にレベル変動
することがある。
が、測定対象物になんらかの異常が発生することによっ
て例えば第４図のＡ部分に示すように急激にレベル変動
することがある。
このように急激にレベルが変化する部分Ａに着目して測
定を行うのにあたっては、このような急激なレベル変動
を検出してトリガ信号を出力させる必要がある。
定を行うのにあたっては、このような急激なレベル変動
を検出してトリガ信号を出力させる必要がある。
従来、このようなレベル変化を検出してトリガ信号を発
生させる方法として、例えば第４図に示すように予め設
定された基準レベルＶｒｅｆと測定信号Ｍのレベルを比
較するとともに、測定信号Ｍの立ち上がりまたは立ち下
がりも判別することが行われている。
生させる方法として、例えば第４図に示すように予め設
定された基準レベルＶｒｅｆと測定信号Ｍのレベルを比
較するとともに、測定信号Ｍの立ち上がりまたは立ち下
がりも判別することが行われている。
〈発明が解決しようとする課題〉
しかし、このような方法において、例えば基準レベルＶ
ｒｅｆと立ち下がりでトリガを発生させるものとすると
、Ａ部分に関連した時刻ｔ２だけではなく、同様な条件
が成立する時刻ｔ、においてもトリガが出力されること
になり、この時刻ｔ１におけるトリガを時刻ｔ２におけ
るトリガとして誤認してしまって正確な測定が行えない
恐れがある。
ｒｅｆと立ち下がりでトリガを発生させるものとすると
、Ａ部分に関連した時刻ｔ２だけではなく、同様な条件
が成立する時刻ｔ、においてもトリガが出力されること
になり、この時刻ｔ１におけるトリガを時刻ｔ２におけ
るトリガとして誤認してしまって正確な測定が行えない
恐れがある。
本発明は、このような点に着目したものであり、その目
的は、急激なレベル変化を確実に検出して１−リガ信号
を出力するトリガ回路を提供することにある。
的は、急激なレベル変化を確実に検出して１−リガ信号
を出力するトリガ回路を提供することにある。
く課題を解決するための手段〉
本発明のトリガ回路は、
測定データを格納するデータメモリと、このデータメモ
リにデータを書込むためのアドレスを出力する第１のア
ドレス発生器と、前記データメモリに格納されたデータ
を読みだすなめのアドレスを出力する第２のアドレス発
生器と、 前記第１のアドレス発生器から出力されるアドレスに従
ってデータメモリに書込まれる第１のデータと前記第２
のアドレス発生器から出力されるアドレスに従ってデー
タメモリから読みだされる第２のデータの差の絶対値を
演算する減算器と、この減算器の出力データと基準レベ
ルデータを比較するコンパレータと、 このコンパレータに入力される基準レベルデータが格納
されたレジスタ、 を設けたことを特徴とする。
リにデータを書込むためのアドレスを出力する第１のア
ドレス発生器と、前記データメモリに格納されたデータ
を読みだすなめのアドレスを出力する第２のアドレス発
生器と、 前記第１のアドレス発生器から出力されるアドレスに従
ってデータメモリに書込まれる第１のデータと前記第２
のアドレス発生器から出力されるアドレスに従ってデー
タメモリから読みだされる第２のデータの差の絶対値を
演算する減算器と、この減算器の出力データと基準レベ
ルデータを比較するコンパレータと、 このコンパレータに入力される基準レベルデータが格納
されたレジスタ、 を設けたことを特徴とする。
〈作用〉
本発明の１〜リガ回路によれば、現在のデータとある一
定時間前のデータの差が予め設定された基準レベル以上
に変化したときにトリガを発生ずることになる。
定時間前のデータの差が予め設定された基準レベル以上
に変化したときにトリガを発生ずることになる。
〈実施例〉
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は、本発明の一実施例を示すブロック図である。
図において、入力端子１に入力される測定データＭＤは
、ライトデータＷＤとして第１のアドレス発生器２から
出力されるライトアドレスＷに従ってデータメモリ３に
格納されるとともに、減算器４の一方の入力端子にも加
えられる。データメモリ３に格納されたデータは、第２
のアドレス発生器５から出力されるリードアドレスＲに
従ってリードデータＲＤとして減算器４の他方の入力端
子に読みだされる。減算器４は、これらデータメモリ３
に書込まれるライトデータＷＤとデータメモリ３から読
みだされるリードデータＲＤの差の絶対値を演算し、演
算結果ＳＤをコンパレータ６の一方の入力端子に入力す
る。このコンパレータ６の他方の入力端子にはレジスタ
７に予め格納されている基準レベルデータＲＥＤが入力
されている。このコンパレータ６は、減算器４の演算結
果ＳＤと基準レベルデータＲＥＤを比較し、例えばＳＤ
≧ＲＥＤになったときに比較結果をトリガ信号ＴＧとし
て出力する。
、ライトデータＷＤとして第１のアドレス発生器２から
出力されるライトアドレスＷに従ってデータメモリ３に
格納されるとともに、減算器４の一方の入力端子にも加
えられる。データメモリ３に格納されたデータは、第２
のアドレス発生器５から出力されるリードアドレスＲに
従ってリードデータＲＤとして減算器４の他方の入力端
子に読みだされる。減算器４は、これらデータメモリ３
に書込まれるライトデータＷＤとデータメモリ３から読
みだされるリードデータＲＤの差の絶対値を演算し、演
算結果ＳＤをコンパレータ６の一方の入力端子に入力す
る。このコンパレータ６の他方の入力端子にはレジスタ
７に予め格納されている基準レベルデータＲＥＤが入力
されている。このコンパレータ６は、減算器４の演算結
果ＳＤと基準レベルデータＲＥＤを比較し、例えばＳＤ
≧ＲＥＤになったときに比較結果をトリガ信号ＴＧとし
て出力する。
第２図は、このような回路の動作を示すタイミングチャ
ートである。図において、（ａ）はデータメモリ３に入
力されるアドレスであり、第１のアドレス発生器２から
出力されるライトアドレス（Ｗ、Ｗ＋１．・・・）と第
２のアドレス発生器５から出力されるリードアドレス（
Ｒ，Ｒ＋１．・・・）とが交互に入力される。（ｂ）は
ライトアドレスＷに従ってデータメモリ３に書込まれる
とともに減算器４の一方の入力端子に入力されるライト
データＷＤであり、（Ｃ）はリードアドレスＲに従って
データメモリ３から減算器４の他方の入力端子に読みだ
されるリードデータＲＤである。ここで、アドレス相互
間の時間関係は、ライトアドレスＷが出力された後にリ
ードアドレスＲが出力されることになり、データ相互間
の時間関係は、ライトアドレスＷに従って現時点でのデ
ータがライトデータＷＤとしてデータメモリ３に書込ま
れて一定時間前にデータメモリ３に書込まれたデータが
その後に入力されるリードアドレスＲＤに従ってリード
データＲＤとして読みだされることになる。（ｄ）は減
算器４の出力データＳＤである。
ートである。図において、（ａ）はデータメモリ３に入
力されるアドレスであり、第１のアドレス発生器２から
出力されるライトアドレス（Ｗ、Ｗ＋１．・・・）と第
２のアドレス発生器５から出力されるリードアドレス（
Ｒ，Ｒ＋１．・・・）とが交互に入力される。（ｂ）は
ライトアドレスＷに従ってデータメモリ３に書込まれる
とともに減算器４の一方の入力端子に入力されるライト
データＷＤであり、（Ｃ）はリードアドレスＲに従って
データメモリ３から減算器４の他方の入力端子に読みだ
されるリードデータＲＤである。ここで、アドレス相互
間の時間関係は、ライトアドレスＷが出力された後にリ
ードアドレスＲが出力されることになり、データ相互間
の時間関係は、ライトアドレスＷに従って現時点でのデ
ータがライトデータＷＤとしてデータメモリ３に書込ま
れて一定時間前にデータメモリ３に書込まれたデータが
その後に入力されるリードアドレスＲＤに従ってリード
データＲＤとして読みだされることになる。（ｄ）は減
算器４の出力データＳＤである。
：＄４算器４は、ライトデータＷＤをＡとしリードデー
タＲＤｔ！−Ｂとすると、（Ａ−Ｂ）の絶対値を出力す
る。（ｅ）はコンパレータ６から出力されるトリガＴＧ
である０例えばレジスタ７に基準レベルデータＲＥＤと
してｒＭＡＸＪが格納されているものとすると、減算器
４の出力データＳＤがＳＤ≧ＭＡＸの条件を満たすこと
によりその区間のトリガＴＧがＨレベルになる。そして
、この１■レベルのトリガＴＧにより、例えばデータア
クイジションを終了するための動作を開始させる。
タＲＤｔ！−Ｂとすると、（Ａ−Ｂ）の絶対値を出力す
る。（ｅ）はコンパレータ６から出力されるトリガＴＧ
である０例えばレジスタ７に基準レベルデータＲＥＤと
してｒＭＡＸＪが格納されているものとすると、減算器
４の出力データＳＤがＳＤ≧ＭＡＸの条件を満たすこと
によりその区間のトリガＴＧがＨレベルになる。そして
、この１■レベルのトリガＴＧにより、例えばデータア
クイジションを終了するための動作を開始させる。
第３図は、このような動作の一例を示す波形図である。
ここで、各アドレス発生器２，５から交互に出力される
ライトアドレスＷとリードアドレスＲの差は、ある一定
の時間′■゛を意味している。
ライトアドレスＷとリードアドレスＲの差は、ある一定
の時間′■゛を意味している。
すなわち、ライトアドレスＷに従って現在のブタＡがデ
ータメモリ３に書込まれ、リードアドレスＲに従ってデ
ータメモリ３から時間Ｔ前のデータＢが読みだされるこ
とになる。
ータメモリ３に書込まれ、リードアドレスＲに従ってデ
ータメモリ３から時間Ｔ前のデータＢが読みだされるこ
とになる。
このように構成することにより、一定時間内におけるレ
ベル変化が検出されてトリガが出力されることになり、
急激なレベル変化を確実に検出してトリガを発生させる
ことができる。
ベル変化が検出されてトリガが出力されることになり、
急激なレベル変化を確実に検出してトリガを発生させる
ことができる。
このようなトリガ回路は、例えば、測定対象系の温度や
圧力をモニターし、それらがなんらかの異常をきなしな
ときの急激なレベル変動を検出して同時にデータアクイ
ジションを行っている他のチャンネルまたは測定器にト
リガをかけ、それらのデータを解析して異常の原因を求
めるのに有効である。
圧力をモニターし、それらがなんらかの異常をきなしな
ときの急激なレベル変動を検出して同時にデータアクイ
ジションを行っている他のチャンネルまたは測定器にト
リガをかけ、それらのデータを解析して異常の原因を求
めるのに有効である。
また、急激なレベル変動が発生したことを報知するアラ
ームとしても使用できる。
ームとしても使用できる。
〈発明の効果〉
以上説明したように、本発明によれば、比較的簡単な構
成で急激なレベル変化を確実に検出してトリガ信号を出
力するトリガ回路が実現できる。
成で急激なレベル変化を確実に検出してトリガ信号を出
力するトリガ回路が実現できる。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の動作を説明するタイミングチャート、第３図は
第１図の動作を示す波形図、第４図は従来の動作を示す
波形図である。
第１図の動作を説明するタイミングチャート、第３図は
第１図の動作を示す波形図、第４図は従来の動作を示す
波形図である。
Claims (1)
- 【特許請求の範囲】 測定データを格納するデータメモリと、 このデータメモリにデータを書込むためのアドレスを出
力する第１のアドレス発生器と、前記データメモリに格
納されたデータを読みだすためのアドレスを出力する第
２のアドレス発生器と、 前記第１のアドレス発生器から出力されるアドレスに従
つてデータメモリに書込まれる第１のデータと前記第２
のアドレス発生器から出力されるアドレスに従ってデー
タメモリから読みだされる第２のデータの差の絶対値を
演算する減算器と、この減算器の出力データと基準レベ
ルデータを比較するコンパレータと、 このコンパレータに入力される基準レベルデータが格納
されたレジスタ、 を設けたことを特徴とするトリガ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215383A JP2586653B2 (ja) | 1989-08-22 | 1989-08-22 | トリガ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215383A JP2586653B2 (ja) | 1989-08-22 | 1989-08-22 | トリガ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0378615A true JPH0378615A (ja) | 1991-04-03 |
| JP2586653B2 JP2586653B2 (ja) | 1997-03-05 |
Family
ID=16671392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1215383A Expired - Lifetime JP2586653B2 (ja) | 1989-08-22 | 1989-08-22 | トリガ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586653B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009040190A (ja) * | 2007-08-08 | 2009-02-26 | Press Kogyo Co Ltd | エアサスペンション用アクスルユニット構造 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62180219A (ja) * | 1986-02-05 | 1987-08-07 | Tokyo Keiki Co Ltd | 超音波流量計の測定値処理方法 |
-
1989
- 1989-08-22 JP JP1215383A patent/JP2586653B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62180219A (ja) * | 1986-02-05 | 1987-08-07 | Tokyo Keiki Co Ltd | 超音波流量計の測定値処理方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009040190A (ja) * | 2007-08-08 | 2009-02-26 | Press Kogyo Co Ltd | エアサスペンション用アクスルユニット構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2586653B2 (ja) | 1997-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910012924A (ko) | 다중 소오스로부터 독립적으로 발생하는 에러를 선택적으로 잡아내기 위한 버스 모니터 | |
| JPS607549A (ja) | 故障診断装置 | |
| KR920010653A (ko) | 메모리 불량 해석 장치 | |
| JPH0378615A (ja) | トリガ回路 | |
| KR880004490A (ko) | 반도체 기억장치 | |
| KR100532976B1 (ko) | 메모리 테스트 회로 및 그의 페일위치 서치방법 | |
| JP3147010B2 (ja) | 半導体記憶装置 | |
| JPH04339399A (ja) | メモリテスタの救済アドレス解析回路 | |
| JPS61201173A (ja) | 磁気デイスク特性測定装置 | |
| JP2007024796A (ja) | 水素検知素子制御装置および水素検知素子の制御方法 | |
| KR910014952A (ko) | 셀프체크회로부착 패턴메모리회로 | |
| KR970049553A (ko) | 셀프 테스트 기능을 갖는 메모리보드 | |
| JPS6122261A (ja) | パルス信号測定方法 | |
| KR940005036A (ko) | 교환시스템의 각 모듈별 실행시간 측정방법 | |
| JPS6128143A (ja) | 入力処理回路の異常検出方法 | |
| JPH04127343A (ja) | 誤り検出回路 | |
| ATE213865T1 (de) | Verfahren und vorrichtung zur messung und registrierung von statistischen zeitänderungen für einen optischen datenträger | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JPS63191657A (ja) | サ−マルヘツドの断線チエツク方法 | |
| KR970027748A (ko) | 수온 센서의 고장 진단 장치 및 그 방법 | |
| JPH0312744A (ja) | エラー検出回路 | |
| JPH05210541A (ja) | マイクロプロセッサに関するタイム・スタンプ回路 | |
| JPH0436349B2 (ja) | ||
| JPH087211A (ja) | 磁気ストライプのデータ読み取り装置 | |
| JPH02208899A (ja) | メモリ試験方法 |