JPH0378791A - 図形表示システム - Google Patents
図形表示システムInfo
- Publication number
- JPH0378791A JPH0378791A JP1216255A JP21625589A JPH0378791A JP H0378791 A JPH0378791 A JP H0378791A JP 1216255 A JP1216255 A JP 1216255A JP 21625589 A JP21625589 A JP 21625589A JP H0378791 A JPH0378791 A JP H0378791A
- Authority
- JP
- Japan
- Prior art keywords
- graphic display
- display controller
- control cpu
- control
- link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 2
- 206010033799 Paralysis Diseases 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Processing Or Creating Images (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、二重系の図形表示システムに関し、特に、制
御プロセッサと図形表示コントローラが分割されている
図形表示システムに関する。
御プロセッサと図形表示コントローラが分割されている
図形表示システムに関する。
Ｂ 発明の概要
本発明は、制御プロセッサと図形表示コントローラが分
割されている二重系の図形表示システムにおいて、 一方の系統の制御プロセッサが他の系統の図形表示コン
トローラを継ぐリンク手段を設けることにより、 少なくとも１個ずつの制御ＣＰＵ及び図形表示コントロ
ーラが正常であれば、いずれかＩ系統の制御を確保でき
る技術を提供するものである。
割されている二重系の図形表示システムにおいて、 一方の系統の制御プロセッサが他の系統の図形表示コン
トローラを継ぐリンク手段を設けることにより、 少なくとも１個ずつの制御ＣＰＵ及び図形表示コントロ
ーラが正常であれば、いずれかＩ系統の制御を確保でき
る技術を提供するものである。
Ｃ従来の技術
現在、制御システムではフェールセーフ思想に基づき二
重系を採用することが多い。その場合、監視ステーショ
ン等では、２系統を１つのＣＲＴに表示して監視・操作
を行うことになる。ところて、最近それらの表示システ
ムは図形表示を使用する場合が殆どで、しかも、図形表
示システムはマルチウィンドウを初め複雑化と精細化の
一途を辿っていて、制御システム自体のプロセッサ（以
下、制御ＣＰＵと略称する）だけでこれを扱うのは余り
に厄介で、専用の図形表示コントローラを備えなければ
ならなくなっている。
重系を採用することが多い。その場合、監視ステーショ
ン等では、２系統を１つのＣＲＴに表示して監視・操作
を行うことになる。ところて、最近それらの表示システ
ムは図形表示を使用する場合が殆どで、しかも、図形表
示システムはマルチウィンドウを初め複雑化と精細化の
一途を辿っていて、制御システム自体のプロセッサ（以
下、制御ＣＰＵと略称する）だけでこれを扱うのは余り
に厄介で、専用の図形表示コントローラを備えなければ
ならなくなっている。
従って、二重系の図形表示システムは第２図に示すよう
に構成されるのが普通で、ｌ系及び２系それぞれに制御
ＣＰＵ２１，２２と図形表示コントローラ２３．２４と
を備え、双方の図形表示コントローラ２３及び２４から
グラフィックＣＲＴ２５に図形データを入力できるよう
にしている。
に構成されるのが普通で、ｌ系及び２系それぞれに制御
ＣＰＵ２１，２２と図形表示コントローラ２３．２４と
を備え、双方の図形表示コントローラ２３及び２４から
グラフィックＣＲＴ２５に図形データを入力できるよう
にしている。
Ｄ１発明が解決しようとする課題
しかしながら、上記従来の構成は、制御ＣＰＵと図形表
示コントローラを継ぐリンク手段としては、１系の制御
ＣＰＵ２１と１系の図形表示コントローラ２３とを継ぐ
リンク２６と、２系の制御ＣＰＵ２２と２系の図形表示
コントローラ２４とを継ぐリンク２７との２本しかなく
、各図形表示コントローラ２３及び２４は当該系の制御
ＣＰＵ２１又は２２によってしか使用できない。従って
制御ＣＰＵ２１及び図形表示コントローラ２４の同時故
障が発生したとき又は制御ＣＰＵ２２及び図形表示コン
トローラ２３の同時故障が発生したとき、システム全体
としては正常は制御ＣＰＵと正常な図形表示コントロー
ラとが１個ずつ健在であるにも拘わらずシステムの機能
が麻痺してしまうという矛盾がある。
示コントローラを継ぐリンク手段としては、１系の制御
ＣＰＵ２１と１系の図形表示コントローラ２３とを継ぐ
リンク２６と、２系の制御ＣＰＵ２２と２系の図形表示
コントローラ２４とを継ぐリンク２７との２本しかなく
、各図形表示コントローラ２３及び２４は当該系の制御
ＣＰＵ２１又は２２によってしか使用できない。従って
制御ＣＰＵ２１及び図形表示コントローラ２４の同時故
障が発生したとき又は制御ＣＰＵ２２及び図形表示コン
トローラ２３の同時故障が発生したとき、システム全体
としては正常は制御ＣＰＵと正常な図形表示コントロー
ラとが１個ずつ健在であるにも拘わらずシステムの機能
が麻痺してしまうという矛盾がある。
本発明は、このような課題に鑑みて創案されたもので、
少なくとも１個ずつの制御ＣＰＵと図形表示コントロー
ラが正常であればいずれかｌ系統の制御を確保できる図
形表示システムを提供することを目的としている。
少なくとも１個ずつの制御ＣＰＵと図形表示コントロー
ラが正常であればいずれかｌ系統の制御を確保できる図
形表示システムを提供することを目的としている。
Ｅ１課題を解決するための手段
本発明における上記課題を解決するだめの手段は、制御
ＣＰＵと図形表示コントローラが分割されている二重系
の図形表示システムにおいて、方の系統の制御ＣＰＵが
他の系統の図形表示コントローラを継ぐリンク手段を設
けた図形表示システムとするものである。
ＣＰＵと図形表示コントローラが分割されている二重系
の図形表示システムにおいて、方の系統の制御ＣＰＵが
他の系統の図形表示コントローラを継ぐリンク手段を設
けた図形表示システムとするものである。
Ｆ１作用
本発明は、系統が異なる制御ＣＰＵと図形表示コントロ
ーラとの間にもそれらを継ぐリンク手段を設け、制御Ｃ
ＰＵ及び図形表示コントローラの同時故障が発生したと
き、少なくとも１個ずつの制御ＣＰＵと図形表示コント
ローラが正常であれば、それらをリンク手段により連結
し、いずれか１系統の制御を確保しようとするものであ
る。
ーラとの間にもそれらを継ぐリンク手段を設け、制御Ｃ
ＰＵ及び図形表示コントローラの同時故障が発生したと
き、少なくとも１個ずつの制御ＣＰＵと図形表示コント
ローラが正常であれば、それらをリンク手段により連結
し、いずれか１系統の制御を確保しようとするものであ
る。
Ｇ、実施例
以下、図面を参照して、本発明の実施例を詳細に説明す
る。
る。
第１図は、本発明の一実施例の構成図である。
図において、１．２は１系と２系の制御ＣＰＵ。
３．４はｌ系と２系の図形表示コントローラ、５はグラ
フィックＣＲＴ、６，７，８．９はリンクである。
フィックＣＲＴ、６，７，８．９はリンクである。
リンク６はｌ系の制御ＣＰＵＩと１系の図形表示コント
ローラ３とを連結し、リンク７は２系の制御ＣＰＵ２と
２系の図形表示コントローラ４とを連結する。この構成
は第２図に示した従来例と同一であるが、本実施例では
、その他にリンク８及び９が追加されていて、リンク８
は１系の制御ＣＰＵＩと２系の図形表示コントローラ４
を連結し、リンク９は２系の制御ＣＰＵ２と１系の図形
表示コントローラ３を連結している。
ローラ３とを連結し、リンク７は２系の制御ＣＰＵ２と
２系の図形表示コントローラ４とを連結する。この構成
は第２図に示した従来例と同一であるが、本実施例では
、その他にリンク８及び９が追加されていて、リンク８
は１系の制御ＣＰＵＩと２系の図形表示コントローラ４
を連結し、リンク９は２系の制御ＣＰＵ２と１系の図形
表示コントローラ３を連結している。
ここで１系制御ＣＰＵＩの故障と２系図形表示コントロ
ーラ４の故障が同時発生した場合、従来はシステム全体
の機能が低下していたが、本実施例では、リンク９で２
系の制御ＣＰＵ２と１系の図形表示コントローラ３を継
ぐことにより２系の制御を図形表示することができる。
ーラ４の故障が同時発生した場合、従来はシステム全体
の機能が低下していたが、本実施例では、リンク９で２
系の制御ＣＰＵ２と１系の図形表示コントローラ３を継
ぐことにより２系の制御を図形表示することができる。
即ち、２系の制御ＣＰＵ２は、自己の指令に対する応答
の確認により２系図形表示コントローラ４の故障発生を
検出すると、リンク７の接続をリンク９の接続に切り替
えて、図形表示コントローラ４の使用を図形表示コント
ローラ３の使用に切り替える。反対に、１系の制御ＣＰ
ＵＩが１系図形表示コントローラ３の故障発生を検出し
た場合も同様である。
の確認により２系図形表示コントローラ４の故障発生を
検出すると、リンク７の接続をリンク９の接続に切り替
えて、図形表示コントローラ４の使用を図形表示コント
ローラ３の使用に切り替える。反対に、１系の制御ＣＰ
ＵＩが１系図形表示コントローラ３の故障発生を検出し
た場合も同様である。
このように本実施例では、一方の制御ＣＰＵと他方の図
形表示コントローラとの同時故障が発生しても、いずれ
か１系統の制御を確保できる。
形表示コントローラとの同時故障が発生しても、いずれ
か１系統の制御を確保できる。
Ｈ３発明の効果
以上述べたとおり、本発明によれば、少なくとも１個ず
つの制御ＣＰＵと図形表示コントローラが正常であれば
いずれか１系統の制御を確保する図形表示システムを提
供することができる。
つの制御ＣＰＵと図形表示コントローラが正常であれば
いずれか１系統の制御を確保する図形表示システムを提
供することができる。
第１図は本発明の一実施例の構成図、第２図は従来例の
構成図である。 １．２Ｉ・・・ｌ系の制御ＣＰＵ、２．２２・・・２系
の制御ＣＰＵ、３．２３・・・１系の図形表示コントロ
ーラ、４．２４・・２系の図形表示コントローラ、５．
２５・・・グラフィックＣｒ（Ｔ、６，７，８，９゜２
６．２７・・・リンク。
構成図である。 １．２Ｉ・・・ｌ系の制御ＣＰＵ、２．２２・・・２系
の制御ＣＰＵ、３．２３・・・１系の図形表示コントロ
ーラ、４．２４・・２系の図形表示コントローラ、５．
２５・・・グラフィックＣｒ（Ｔ、６，７，８，９゜２
６．２７・・・リンク。
Claims (1)
- （１）制御プロセッサと図形表示コントローラが分割さ
れている二重系の図形表示システムにおいて、 一方の系統の制御プロセッサが他の系統の図形表示コン
トローラを継ぐリンク手段を設けることを特徴とする図
形表示システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1216255A JPH0378791A (ja) | 1989-08-23 | 1989-08-23 | 図形表示システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1216255A JPH0378791A (ja) | 1989-08-23 | 1989-08-23 | 図形表示システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0378791A true JPH0378791A (ja) | 1991-04-03 |
Family
ID=16685698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1216255A Pending JPH0378791A (ja) | 1989-08-23 | 1989-08-23 | 図形表示システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0378791A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007108166A (ja) * | 2005-09-08 | 2007-04-26 | Innovative Solutions & Support Inc | 情報の入手可能性が改良された航空機フラットパネル表示システム |
-
1989
- 1989-08-23 JP JP1216255A patent/JPH0378791A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007108166A (ja) * | 2005-09-08 | 2007-04-26 | Innovative Solutions & Support Inc | 情報の入手可能性が改良された航空機フラットパネル表示システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7120820B2 (en) | Redundant control system and control computer and peripheral unit for a control system of this type | |
| JPH0378791A (ja) | 図形表示システム | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JP2504836B2 (ja) | 情報処理システム | |
| JPH06175868A (ja) | 二重化計算機故障監視方法 | |
| JP2564397B2 (ja) | 二重化システムのデータ出力装置 | |
| JPS63186351A (ja) | 周辺装置制御方式 | |
| JP2704137B2 (ja) | 現用・予備切り換え方式 | |
| JPS6113627B2 (ja) | ||
| JPS63269234A (ja) | 系統切替装置 | |
| JPH04105151A (ja) | 入出力制御装置 | |
| JPH04137144A (ja) | データ処理装置 | |
| JP4993577B2 (ja) | プラント制御システム | |
| JPH0217545A (ja) | 情報処理システム | |
| JPH11219207A (ja) | マルチコントローラシステム | |
| JPH0267038A (ja) | 分散形交換システムの制御方式 | |
| JPH02118846A (ja) | フオールトトレラントシステムのｃｐｕボード回路 | |
| JPS61228535A (ja) | 二重系計算機システムにおける主系確立監視装置 | |
| JPS5952335A (ja) | 補助記憶装置の制御装置 | |
| JPH07141267A (ja) | Ｓｃｓｉバス制御装置 | |
| JPH01191190A (ja) | Ｃｒｔ制御装置 | |
| JPS61224757A (ja) | 通信制御装置切換制御方式 | |
| JPH0195349A (ja) | 入出力装置 | |
| JPS59112349A (ja) | 二重化演算システム | |
| JPS5947605A (ja) | バツク・アツプ制御装置 |