JPH0217545A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH0217545A JPH0217545A JP63169803A JP16980388A JPH0217545A JP H0217545 A JPH0217545 A JP H0217545A JP 63169803 A JP63169803 A JP 63169803A JP 16980388 A JP16980388 A JP 16980388A JP H0217545 A JPH0217545 A JP H0217545A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- arithmetic
- fault
- processors
- arithmetic processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、主記憶装置と、該主記憶装置に接続されたシ
ステム制御装置と、該システム制御装置の１つまたは複
数のポートの各々に直列に接続された複数の演算プロセ
ッサと、各演算プロセッサの障害処理を行なう診断プロ
セッサとを有する情報処理システムに関する。
ステム制御装置と、該システム制御装置の１つまたは複
数のポートの各々に直列に接続された複数の演算プロセ
ッサと、各演算プロセッサの障害処理を行なう診断プロ
セッサとを有する情報処理システムに関する。
従来の大型情報処理システムにおいては、複数の演算プ
ロセッサはあらかじめ用意されたシステム制御装置のポ
ートに１台ずつ接続される構成が一般的であり、各演算
プロセッサの障害処理は独立に実施されていた。例えば
、任意の演算プロセッサで障害が発生すれば、その演算
プロセッサのみの障害処理（ログアウト処理、再試行処
理等）が行われていた。この間他の正常な演算プロセッ
サは支障なく動作できるわけで、これらの演算プロセッ
サには障害演算プロセッサを通知するための通信が送ら
れ、オペレーティングシステムに障害報告がなされる。 近年スーパーコンピュータのように高速演算を行なう情
報処理システムが出現し、演算プロセッサの台数はシス
テム性能に比例して増加する傾向にある。このようなシ
ステムでは従来のように全演算プロセッサをシステム制
御装置に直接接続することは困難になり、接続ポートの
数を限定して演算プロセッサを直列に接続する方式が提
案されている。しかしながら、演算プロセッサが直列接
続されたシステムでは任意の演算プロセッサで障害が発
生した場合、その演算プロセッサから見てシステム制御
装置とは反対側に接続されている演算プロセッサ群はシ
ステム制御装置へのアクセスが断たれ、正常動作の続行
が不可能になる。 ［発明が解決しようとする課題］ 上述した従来の情報処理システムにおいては、任意の演
算プロセッサで障害が発生した場合に正常な演算プロセ
ッサへの障害報告（通信）は、障害が発生した演算プロ
セッサのみを対象とした内容になっているので、演算プ
ロセッサを直列に接続した構成の情報処理システムでは
、障害が発生した演算プロセッサだけではなくその演算
プロセッサから見てシステム制御装置とは反対側に接続
された演算プロセッサ群を含めた演算プロセッサ群を障
害状態として認識する必要があるにも拘らず、障害が発
生した演算プロセッサの物理的位置関係によって障害状
態に移行する範囲が異なって来る場合に、正常な演算プ
ロセッサへの必要で有効な障害通信ができないという欠
点がある。
ロセッサはあらかじめ用意されたシステム制御装置のポ
ートに１台ずつ接続される構成が一般的であり、各演算
プロセッサの障害処理は独立に実施されていた。例えば
、任意の演算プロセッサで障害が発生すれば、その演算
プロセッサのみの障害処理（ログアウト処理、再試行処
理等）が行われていた。この間他の正常な演算プロセッ
サは支障なく動作できるわけで、これらの演算プロセッ
サには障害演算プロセッサを通知するための通信が送ら
れ、オペレーティングシステムに障害報告がなされる。 近年スーパーコンピュータのように高速演算を行なう情
報処理システムが出現し、演算プロセッサの台数はシス
テム性能に比例して増加する傾向にある。このようなシ
ステムでは従来のように全演算プロセッサをシステム制
御装置に直接接続することは困難になり、接続ポートの
数を限定して演算プロセッサを直列に接続する方式が提
案されている。しかしながら、演算プロセッサが直列接
続されたシステムでは任意の演算プロセッサで障害が発
生した場合、その演算プロセッサから見てシステム制御
装置とは反対側に接続されている演算プロセッサ群はシ
ステム制御装置へのアクセスが断たれ、正常動作の続行
が不可能になる。 ［発明が解決しようとする課題］ 上述した従来の情報処理システムにおいては、任意の演
算プロセッサで障害が発生した場合に正常な演算プロセ
ッサへの障害報告（通信）は、障害が発生した演算プロ
セッサのみを対象とした内容になっているので、演算プ
ロセッサを直列に接続した構成の情報処理システムでは
、障害が発生した演算プロセッサだけではなくその演算
プロセッサから見てシステム制御装置とは反対側に接続
された演算プロセッサ群を含めた演算プロセッサ群を障
害状態として認識する必要があるにも拘らず、障害が発
生した演算プロセッサの物理的位置関係によって障害状
態に移行する範囲が異なって来る場合に、正常な演算プ
ロセッサへの必要で有効な障害通信ができないという欠
点がある。
本発明の情報処理システムは、
診断プロセッサは、
各演算プロセッサ対応のビットを持ち、該演算プロセッ
サからの障害報告信号を入力保持し、障害処理制御部を
起動して対応する演算プロセッサの障害処理プログラム
の実行を起動する障害要因レジスタと、 演算プロセッサのうち、システム制御装置の各ポートに
ついて任意の演算プロセッサから見てシステム制御装置
の側に接続された演算プロセッサ群を上位演算プロセッ
サ群、またシステム制御装置とは反対の側に接続された
演算プロセッサ群を下位プロセッサ群とした場合、前記
障害要因レジスタの任意のビットがオンしたとき、対応
する演算プロセッサとその下位演算プロセッサ群を障害
状態にして、非障害状態にある上位演算プロセッサ群と
他ポートに接続された全演算プロセッサに、障害状態に
移行した演算プロセッサを知らせる障害通信を行なう障
害通信手段とを有している。 ｒ作用】 診断プロセッサで、演算プロセッサ対応のビットを持つ
障害要因レジスタが障害が発生した演算プロセッサから
の障害報告信号を入力保持し、障害処理制御部を起動し
て当該演算プロセッサの障害処理プログラムを実行させ
るとともに、障害通信手段が障害要因レジスタのオンと
なったビットに対応する演算プロセッサとその下位演算
プロセッサ群を障害状態として、非障害状態にある上位
演算プロセッサ群と他のポートに接続された全演算プロ
セッサに障害状態に移行した演算プロセッサを知らせる
障害通信を行なうので、システム制御装置の１つまたは
複数のポートの各々に直列に接続された複数の演算プロ
セッサを有する情報処理システムで該演算プロセッサが
障害になった場合に必要で有効な障害通信が可能となる
。 〔実施例〕 次に、本発明の実施例について図面を参照して説明する
。 第１図は本発明の情報処理システムの一実施例のブロッ
ク図、第２図は第１図の障害要因レジスタ４０の回路図
、第３図は第１図の障害通信回路４１の回路図である。 この情報処理システムは主記憶装置１とシステム制御装
置２と演算プロセッサ３００．３０１．３１０および３
１１と診断プロセッサ４とからなっている。 システム制御装置２の３つのポートには主記憶装置１．
演算プロセッサ３００．３１０がそれぞれ接続され、演
算プロセッサ３００．３１０と後述する演算プロセッサ
３０１．３１１からの主記憶装置１へのアクセスを制御
する。演算プロセッサ３００．３０１．３１０および３
１１は同種のプロセッサで、演算プロセッサ３０１、３
１１はそれぞれ演算プロセッサ３００．３１０に接続さ
れ、システム制御装置２に対して演算プロセッサ３００
．３０１と演算プロセッサ３１０．３１１とはそれぞれ
直列に接続された構成となっている。また、演算プロセ
ッサ３００．３０１．３１０および３１１はそれぞれ内
部障害を検出すると信号線Ｉ２１．β２゜β３ ＋ １
２４を介して診断プロセッサ４に障害発生を報告する。 さらに、演算プロセッサ３００．３０１゜３１０および
３１１は診断プロセッサ４からそれぞれ４ビツトで構成
された障害情報を信号線β５．β６゜βｔ４ｇを介して
受信するようになっている０診断プロセッサ４は内部に
障害要因レジスタ４０．障害通信回路４１および障害処
理制御装置４２を備え、システムの保守診断を実行する
。障害要因レジスタ４０は演算プロセッサ３００．３０
１．３１０および３１１の障害要因を保留する４ビツト
のレジスタで、第２図に示すように、信号線Ｉ２１〜１
２４によりそれぞれ演算プロセッサ３００．３０１．３
１０および３１１の障害報告信号を入力して保持し、そ
の出力信号は信号線β４００． Ｉ２４０１．β４０２
およびＩ２４０３よりなる信号線ｆｉ４０により障害通
信回路４１に入力されるとともに、障害処理制御部４２
に入力される。障害処理制御部４２はシステムの障害処
理プログラムを実行し、信号線β４０を介して入力した
障害要因レジスタ４０の内容に応じて所望の障害処理プ
ログラムを起動する。障害要因レジスタ４０の値と起動
される障害プログラムの対応関係は表１に示すとおりで
ある。 表１ 障害通信回路４１は障害要因レジスタ４０の内容を信号
線β４０を介して入力し、それに基づいて障害状態とな
る演算プロセッサを認識し、正常動作の続行が可能な演
算プロセッサに対して障害状態に移行する演算プロセッ
サ情報を通信する。以下第３図により障害通信回路４１
の詳細を説明する。 障害通信回路４１は２個のオアゲート４４０．４４１と
１６個のアンドゲート４００〜４０３．４１０〜４１３
．・４２０〜４２３、４３０〜４３３とから構成されて
いる。１４００゜Ｉ２４０！、ρ４０２．１４０３から
なる信号線β４０は第２図に示されたように障害要因レ
ジスタ４０の出力４ビツトの信号線であり、β４００は
演算プロセッサ３００．１２４０１は演算プロセッサ３
０１．β４０２は演算プロセッサ３１０．１２４０３は
演算プロセッサ３１１それぞれの障害信号を障害通信回
路４１に入力する。また、信号線ｆ１４００〜Ｉ２４０
３は障害通信回路４１の内部で、Ｉ２４００はオアゲー
ト４４０．アンドゲート ４０１〜４０３．４２０．４
３０に、β４０１はオアゲート４４０．アンドゲート４
０１に、β４０２はオアゲート４４１．アンドゲート４
０２．４１２．４２０．４２１．４２３に、またβ４０
３はオアゲート４４１．アンドゲート４２３にそれぞれ
図に示すように入力接続されている。オアゲート４４０
．４４１は上述のように接続されているのでその出力信
号線Ｉ２４０６． Ｉ２４０７の論理は、 ４４０６ ＝ １２４００ ＋ １２４０１１２４０７
＝β４０２＋４４０３ となり、信号線℃４０６はアンドゲート４１２．４１３
゜４２１、４３１に、また信号線ｆ２４０７はアンドゲ
ート４０３、４１３．４３０．４３１にそれぞれ図に示
すように入力接続されている。また、アンドゲート４０
０゜４１０．４１１．４２２．４３２．４３３の入力に
は論理“０゛、レベル信号が信号線β４０５で入力され
ている。アンドゲート ４００〜４０３．４１０〜４１
３．４２０〜４２３および４３０〜４３３はそれぞれ演
算プロセッサ３００．３０１゜３１０および３１１への
障害通信信号を生成するゲート回路で、アンドゲート
４００〜４０３の出力信号線１２４０００〜Ｉ２４００
３は、それぞれ演算プロセッサ３００゜３０１、３１０
．３１１が障害状態に移行したとき“ｌ゛になる。また
、アンドゲート４１０〜４１３．４２０〜４２３゜４３
０〜４３３の出力信号線１２４１００〜！２４１Ｏ３，
β４２００〜β４２０３．１４３００〜Ｉ２４３０３も
同様に、それぞれ演算プロセッサ３００．３０１．３１
０．３１１が障害状態に移行したとき”ｌ”になる、こ
れらのアンドゲートの出力論理は上述した入力接続から
次のようになっている。 以下余白と したがって、演算プロセッサ３００．３０１．３１０．
３１１でそれぞれ障害が発生した場合の障害通信内容は
表２に示されたようになり、例えば演算プロセッサ３０
０で障害が発生すると、演算プロセッサ３０１も障害状
態に移行した内容で演算プロセッサ３１０．３１１に通
信され、システム制御装置２に対して上位／下位の関係
をもって直列に接続された演算プロセッサ３００と３０
１および３１０と３１１を有する情報処理システムにお
いて必要で有効な障害通信が実現している。 〔発明の効果］ 以上説明したように本発明は、診断プロセッサに、各演
算プロセッサ対応のビットを持ち、該演算プロセッサか
らの障害報告信号を入力保持し、障害処理部を起動して
対応する演算プロセッサの障害処理プログラムを実行さ
せる障害要因レジスタと、該障害要因レジスタの任意の
ビットがオンしたとき、対応する演算プロセッサとその
下位演算プロセッサ群を障害状態にして、上位演算プロ
セッサ群と他ポートに接続された全演算プロセッサに障
害状態に移行したい演算プロセッサを知らせる障害通信
を行なう障害通信手段を設けることにより、主記憶装置
と該主記憶装置に接続されたシステム制御装置と該シス
テム制御装置の１つまたは複数のポートの各々直列に接
続された複数の演算プロセッサを有する情報処理システ
ムにおいて任意の演算プロセッサに障害が発生して、シ
ステム制御装置へのアクセスが断たれて正常な動作の続
行が不可能となった下位演算プロセッサ群をも障害状態
として他の正常状態にある演算プロセッサに通知するの
で、演算プロセッサの障害発生に際して必要で有効な障
害通信の可能な情報処理システムが実現する効果がある
。
サからの障害報告信号を入力保持し、障害処理制御部を
起動して対応する演算プロセッサの障害処理プログラム
の実行を起動する障害要因レジスタと、 演算プロセッサのうち、システム制御装置の各ポートに
ついて任意の演算プロセッサから見てシステム制御装置
の側に接続された演算プロセッサ群を上位演算プロセッ
サ群、またシステム制御装置とは反対の側に接続された
演算プロセッサ群を下位プロセッサ群とした場合、前記
障害要因レジスタの任意のビットがオンしたとき、対応
する演算プロセッサとその下位演算プロセッサ群を障害
状態にして、非障害状態にある上位演算プロセッサ群と
他ポートに接続された全演算プロセッサに、障害状態に
移行した演算プロセッサを知らせる障害通信を行なう障
害通信手段とを有している。 ｒ作用】 診断プロセッサで、演算プロセッサ対応のビットを持つ
障害要因レジスタが障害が発生した演算プロセッサから
の障害報告信号を入力保持し、障害処理制御部を起動し
て当該演算プロセッサの障害処理プログラムを実行させ
るとともに、障害通信手段が障害要因レジスタのオンと
なったビットに対応する演算プロセッサとその下位演算
プロセッサ群を障害状態として、非障害状態にある上位
演算プロセッサ群と他のポートに接続された全演算プロ
セッサに障害状態に移行した演算プロセッサを知らせる
障害通信を行なうので、システム制御装置の１つまたは
複数のポートの各々に直列に接続された複数の演算プロ
セッサを有する情報処理システムで該演算プロセッサが
障害になった場合に必要で有効な障害通信が可能となる
。 〔実施例〕 次に、本発明の実施例について図面を参照して説明する
。 第１図は本発明の情報処理システムの一実施例のブロッ
ク図、第２図は第１図の障害要因レジスタ４０の回路図
、第３図は第１図の障害通信回路４１の回路図である。 この情報処理システムは主記憶装置１とシステム制御装
置２と演算プロセッサ３００．３０１．３１０および３
１１と診断プロセッサ４とからなっている。 システム制御装置２の３つのポートには主記憶装置１．
演算プロセッサ３００．３１０がそれぞれ接続され、演
算プロセッサ３００．３１０と後述する演算プロセッサ
３０１．３１１からの主記憶装置１へのアクセスを制御
する。演算プロセッサ３００．３０１．３１０および３
１１は同種のプロセッサで、演算プロセッサ３０１、３
１１はそれぞれ演算プロセッサ３００．３１０に接続さ
れ、システム制御装置２に対して演算プロセッサ３００
．３０１と演算プロセッサ３１０．３１１とはそれぞれ
直列に接続された構成となっている。また、演算プロセ
ッサ３００．３０１．３１０および３１１はそれぞれ内
部障害を検出すると信号線Ｉ２１．β２゜β３ ＋ １
２４を介して診断プロセッサ４に障害発生を報告する。 さらに、演算プロセッサ３００．３０１゜３１０および
３１１は診断プロセッサ４からそれぞれ４ビツトで構成
された障害情報を信号線β５．β６゜βｔ４ｇを介して
受信するようになっている０診断プロセッサ４は内部に
障害要因レジスタ４０．障害通信回路４１および障害処
理制御装置４２を備え、システムの保守診断を実行する
。障害要因レジスタ４０は演算プロセッサ３００．３０
１．３１０および３１１の障害要因を保留する４ビツト
のレジスタで、第２図に示すように、信号線Ｉ２１〜１
２４によりそれぞれ演算プロセッサ３００．３０１．３
１０および３１１の障害報告信号を入力して保持し、そ
の出力信号は信号線β４００． Ｉ２４０１．β４０２
およびＩ２４０３よりなる信号線ｆｉ４０により障害通
信回路４１に入力されるとともに、障害処理制御部４２
に入力される。障害処理制御部４２はシステムの障害処
理プログラムを実行し、信号線β４０を介して入力した
障害要因レジスタ４０の内容に応じて所望の障害処理プ
ログラムを起動する。障害要因レジスタ４０の値と起動
される障害プログラムの対応関係は表１に示すとおりで
ある。 表１ 障害通信回路４１は障害要因レジスタ４０の内容を信号
線β４０を介して入力し、それに基づいて障害状態とな
る演算プロセッサを認識し、正常動作の続行が可能な演
算プロセッサに対して障害状態に移行する演算プロセッ
サ情報を通信する。以下第３図により障害通信回路４１
の詳細を説明する。 障害通信回路４１は２個のオアゲート４４０．４４１と
１６個のアンドゲート４００〜４０３．４１０〜４１３
．・４２０〜４２３、４３０〜４３３とから構成されて
いる。１４００゜Ｉ２４０！、ρ４０２．１４０３から
なる信号線β４０は第２図に示されたように障害要因レ
ジスタ４０の出力４ビツトの信号線であり、β４００は
演算プロセッサ３００．１２４０１は演算プロセッサ３
０１．β４０２は演算プロセッサ３１０．１２４０３は
演算プロセッサ３１１それぞれの障害信号を障害通信回
路４１に入力する。また、信号線ｆ１４００〜Ｉ２４０
３は障害通信回路４１の内部で、Ｉ２４００はオアゲー
ト４４０．アンドゲート ４０１〜４０３．４２０．４
３０に、β４０１はオアゲート４４０．アンドゲート４
０１に、β４０２はオアゲート４４１．アンドゲート４
０２．４１２．４２０．４２１．４２３に、またβ４０
３はオアゲート４４１．アンドゲート４２３にそれぞれ
図に示すように入力接続されている。オアゲート４４０
．４４１は上述のように接続されているのでその出力信
号線Ｉ２４０６． Ｉ２４０７の論理は、 ４４０６ ＝ １２４００ ＋ １２４０１１２４０７
＝β４０２＋４４０３ となり、信号線℃４０６はアンドゲート４１２．４１３
゜４２１、４３１に、また信号線ｆ２４０７はアンドゲ
ート４０３、４１３．４３０．４３１にそれぞれ図に示
すように入力接続されている。また、アンドゲート４０
０゜４１０．４１１．４２２．４３２．４３３の入力に
は論理“０゛、レベル信号が信号線β４０５で入力され
ている。アンドゲート ４００〜４０３．４１０〜４１
３．４２０〜４２３および４３０〜４３３はそれぞれ演
算プロセッサ３００．３０１゜３１０および３１１への
障害通信信号を生成するゲート回路で、アンドゲート
４００〜４０３の出力信号線１２４０００〜Ｉ２４００
３は、それぞれ演算プロセッサ３００゜３０１、３１０
．３１１が障害状態に移行したとき“ｌ゛になる。また
、アンドゲート４１０〜４１３．４２０〜４２３゜４３
０〜４３３の出力信号線１２４１００〜！２４１Ｏ３，
β４２００〜β４２０３．１４３００〜Ｉ２４３０３も
同様に、それぞれ演算プロセッサ３００．３０１．３１
０．３１１が障害状態に移行したとき”ｌ”になる、こ
れらのアンドゲートの出力論理は上述した入力接続から
次のようになっている。 以下余白と したがって、演算プロセッサ３００．３０１．３１０．
３１１でそれぞれ障害が発生した場合の障害通信内容は
表２に示されたようになり、例えば演算プロセッサ３０
０で障害が発生すると、演算プロセッサ３０１も障害状
態に移行した内容で演算プロセッサ３１０．３１１に通
信され、システム制御装置２に対して上位／下位の関係
をもって直列に接続された演算プロセッサ３００と３０
１および３１０と３１１を有する情報処理システムにお
いて必要で有効な障害通信が実現している。 〔発明の効果］ 以上説明したように本発明は、診断プロセッサに、各演
算プロセッサ対応のビットを持ち、該演算プロセッサか
らの障害報告信号を入力保持し、障害処理部を起動して
対応する演算プロセッサの障害処理プログラムを実行さ
せる障害要因レジスタと、該障害要因レジスタの任意の
ビットがオンしたとき、対応する演算プロセッサとその
下位演算プロセッサ群を障害状態にして、上位演算プロ
セッサ群と他ポートに接続された全演算プロセッサに障
害状態に移行したい演算プロセッサを知らせる障害通信
を行なう障害通信手段を設けることにより、主記憶装置
と該主記憶装置に接続されたシステム制御装置と該シス
テム制御装置の１つまたは複数のポートの各々直列に接
続された複数の演算プロセッサを有する情報処理システ
ムにおいて任意の演算プロセッサに障害が発生して、シ
ステム制御装置へのアクセスが断たれて正常な動作の続
行が不可能となった下位演算プロセッサ群をも障害状態
として他の正常状態にある演算プロセッサに通知するの
で、演算プロセッサの障害発生に際して必要で有効な障
害通信の可能な情報処理システムが実現する効果がある
。
第１図は本発明の情報処理システムの一実施例のブロッ
ク図、第２図は第１図の障害要因レジスタ４０の回路図
、第３図は第１図の障害通信回路４１の回路図である。 ｌ・・・ ・・・・・ ・・・・・・ ・主記憶装置、
２ ・・・・・・・・・・・・・・・・・・システム制
御装置、３００、３０１．３１０．３１１・・・・・・
演算プロセッサ、４・・・・・・・・・・・・・・・・
・・・・診断プロセッサ、４０・・ ・・・・・・・・
・・・・・・・障害要因レジスタ、４１・・・・・・・
・・・・・・・ ・・障害通信回路、４２・・・・・・
・・・・・・・・・・・・・障害処理制御部、４４０、
４４１・・・・・・・・・・・・・・・・オアゲート、
１２４２００〜１２４２０３゜ β４３００〜Ｉ２４３０３・・・・信号線。 ［算アΩ七ヅ廿１ｆｉＥｌブ′０セヅサ涜］１７’ｆｌ
セ・ｌゆ潰算アσセヅサ３００ｂ′５ ３０１ｂ゛ら
３１０力゛ｂ ３１イｉ”６Ｉｒｌ：冨１扉１イ盲 ｌ雰４１へ 障番処理 Ｉｔｌ擲部乙部４ ２２図
ク図、第２図は第１図の障害要因レジスタ４０の回路図
、第３図は第１図の障害通信回路４１の回路図である。 ｌ・・・ ・・・・・ ・・・・・・ ・主記憶装置、
２ ・・・・・・・・・・・・・・・・・・システム制
御装置、３００、３０１．３１０．３１１・・・・・・
演算プロセッサ、４・・・・・・・・・・・・・・・・
・・・・診断プロセッサ、４０・・ ・・・・・・・・
・・・・・・・障害要因レジスタ、４１・・・・・・・
・・・・・・・ ・・障害通信回路、４２・・・・・・
・・・・・・・・・・・・・障害処理制御部、４４０、
４４１・・・・・・・・・・・・・・・・オアゲート、
１２４２００〜１２４２０３゜ β４３００〜Ｉ２４３０３・・・・信号線。 ［算アΩ七ヅ廿１ｆｉＥｌブ′０セヅサ涜］１７’ｆｌ
セ・ｌゆ潰算アσセヅサ３００ｂ′５ ３０１ｂ゛ら
３１０力゛ｂ ３１イｉ”６Ｉｒｌ：冨１扉１イ盲 ｌ雰４１へ 障番処理 Ｉｔｌ擲部乙部４ ２２図
Claims (1)
- 【特許請求の範囲】 １、主記憶装置と、該主記憶装置に接続されたシステム
制御装置と、該システム制御装置の１つまたは複数のポ
ートの各々に直列に接続された複数の演算プロセッサと
、各演算プロセッサの障害処理を行なう診断プロセッサ
とを有する情報処理システムにおいて、 前記診断プロセッサは、 各演算プロセッサ対応のビットを持ち、該演算プロセッ
サからの障害報告信号を入力保持し、障害処理制御部を
起動して対応する演算プロセッサの障害処理プログラム
の実行を起動する障害要因レジスタと、 前記演算プロセッサのうち、前記各ポートについて任意
の演算プロセッサから見てシステム制御装置の側に接続
された演算プロセッサ群を上位演算プロセッサ群、また
システム制御装置とは反対の側に接続された演算プロセ
ッサ群を下位プロセッサ群とした場合、前記障害要因レ
ジスタの任意のビットがオンしたとき、対応する演算プ
ロセッサとその下位演算プロセッサ群を障害状態にして
、非障害状態にある上位演算プロセッサ群と他ポートに
接続された全演算プロセッサに、障害状態に移行した演
算プロセッサを知らせる障害通信を行なう障害通信手段
とを有することを特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63169803A JPH0217545A (ja) | 1988-07-06 | 1988-07-06 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63169803A JPH0217545A (ja) | 1988-07-06 | 1988-07-06 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0217545A true JPH0217545A (ja) | 1990-01-22 |
Family
ID=15893184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63169803A Pending JPH0217545A (ja) | 1988-07-06 | 1988-07-06 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0217545A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12437460B2 (en) | 2022-07-15 | 2025-10-07 | Gree Holdings, Inc. | Information processing system, information processing method, and program |
-
1988
- 1988-07-06 JP JP63169803A patent/JPH0217545A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12437460B2 (en) | 2022-07-15 | 2025-10-07 | Gree Holdings, Inc. | Information processing system, information processing method, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0217545A (ja) | 情報処理システム | |
| CN104698916B (zh) | 用于操作自动化装置的方法 | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPH08106400A (ja) | プロセス入出力装置を二重化した二重化制御装置 | |
| JPS62271150A (ja) | 共通バス構造におけるエラ−処理方式 | |
| JPS617901A (ja) | デイジタル制御装置 | |
| JPS61260348A (ja) | ２重系計算制御方式 | |
| JPS6232739A (ja) | 切換制御方式 | |
| JPS6213700B2 (ja) | ||
| JPS62160541A (ja) | 二重系切替システム | |
| JPS63181001A (ja) | 故障診断装置 | |
| JPH02168335A (ja) | データ処理システム | |
| JPS6282453A (ja) | 入出力制御システム | |
| JPH01209564A (ja) | 情報処理装置 | |
| JPS59223856A (ja) | 演算装置 | |
| JPS59220863A (ja) | 計算機システムの多重化方式 | |
| JPH0683662A (ja) | 情報処理装置 | |
| JPH01154246A (ja) | 診断方式 | |
| JPS61170849A (ja) | デ−タ転送装置 | |
| JPH02118738A (ja) | 二重化制御システムの異常レベルによる切換方式 | |
| JPS61208147A (ja) | マイクロコンピユ−タの異常監視方式 | |
| JPS5827540B2 (ja) | 情報処理装置 | |
| JPS6393001A (ja) | 信号選択装置 | |
| JPH0212547A (ja) | 周辺制御装置 | |
| JPS61234455A (ja) | デ−タ処理装置 |