JPH0378824A - 表示メモリ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はビデオＲＡＭ等の表示メモリに展開されてい
る転送元領域内のデータを他の領域へ転送する表示メモ
リ制御装置に関する。

［発明の概要］ この発明は、表示メモリに展開されている例えば矩形領
域を転送元とし、この領域内のデータを表示メモリ内の
他の領域へ転送する際、転送元領域が矩形領域であって
もその矩形領域の水平幅に規制されず、連続する転送先
アドレスを生成することにより、転送元領域内のデータ
をアドレスが連続する領域へ転送するようにしたもので
ある。

［従来の技術］ 従来、ワードプロセッサ等の表示メモリ制御装置は、第
８図（１）に示すように、ビデオＲＡＭ等の表示メモリ
に展開されている矩形領域内のデータを他の領域へ転送
する際、転送元の矩形領域と同じ大きさの矩形領域へ転
送するようにしていた。

また、マルチウィンドウ表示を行う場合において、第８
図（２）に示すように表示メモリの表示領域に展開され
ている各ウィンドウ内のデータを表示メモリの退避領域
へ転送する際にも第８図（１）の転送方式にしたがって
各ウィンドウを矩形単位毎に退避領域へ転送するように
している。

［発明が解決しようとする課題］ しかしながら、特に第８図（２）に示すように、退避領
域内に図中斜線を付して示す無駄な部分（空き領域）が
生じ、表示メモリを効率良く使用することができないと
共に、ウィンドウ数やその大きさが制限されてしまうと
いう欠点があった。

この原因は、領域をその水平幅、垂直幅で特定している
為に矩形領域をそのままの形で転送しなければならない
ことに起因している。

してみれば、矩形領域をそのままの形で転送せず、つま
り、矩形領域の水平幅に規制されず、矩形領域内のデー
タをアドレスが連続する領域へ転送することができれば
１表示メモリを効率良く使用することが可能となる。

この発明の課題は、転送元領域の水平幅に規制されず、
転送元領域内のデータをアドレスが連続する領域へ転送
できるようにすることである。

［課題を解決するための手段］ この発明の手段は次の通りである。

第１の記憶手段ｌ（第１図の機能ブロック図を参照、以
下同じ）は、表示メモリ２に展開されている転送元領域
を特定する為の転送開始位置、水平転送幅、垂直転送幅
を記憶する。

第２の記憶手段３は表示メモリ２における転送先の転送
開始位置を記憶する。

第１のアドレス生成手段４は第１の記憶手段ｌ内の転送
開始位置、水平転送幅、垂直転送幅で特定される転送元
アドレスを順次生成する。

読出手段５は第１のアドレス生成手段４で生成された転
送元アドレスにしたがって前記転送元領域内のデータを
順次読み出す。

第２のアドレス生成手段６は第２の記憶手段３内の転送
開始位置から転送先アドレスを順次生成すると共に、前
記転送元領域の水平方向の読み出しが終了する毎に、前
記転送先の転送開始位置に前記転送元領域の転送水平幅
を加算して次の転送先の転送開始位置を求めることによ
り連続する転送先アドレスを生成する。

書込手段７は第２のアドレス生成手段６で生成された転
送先アドレス位置に読出手段５によって読み出されたデ
ータを順次書き込む。

［作　用］ この発明の手段の作用は次の通りである。以下、第２図
を参照して説明するものとする。

ここで、第１の記憶手段１には第２図に示すように表示
メモリに展開されている矩形の転送元領域Ａを特定する
為に、その転送開始位置、水平転送幅、垂直転送幅が記
憶され、また、第２の記憶手段３には転送先の転送開始
位置が記憶されているものとする。

この状態において、転送開始指令に応答して第１のアド
レス生成手段４は、転送元領域Ａの転送開始位置、水平
転送幅、垂直転送幅で特定される転送元アドレスを転送
開始位置から順次生成する、すると、読出手段５は第１
のアドレス生成手段４で生成された転送元アドレスにし
たがって転送元領域Ａ内のデータを順次読み出す。

一方、第２のアドレス生成手段６においては。

上述のデータ読み出し動作に応答して、転送先の転送開
始位置から転送先アドレスを順次生成すると共に、転送
元領域Ａの水平方向の読み出しが終了する毎に、転送先
の転送開始位置に転送元領域Ａの転送水平幅を加算して
次の転送開始位置を求めることにより連続する転送先ア
ドレスを生成する。すると、書込手段７は第２のアドレ
ス生成手段６で生成された転送先アドレス位置に読出手
段５によって読み出されたデータを順次書き込む。

この結果、転送先領域Ｂはその水平幅が第２図に示すよ
うに、表示メモリの最大幅（仮想画面幅）に相当するも
のとなり、アドレスが連続する領域となる。

したがって、転送元領域の水平幅に規制されず、転送元
の領域内のデータをアドレスが連続する領域へ転送する
ことができる。

［実施例］ 以下、第２図〜第７図を参照して一実施例を説明する。

第３図は表示メモリ制御装置の全体構成を示したブロッ
ク図である。

ＣＰＵＩＩは転送指令に応答して転送スタート信号見を
転送制御部１２に与えると共に、転送元領域の水平転送
幅および垂直転送幅を転送制御部１２に与える。また、
ＣＰＵＩＩは表示アドレス制御部１３に対して転送元の
スタートアドレス、転送先のスタートアドレス、仮想画
面幅を与える。

表示リフレッシュアドレスカウンタ１４は表示制御部１
５からのり゛ロック信号ａにより一定周期毎に表示リフ
レッシュ用のアドレスを計数するもので、この値（リフ
レッシュアドレス）は表示アドレス制御部１３に与えら
れる。

ここで、表示リフレッシュは第４図に示す如く、一定周
期毎に行われる。第４図は表示メモリのアクセスサイク
ルを示し、一定周期で表示リフレッシュのサイクルがあ
り、その時、表示メモリから読み込んだデータを表示す
ることにより表示リフレッシュが行われる。また１表示
リフレッシュの空き時間にデータ転送が行われる。この
場合、転送サイクルには転送元サイクル、転送先サイク
ルが交互に存在している。

表示制御部１５は表示部１６へタイミング信号を出力す
ると共に表示メモリ１７から読み込まれたデータを表示
部１６へ転送して表示出力させる。また、表示制御部１
５は上述の如く表示リフレッシュアドレスカウンタ１４
に対して表示リフレッシュサイクル毎にクロック信号ａ
を出力し。

また表示アドレス制御部１３に対してはアドレスセレク
ト信号すを出力している。

転送制御部１２はＣＰＵＩＩから転送スタート信号見を
受は取ると、表示メモリ１７に展開されている転送元領
域内のデータを順次読み出して表示メモリ１７内の他の
領域へ転送する転送動作を開始する。この場合、転送制
御部１２は転送元サイクル時に表示アドレス制御部１３
から生成出力された転送元アドレスによって指定された
エリア内のデータを表示メモリ１７から読み取りまた。

転送先サイクル時に表示アドレス制御部１３から生成出
力された転送先アドレスによって指定される表示メモリ
１７の指定エリアに書き込む、なお、転送制御部１２は
転送元アドレスあるいは転送先アドレスを更新する為の
データ、即ち転送元領域の水平転送幅ｑ、後述する転送
水平カウント値ｐの他、後述する転送制御信号ｍを表示
アドレス制御部１３に与える。

表示アドレス制御部１３は表示リフレッシュ時には表示
リフレッシュアドレスカウンタ１４からのリフレッシュ
アドレスを出力し、また、転送サイクル時には転送元ア
ドレスあるいは転送先アドレスを生成出力して表示メモ
リ１７に与える。この場合１表示アドレス制御部１３は
ＣＰＵＩＩからの転送元スタートアドレスあるいは転送
先スタートアドレスを順次更新することによって転送元
アドレス、転送先アドレスを生成する。

第５図は転送制御部１２の構成を示している。

転送水平幅レジスタ１２−１はＣＰＵＩＩから送られて
来る転送元領域の水平転送幅をラッチし、また、転送垂
直幅レジスタ１２−２はその垂直転送幅をラッチする。

また、カウントクロック制御部１２−３は転送水平カウ
ンタ１２−４、転送垂直カウンタ１２−５にリセット信
号を出力すると共に転送水平カウンタ１２−４に対して
カウントクロック信号を出力するこの場合、カウントク
ロック制御部１２−３はＣＰＵＩＩからの転送スタート
信号文に応答し、転送水平カウンタ１２−４、転送垂直
カウンタ１２−５のリセット状態を解除すると共に、転
送水平カウンタ１２−４に対してクロック信号を与える
。また、カウントクロック制御部１２−３は転送元サイ
クル時に表示メモリ１７からのデータをラッチ１２−６
に取り込む為のラッチ信号ｒを出力する。

転送水平カウンタ１２−４はカウントクロック制御部１
２−３からのクロック信号を計数するもので、その値は
水平−量検出回路１２−７に与えられる他、転送制御部
１２から送出されて表示アドレス制御部１３に与えられ
る。水平−量検出回路１２−７は転送水平幅レジスタ１
２−１にラッチされている水平転送幅と転送水平カウン
タ１２−４の値とを比較し、両者の一致を検出すると、
この一致検出信号を転送垂直カウンタ１２−５にカウン
トクロック信号として与えると共に、カウントクロック
制御部１２−３に与え、更に転送制御信号ｍとして表示
アドレス制御部１３に与える。ここで、カウントクロッ
ク制御部１２−３は水平−量検出回路１２−７から一致
検出信号を受は取ると、転送水平カウンタ１２−４をリ
セットする。

また、転送垂直カウンタ１２−５は水平−量検出回路１
２−７から一致検出信号がカウントクロック信号として
入力される毎にその値がカウントアツプされるもので、
その値は垂直−量検出回路１２−８に与えられる。垂直
−量検出回路１２−８は転送垂直幅レジスタ１２−２に
ラッチされている垂直転送幅と転送垂直カウンタ１２−
５の値とを比較し、両者の一致を検出すると、この−致
検出信号を転送終了信号としてカウントクロック制御部
１２−３に与える。この場合、カウントクロック制御部
１２−３は転送水平カウンタ１２−４、転送垂直カウン
タ１２−５に対してリセット信号を出力する。

第６図は表示アドレス制御部１３の構成を示している。

ＣＰＵＩＩからの転送元スタートアドレスはセレクタ１
３−１を介して転送元ラッチ１３−２に取り込まれ、ま
た転送先のスタートアドレスはセレクタ１３−３を介し
て転送先ラッチ１３−４に取り込まれる。このように転
送元ラッチ１３−２には転送元アドレスの初期値として
ＣＰＵＩＩから転送元スタートアドレスが設定され、ま
た転送先ラッチ１３−４には転送先アドレスの初期値と
してＣＰＵＩＩから転送先スタートアドレスが設定され
る。この転送元ラッチ１３−２、転送先ラッチ１３−４
の内容はセレクタ１３−５に与・えちれる、また、ＣＰ
ＵＩＩからの仮想画面幅は仮想画面幅レジスタ１３−６
に取り込まれたのちセレクタ１３−７に与えられる。こ
のセレクタ１３−７には転送制御部１２からの転送水平
幅ｑ、転送水平カウント値ｐも供給され、転送制御部１
２からの転送制御信号ｍにしたがってセレクタ１３−７
は出力データを選択し、フルアダー１３−８に与える。

フルアダー１３−８はセレクタ１３−５の出力とセレク
タ１３−７の出力とを加算することによって転送元アド
レスあるいは転送先アドレスの更新を行う、この場合、
転送元アドレス、転送先アドレスはセレクタ１３−７か
ら選択出力される転送水平カウント値にしたがって順次
更新されてゆく、また、転送元領域の水平方向の読み出
しが終了したとき、即ち、転送水平幅に相当する１ライ
ン分のデータ転送終了時に、転送元アドレスと仮想画面
幅とを加算することにより、転送元アドレスは次の行の
スタートアドレスに更新される。

また、１ライン分のデータ転送終了時に、転送先アドレ
スと転送水平幅とを加算することにより、転送先アドレ
スは次のスタートアドレスに更新される、なお、この場
合の転送先スタートアドレスは、１ライン転送終了時の
アドレスの次のアドレス値となり、連続したアドレスと
なる。しかして、フルアダー１３−８から出力される転
送元アドレスまたは転送先アドレスは、ラッチ１３−９
に取り込まれたのち、セレクタ１３−１０を介して表示
メモリ１７に与えられる。この場合、１ライン分の転送
終了時に、フルアダー１３−８によって更新された転送
元の次のスタートアドレスまたは転送先の次のスタート
アドレスは、ラッチ１３−９から対応する転送元ラッチ
１３−２または転送先ラッチ１３−４にセットされる。

なお、セレクタ１３−１０は表示制御部１５からのアド
レスセレクト信号すにしたがってラッチ１３−９からの
転送元・転送先アドレスまたは表示リフレッシュアドレ
スカウンタ１４からのリフレッシュアドレスを選択し、
表示メモリ１７に与える。

次に１本実施例の動作を説明する。

先ず、表示リフレッシュ時には、表示リフレッシュアド
レスカウンタ１４の値が表示制御部１５からのクロック
信号ａにしたがってカウントアツプされ、表示アドレス
制御部１３に送られるが、この場合、表示制御部１５か
らのアドレスセレクト信号すにしたがって表示アドレス
制御部１３内のセレクタ１３−１０は表示リフレッシュ
アドレスカウンタ１４からのリフレッシュアドレスを表
示メモリ１７に与える。これによって表示メモリ１７か
ら読み込まれたデータが表示部１６から表示出力されて
表示リフレッシュが行われる。このような動作はリフレ
ッシュサイクル毎に繰り返される。

いま、ＣＰＵＩＩから転送スタート信号文が転送制御部
１２に与えられると、転送制御部１２、表示アドレス制
御部１３は次の如く動作する。この場合、ＣＰＵＩＩは
転送元のスタートアドレス、転送先のスタートアドレス
を表示アドレス制御部１３に与え１表示アドレス制御部
１３の対応する転送元ラッチ１３−２、転送先ラッチ１
３−４にセットする。また、ＣＰＵＩＩは転送元領域の
水平転送幅、垂直転送幅を転送制御部１２に与え、転送
制御部１２の対応する転送水平幅レジスタ１２−１、転
送垂直幅レジスタ１２−２にセットする。

先ず、カウントクロック制御部１２−３は転送水平カウ
ンタ１２−４、転送垂直カウンタ１２−５のリセットを
解除し、転送水平カウンタ１２−４に対してカウントク
ロック信号を出力する。すると、転送水平カウンタ１２
−４はカウント動作を開始し、その値がカウントアツプ
される。この場合、転送水平カウンタ１２−４の値（転
送水平カウント値）は表示アドレス制御部１３のセレク
タ１３−７からフルアダー１３−８に与えられる。いま
、転送元ザクイル時にはセレクタ１３−５から転送元ラ
ッチ１３−２の内容が出力され、フルアダー１３−８に
与えられている為、フルアダー１３−８は転送元スター
トアドレスに転送水平カウント値を加算し、転送元アド
レスを求める。これによって求められた転送元アドレス
はラッチ１３−９に取り込まれ、転送元サイクル時にセ
レクタ１３−１０から表示メモリ１７へ供給される。

この転送元アドレスによって表示メモリ１７から読み出
されたデータは転送制御部１２のラッチ１２−６ヘラツ
チされる。

しかして、転送先サイクル時には、表示アドレス制御部
１３のセレクタ１３−５から転送先ラッチ１３−４の内
容が出力され、フルアダー１３−８によって転送水平カ
ウント値と加算されて転送先アドレスが求められ、転送
先サイクル時にセレクタ１３−１０から表示メモリ１７
へ供給される為、転送制御部１２のラッチ１２−６に保
持されているデータは表示メモリ１７に書き込まれる。

このような転送動作は転送水平カウンタ１２−４の値が
カウントアツプされる毎に繰り返される。

しかして、ｌライフ分の転送が終了すると、転送水平カ
ウンタ１２−４の値が転送水平幅レジスタ１２−１の値
と一致する。すると、水平−量検出回路１２−７は一致
検出信号を出力する為、転送水平カウンタ１２−４の値
がリセットされると同時に転送垂直カウンタ１２−５の
値がカウントアツプされる。そして、この一致検出信号
が表示アドレス制御部１３に転送制御信号として与えら
れる為、転送元サイクル時にはセレクタ１３−７から仮
想画面幅レジスタ１３−６の内容が出力される。したが
って、フルアダー１３−８はこの仮想画面幅と転送元ラ
ッチ１３−２からの転送元アドレスとを加算し、次の行
の転送元スタートアドレスを求める。この時、ラッチ１
３−９の出力が転送元ラッチ１３−２にセットされる為
、転送元ラッチ１３−２には新たな転送元スタートアド
レスがセットされる。なお、次の転送元サイクル時に転
送元ラッチ１３−２の値と転送水平カウント値とが加算
されて表示メモリ１７に供給されることは上述と同様で
ある。

一方、転送先サイクル時では１ライン分の転送が終了す
ると、セレクタ１３−７から転送水平幅が出力される。

したがって、フルアダー１３−８はこの転送水平幅と転
送先ラッチ１３−４からの転送先スタートアドレスとを
加算し１次の転送先スタートアドレスを求めるｌこのス
タートアドレスはｌライン転送終了時のアドレスの次の
値となり、終了時のアドレスと連続したアドレスとなる
。そして、新たに求められた転送先のスタートアドレス
は、ラッチ１３−９から転送先ラッチ１３−４にセット
される。なお、次の転送先サイクル時に転送先ラッチ１
３−４の値と転送水平カウント値とが加算されて表示メ
モリ１７に供給されることは上述と同様である。

このように１ラインの転送が終了する毎に転送元ラッチ
１３−２、転送先ラッチ１３−４には新たなスタートア
ドレスがセットされるが、上述したように転送元と転送
先とではスタートアドレスの更新の仕方が相違する。即
ち、転送元領域が矩形領域の場合、新たな転送元のスタ
ートアドレスは１ライン転送終了時のアドレスとは連続
せず、矩形領域の次の行のスタート位置と一致するが、
新たな転送先のスタートアドレスは、１ライン転送終了
時のアドレスの次の値となり、連続したアドレスとなる
。

しかして、１ラインの転送が終了する毎に転送垂直カウ
ンタ１２−５の値がカウントアツプされてゆくが、その
値が転送垂直幅レジスタ１２−２の値と一致すると、垂
直一致検出回路１２−８から一致検出信号が出力される
。これによって、カウントクロック制御部１２−３は転
送水平カウンタ１２−４、転送垂直カウンタ１２−５に
リセット信号を出力し、転送動作を終了する。

この結果、本実施例においては、第７図に示すように表
示メモリ１７の表示領域内に展開されている各ウィンド
ウ■、■、■、■内のデータをその退避領域へ転送する
と、各ウィンドウ内のデータはアドレスが連続する領域
■、■、■、■に夫々転送される。

［発明の効果］ この発明は、転送元領域の水平幅に規制されず、転送元
の領域内のデータをアドレスが連続する領域へ転送する
ことができるので１表示メモリを効率良く使用すること
が可能となると共にウィンドウの数を増すことも可能と
なる等、実用的効果が極めて高いものとなる。

【図面の簡単な説明】

第１図はこの発明の機能ブロック図、第２図〜第７図は
実施例を示し、第２図は表示メモリに展開されている転
送元ラッチのデータを他の債城へ転送した状態を示した
図、第３図は表示メモリ制御装置の全体構成を示したブ
ロック図、第４図は表示メモリアクセスサイクルを示し
た図、第５図は第３図で示した転送制御部１２の詳細な
構成図、第６図は第２図で示した表示アドレス制御部１
３の詳細な構成図、第７図はウィンドウの転送例を示し
た図、第８図（１）、（２）は従来の転送状態を示した
図である。 １１・・・・・・ＣＰＵ、１２・・・・・・転送制御部
、１２−１・・・・・・転送水平幅レジスタ、１２−２
・・・・・・転送垂直幅レジスタ、１２−４・・・・・
・転送水平カウンタ、１２−５・・・・・・転送垂直カ
ウンタ、１３・・・・・・表示アドレス制御部、１３−
２・・・・・・転送元ラッチ、１３−４・・・・・・転
送先ラッチ、１３−８・・・・・・フルアダー、１４・
・・・・・表示リフレッシュアドレスカウンタ、１５・
・・・・・表示制御部、１６・・・・・・表示部、１７
・・・・・・表示メモリ。 特 許 出 願 人 カシオ計算機株式会社 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 表示メモリに展開されている転送元領域内のデータを他
   の領域へ転送する表示メモリ制御装置において、 前記転送元領域を特定する為の転送開始位置、水平転送
   幅、垂直転送幅を記憶する第１の記憶手段と、 転送先の転送開始位置を記憶する第２の記憶手段と、 前記第１の記憶手段内の転送開始位置、水平転送幅、垂
   直転送幅で特定される転送元アドレスを順次生成する第
   １のアドレス生成手段と、 この第１のアドレス生成手段で生成された転送元アドレ
   スにしたがって前記転送元領域内のデータを順次読み出
   す読出手段と、 前記第２の記憶手段内の転送開始位置から転送先アドレ
   スを順次生成すると共に、前記転送元領域の水平方向の
   読み出しが終了する毎に、前記転送先の転送開始位置に
   前記転送元領域の転送水平幅を加算して次の転送先の転
   送開始位置を求めることにより連続する転送先アドレス
   を生成する第２のアドレス生成手段と、 この第２のアドレス生成手段で生成された転送先アドレ
   ス位置に前記読出手段によって読み出されたデータを順
   次書き込む書込手段と、 を具備し、前記転送元領域内のデータをアドレスが連続
   する領域へ転送するようにしたことを特徴とする表示メ
   モリ制御装置。