JPH0380554A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0380554A JPH0380554A JP21659589A JP21659589A JPH0380554A JP H0380554 A JPH0380554 A JP H0380554A JP 21659589 A JP21659589 A JP 21659589A JP 21659589 A JP21659589 A JP 21659589A JP H0380554 A JPH0380554 A JP H0380554A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- lead terminals
- film carrier
- pad
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は半導体装置製造用フィルムキャリヤテープに関
するもので、特に多出力リード端子を有する半導体装置
に使用されるものである。
するもので、特に多出力リード端子を有する半導体装置
に使用されるものである。
（従来の技術）
従来、フィルムキャリヤ半導体装置には、第３図に示す
ようなものがある。
ようなものがある。
絶縁フィルム５の両端には搬送及び位置決め用のスプロ
ケットホール４．４・・・が形成されている。また、絶
縁フィルム５の中央部には半導体素子用穴３が形成され
ている。さらに、絶縁フィルム５上には、一端が前記半
導体素子用穴に突き出るような複数のリード端子１．
ｌ・・・が形成されている。また、リード端子１．
１・・・の他端には電気選別用パッド２．２・・・が形
成されている。
ケットホール４．４・・・が形成されている。また、絶
縁フィルム５の中央部には半導体素子用穴３が形成され
ている。さらに、絶縁フィルム５上には、一端が前記半
導体素子用穴に突き出るような複数のリード端子１．
ｌ・・・が形成されている。また、リード端子１．
１・・・の他端には電気選別用パッド２．２・・・が形
成されている。
このように、従来のフィルムキャリヤ半導体装置は、半
導体素子の入出力端子１つに対して独立したリード端子
１． １・・・が１本である。即ち、リード端子１、ｌ
・・・の先端には、１本のリード端子１、ｌ・・・に対
して１つの電気選別用パッド２．２・・・が形成される
。
導体素子の入出力端子１つに対して独立したリード端子
１． １・・・が１本である。即ち、リード端子１、ｌ
・・・の先端には、１本のリード端子１、ｌ・・・に対
して１つの電気選別用パッド２．２・・・が形成される
。
一方、近年における半導体技術の進歩は、半導体素子の
高集積化を促し、同時に半導体素子の端子数が多端子化
されてきている。これに伴い、半導体素子を実装するフ
ィルムキャリヤテープの端子も本数が多くなり、そのリ
ード端子のピッチが狭くなってきている。
高集積化を促し、同時に半導体素子の端子数が多端子化
されてきている。これに伴い、半導体素子を実装するフ
ィルムキャリヤテープの端子も本数が多くなり、そのリ
ード端子のピッチが狭くなってきている。
このため、リード端子１．１・・・のピッチが、電気選
別用パッド２．２・・・を形成するために必要なピッチ
よりも狭くなった半導体装置では、第４図に示すように
、電気選別用パッド２．２・・・を形成するエリアを確
保するため、リード端子１． １・・・を延長し、リー
ド端子１．１・・・のピッチを広げて電気選別用パッド
２．２・・・を設けなければならない。ところが、実際
に半導体素子を実装する場合には、電気選別用パッド２
．２・・・のために設けたリード端子１． １・・・の
エリアは、ｌ−ｌ−線に沿うラインで切り取られる。こ
とになる。即ち、実装時に切り取られるようなフィルム
キャリヤのパターンエリアが広くなってしまい、長いフ
ィルムキャリヤテープや輻の広いフィルムキャリヤテー
プを使う必要が生じ、コストが高くなる欠点がある。
別用パッド２．２・・・を形成するために必要なピッチ
よりも狭くなった半導体装置では、第４図に示すように
、電気選別用パッド２．２・・・を形成するエリアを確
保するため、リード端子１． １・・・を延長し、リー
ド端子１．１・・・のピッチを広げて電気選別用パッド
２．２・・・を設けなければならない。ところが、実際
に半導体素子を実装する場合には、電気選別用パッド２
．２・・・のために設けたリード端子１． １・・・の
エリアは、ｌ−ｌ−線に沿うラインで切り取られる。こ
とになる。即ち、実装時に切り取られるようなフィルム
キャリヤのパターンエリアが広くなってしまい、長いフ
ィルムキャリヤテープや輻の広いフィルムキャリヤテー
プを使う必要が生じ、コストが高くなる欠点がある。
また、フィルムキャリヤ半導体装置をテストする場合に
は、半導体素子の入出力端子１つに対して独立したリー
ド端子が１本であるため、前記リード端子の全てにコン
タクトを取る必要が生じる。ところが、前記リード端子
のピッチが狭くなると、全リード端子にコンタクトを取
るのが困難になる欠点がある。また、前記半導体素子の
多端子化に伴い、テスタの端子数が半導体素子の端子数
に対応しきれなくなってきている。このため、出力端子
にリレー等を付け、被測定端子を分割して試験しなけれ
ばならず、リレーの特性、信頼性等に問題が生じる欠点
がある。
は、半導体素子の入出力端子１つに対して独立したリー
ド端子が１本であるため、前記リード端子の全てにコン
タクトを取る必要が生じる。ところが、前記リード端子
のピッチが狭くなると、全リード端子にコンタクトを取
るのが困難になる欠点がある。また、前記半導体素子の
多端子化に伴い、テスタの端子数が半導体素子の端子数
に対応しきれなくなってきている。このため、出力端子
にリレー等を付け、被測定端子を分割して試験しなけれ
ばならず、リレーの特性、信頼性等に問題が生じる欠点
がある。
（発明が解決しようとする課題）
このように、従来は、半導体素子の高集積化に伴い、半
導体素子の端子数が多端子化され、リード端子のピッチ
が狭くなった結果、フィルムキャリヤのパターンエリア
が広くなりコストが高くなる欠点があった。また、多端
子化に伴って、フィルムキャリヤ半導体装置のテストも
困難になる欠点があった。
導体素子の端子数が多端子化され、リード端子のピッチ
が狭くなった結果、フィルムキャリヤのパターンエリア
が広くなりコストが高くなる欠点があった。また、多端
子化に伴って、フィルムキャリヤ半導体装置のテストも
困難になる欠点があった。
よって、本発明は、半導体素子の端子数が多端子化され
、リード端子のピッチが狭くなっても、フィルムキャリ
ヤのパターンエリアを広くすることなく電気選別用パッ
ドを形成でき、しかもテスト端子数の少ないテスタでも
フィルムキャリヤ半導体装置のテストを可能にできるよ
うなフィルムキャリヤテープを提供することを目的とす
る。
、リード端子のピッチが狭くなっても、フィルムキャリ
ヤのパターンエリアを広くすることなく電気選別用パッ
ドを形成でき、しかもテスト端子数の少ないテスタでも
フィルムキャリヤ半導体装置のテストを可能にできるよ
うなフィルムキャリヤテープを提供することを目的とす
る。
［発明の構成コ
（課題を解決するための手段）
上記目的を達成するために、本発明のフィルムキャリヤ
テープは、半導体素子用穴を有する絶縁フィルムと、こ
の絶縁フィルム上に形成され、一端が前記半導体素子用
穴に突き出るようなリド端子群と、前記リード端子群の
一部又は全部について複数本ずつ共通接続されるように
前記リード端子群の他端に形成される電気選別用パッド
とを有している。
テープは、半導体素子用穴を有する絶縁フィルムと、こ
の絶縁フィルム上に形成され、一端が前記半導体素子用
穴に突き出るようなリド端子群と、前記リード端子群の
一部又は全部について複数本ずつ共通接続されるように
前記リード端子群の他端に形成される電気選別用パッド
とを有している。
（作用）
このような構成によれば、複数本のリード端子に共通し
た１つの電気選別用パッドが形成されることになる。こ
のため、電気選別用パッドを形成するために必要なエリ
アは大幅に縮小され、フィルムキャリヤテープの縮小化
が可能になる。また、出力端子をイネーブル又はディス
エーブル状態にすることが可能な半導体装置と組み合わ
せることにより、半導体素子の端子数よりテスト端子数
の少ないテスタで試験することも可能になる。
た１つの電気選別用パッドが形成されることになる。こ
のため、電気選別用パッドを形成するために必要なエリ
アは大幅に縮小され、フィルムキャリヤテープの縮小化
が可能になる。また、出力端子をイネーブル又はディス
エーブル状態にすることが可能な半導体装置と組み合わ
せることにより、半導体素子の端子数よりテスト端子数
の少ないテスタで試験することも可能になる。
（実施例）
以下、図面を参照しながら本発明の一実施例について詳
細に説明する。
細に説明する。
第１図は本発明の一実施例に係わるフィルムキャリヤテ
ープを示すものである。また、第２図は前記第１図に示
すフィルムキャリヤテープの電気選別用パッド部分を詳
細に示すものである。ここで、Ｌｌ、１１・・・はリー
ド端子、１２、Ｌ２・・・は電気選別用パッド、１３は
半導体素子用穴、１４．１４・・・はスプロケットホー
ル、１５は絶縁テープである。
ープを示すものである。また、第２図は前記第１図に示
すフィルムキャリヤテープの電気選別用パッド部分を詳
細に示すものである。ここで、Ｌｌ、１１・・・はリー
ド端子、１２、Ｌ２・・・は電気選別用パッド、１３は
半導体素子用穴、１４．１４・・・はスプロケットホー
ル、１５は絶縁テープである。
絶縁テープ１５の両端には、搬送及び位置決め用スプロ
ケットホール１４．１４・・・が形成されている。
ケットホール１４．１４・・・が形成されている。
また、絶縁テープ１５の中央部には半導体素子用穴１３
が形成されている。半導体素子用穴１３の周囲には、金
属箔を絶縁テープ１５に接着してできる多数のリード端
子１１．１１・・・が、その一端を半導体素子用穴１３
に突き出すようにして形成されている。さらに、リード
端子１１、口・・・の一部又は全てについて複数本ずつ
共通接続されるように、リード端子１１．１１・・・の
他端には共通接続される複数本のリード端子１１．１１
・・・に共通した１つの電気選別用パッド１２．１２・
・・が形成されている。
が形成されている。半導体素子用穴１３の周囲には、金
属箔を絶縁テープ１５に接着してできる多数のリード端
子１１．１１・・・が、その一端を半導体素子用穴１３
に突き出すようにして形成されている。さらに、リード
端子１１、口・・・の一部又は全てについて複数本ずつ
共通接続されるように、リード端子１１．１１・・・の
他端には共通接続される複数本のリード端子１１．１１
・・・に共通した１つの電気選別用パッド１２．１２・
・・が形成されている。
具体的には、例えば３本のリード端子１１．１１・・・
が共通接続されており、これら３本のリード端子１１．
１１・・・に共通して１つの電気選別用パッド１２．１
２・・・が形成されている。なお、３本のリード端子１
（，１１・・・が１つの電気選別用パッド１２．１２・
・・を共有しているため、電気選別用パッド１２．１２
・・・を形成するために必要なエリアは、リード端子１
１．１１・・・を延長等しなくても十分に確保すること
ができる。
が共通接続されており、これら３本のリード端子１１．
１１・・・に共通して１つの電気選別用パッド１２．１
２・・・が形成されている。なお、３本のリード端子１
（，１１・・・が１つの電気選別用パッド１２．１２・
・・を共有しているため、電気選別用パッド１２．１２
・・・を形成するために必要なエリアは、リード端子１
１．１１・・・を延長等しなくても十分に確保すること
ができる。
即ち、複数本のリード端子１１．１１・・・を共通接続
するだけで電気選別用パッド１２．１２・・・を形成で
きるようになり、リード端子１１．１１・・・のピッチ
を広げるためだけのパターンエリアを不要にすることが
できる。このため、フィルムキャリヤ半導体装置の機能
上から不要となる部分の面積を従来よりも大幅に縮小す
ることができる。なお、実際に半導体素子を実装する場
合には、リード端子１１．１１・・・のエリアはｎ−１
１−（第２図参照）に沿うラインで切り取られることに
なる。
するだけで電気選別用パッド１２．１２・・・を形成で
きるようになり、リード端子１１．１１・・・のピッチ
を広げるためだけのパターンエリアを不要にすることが
できる。このため、フィルムキャリヤ半導体装置の機能
上から不要となる部分の面積を従来よりも大幅に縮小す
ることができる。なお、実際に半導体素子を実装する場
合には、リード端子１１．１１・・・のエリアはｎ−１
１−（第２図参照）に沿うラインで切り取られることに
なる。
一方、本発明に係わるフィルムキャリヤ半導体装置をテ
ストする場合には、出力端子をイネーブル／ディスエー
ブルする機能を持った半導体素子と組み合わせることに
より、リード端子１１．１１・・・上で接続された出力
端子の組のうち、１本のみを順次イネーブル状態にし、
その他をディスエーブル状態にすることで出力信号を電
気選別用パッド１２．１２・・・へ取り出すことができ
る。これにより、半導体素子の端子数よりもテスト端子
数の少ないテスタでも試験することが可能になる。なお
、リレー等の素子は半導体素子とテスタとの間゛に入れ
る必要がないため、特性や信頼性も向上する。
ストする場合には、出力端子をイネーブル／ディスエー
ブルする機能を持った半導体素子と組み合わせることに
より、リード端子１１．１１・・・上で接続された出力
端子の組のうち、１本のみを順次イネーブル状態にし、
その他をディスエーブル状態にすることで出力信号を電
気選別用パッド１２．１２・・・へ取り出すことができ
る。これにより、半導体素子の端子数よりもテスト端子
数の少ないテスタでも試験することが可能になる。なお
、リレー等の素子は半導体素子とテスタとの間゛に入れ
る必要がないため、特性や信頼性も向上する。
なお、前記実施例では、３本のリード端子ＬＬ１１・・
・をその先端で共通接続して電気選別用パッド１２．１
２・・・としたが、共通接続するリード端子ＩＬ１１・
・・の本数は任意に決めることが可能である。
・をその先端で共通接続して電気選別用パッド１２．１
２・・・としたが、共通接続するリード端子ＩＬ１１・
・・の本数は任意に決めることが可能である。
［発明の効果°コ・
以上、説明したように、本発明のフィルムキャリヤテー
プによれば、次のような効果を奏する。
プによれば、次のような効果を奏する。
複数本のリード端子の先端を共通接続して１つの電気選
別用パッドを形成し、その複数本のリード端子がこれを
共有することにより、リード端子のピッチを広げるため
のパターンエリアを不要にすることができる。このため
、フィルムキャリヤ半導体装置の機能上から不要となる
部分の面積を従来よりも大幅に縮小できる。即ち、従来
より短い又は輻の狭いフィルムキャリヤテープを使って
リード端子のパターンを形成することができ、コストを
低く押さえることができる。
別用パッドを形成し、その複数本のリード端子がこれを
共有することにより、リード端子のピッチを広げるため
のパターンエリアを不要にすることができる。このため
、フィルムキャリヤ半導体装置の機能上から不要となる
部分の面積を従来よりも大幅に縮小できる。即ち、従来
より短い又は輻の狭いフィルムキャリヤテープを使って
リード端子のパターンを形成することができ、コストを
低く押さえることができる。
また、出力端子をイネーブル／ディスエーブル状態にす
ることができる半導体素子と組み合わせることにより、
半導体素子の端子数よりもテスト端子数の少ないテスタ
でもテストすることが可能になる。この場合、リレー等
の素子を半導体素子とテスタとの間に入れる必要がない
ため、特性や信頼性が向上する。
ることができる半導体素子と組み合わせることにより、
半導体素子の端子数よりもテスト端子数の少ないテスタ
でもテストすることが可能になる。この場合、リレー等
の素子を半導体素子とテスタとの間に入れる必要がない
ため、特性や信頼性が向上する。
さらに、複数本のリード端子が１つの電気選別用パッド
を共有しているため、外部からのサージ電流に対しても
、各リード端子に分流し、サージ電流に強くなる。
を共有しているため、外部からのサージ電流に対しても
、各リード端子に分流し、サージ電流に強くなる。
第１図は本発明の一実施例に係わるフィルムキャリヤテ
ープを示す図、第２図は前記第１図に示すフィルムキャ
リヤテープの電気選別用パッドを詳細に示す図、第３図
は従来のフィルムキャリヤテープを示す図、第４図は前
記第３図に示すフィルムキャリヤテープの電気選別用パ
ッドを詳細に示す図である。 １１・・・リード端子、１２・・・は電気選別用パッド
、１３・・・半導体素子用穴、１４・・・はスプロケッ
トホール、１５・・−絶縁テープ。
ープを示す図、第２図は前記第１図に示すフィルムキャ
リヤテープの電気選別用パッドを詳細に示す図、第３図
は従来のフィルムキャリヤテープを示す図、第４図は前
記第３図に示すフィルムキャリヤテープの電気選別用パ
ッドを詳細に示す図である。 １１・・・リード端子、１２・・・は電気選別用パッド
、１３・・・半導体素子用穴、１４・・・はスプロケッ
トホール、１５・・−絶縁テープ。
Claims (1)
- 半導体素子用穴を有する絶縁フィルムと、この絶縁フィ
ルム上に形成され、一端が前記半導体素子用穴に突き出
るようなリード端子群と、前記リード端子群の一部又は
全部について複数本ずつ共通接続されるように前記リー
ド端子群の他端に形成される電気選別用パッドとを具備
することを特徴とするフィルムキャリヤテープ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1216595A JPH088287B2 (ja) | 1989-08-23 | 1989-08-23 | 半導体装置及びその製造方法 |
| US07/560,177 US5132614A (en) | 1989-08-03 | 1990-07-31 | Semiconductor device and method and apparatus for testing the same |
| DE69022925T DE69022925T2 (de) | 1989-08-03 | 1990-08-03 | Halbleiteranordnung und Verfahren zum Test derselben. |
| EP90114965A EP0414014B1 (en) | 1989-08-03 | 1990-08-03 | Semiconductor device and method of testing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1216595A JPH088287B2 (ja) | 1989-08-23 | 1989-08-23 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0380554A true JPH0380554A (ja) | 1991-04-05 |
| JPH088287B2 JPH088287B2 (ja) | 1996-01-29 |
Family
ID=16690886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1216595A Expired - Fee Related JPH088287B2 (ja) | 1989-08-03 | 1989-08-23 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088287B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62268135A (ja) * | 1986-05-16 | 1987-11-20 | Citizen Watch Co Ltd | 半導体装置 |
| JPS6349239U (ja) * | 1986-09-18 | 1988-04-04 | ||
| JPS6387749A (ja) * | 1986-09-30 | 1988-04-19 | Nec Corp | 半導体装置 |
-
1989
- 1989-08-23 JP JP1216595A patent/JPH088287B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62268135A (ja) * | 1986-05-16 | 1987-11-20 | Citizen Watch Co Ltd | 半導体装置 |
| JPS6349239U (ja) * | 1986-09-18 | 1988-04-04 | ||
| JPS6387749A (ja) * | 1986-09-30 | 1988-04-19 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088287B2 (ja) | 1996-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6529024B2 (en) | Probe stylus | |
| US4812742A (en) | Integrated circuit package having a removable test region for testing for shorts and opens | |
| JP3443011B2 (ja) | フィルムキャリアテープおよびそのテスト方法 | |
| US7280370B2 (en) | Electronic package and circuit board having segmented contact pads | |
| JPH0380554A (ja) | 半導体装置及びその製造方法 | |
| US5101154A (en) | Open bond detector for an integrated circuit | |
| JP3130769B2 (ja) | 半導体装置 | |
| JP2967603B2 (ja) | テープオートメイテッドボンディング半導体装置 | |
| JPH1038972A (ja) | テスト用ｉｃソケット | |
| JPS6230971A (ja) | 半導体集積回路装置 | |
| JP2710357B2 (ja) | 集積回路装置 | |
| JPH06104316A (ja) | フィルムキャリアテ−プ | |
| JPH06260568A (ja) | Ｉｃソケット | |
| JPS62179125A (ja) | インタ−フエイス回路付プロ−ブ・カ−ド | |
| JPH05226414A (ja) | Ｔａｂ−集積回路の製造方法およびその製造方法のためのｔａｂテープ | |
| JPS62265731A (ja) | リ−ドフレ−ム | |
| JPH01298665A (ja) | 補助端子付きピン・グリット・アレイソケット | |
| JPH04359172A (ja) | 高周波ｉｃ用特性試験治具 | |
| JPH10325851A (ja) | 制御用ｉｃ搭載テスタ治具 | |
| JPH05264653A (ja) | Ｓｏｊ型ｉｃソケット | |
| JPH05251519A (ja) | 半導体デバイス測定用テスター | |
| JPH09330963A (ja) | 半導体集積回路装置及びそのチップ化方法 | |
| JPH08105935A (ja) | 半導体集積回路の検査装置 | |
| JPH0344580A (ja) | 半導体装置用バイアステスト基板 | |
| JPH0269682A (ja) | 測定用接続基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |