JPS6387749A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6387749A JPS6387749A JP61233614A JP23361486A JPS6387749A JP S6387749 A JPS6387749 A JP S6387749A JP 61233614 A JP61233614 A JP 61233614A JP 23361486 A JP23361486 A JP 23361486A JP S6387749 A JPS6387749 A JP S6387749A
- Authority
- JP
- Japan
- Prior art keywords
- connection bumps
- lsi chip
- semiconductor device
- sides
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に多端子を有する集積
回路チップ（以下ＬＳＩチップと言う、）のバンプ構造
を改良した半導体装置に関する。
回路チップ（以下ＬＳＩチップと言う、）のバンプ構造
を改良した半導体装置に関する。
従来、この種のＬＳＩチップの電気検査並びに端子接続
は、ＬＳＩチップの周辺部に単列の接続用バンプを形成
し、絶縁フィルム上に形成された配線と前記接続バンプ
を接続する周知のＴＡＢ（Ｔａｐｅ ＡｕＬｏｎ＋ａｔ
ｅｄ Ｂｏｎｄｉｎｇ）技術により行なわれていた。
は、ＬＳＩチップの周辺部に単列の接続用バンプを形成
し、絶縁フィルム上に形成された配線と前記接続バンプ
を接続する周知のＴＡＢ（Ｔａｐｅ ＡｕＬｏｎ＋ａｔ
ｅｄ Ｂｏｎｄｉｎｇ）技術により行なわれていた。
上述のように従来のＬＳＩチップの接続バンプはＬＳＩ
チップの周辺部に単列で形成されているために多くの入
出力端子を必要とする半導体装置において必要入出力端
子を形成することが困難となるという欠点があった。
チップの周辺部に単列で形成されているために多くの入
出力端子を必要とする半導体装置において必要入出力端
子を形成することが困難となるという欠点があった。
一従来例によりその欠点を以下に説明する。第５図、第
６図に示す如く正方形の接続バンプ２をＬＳＩチップ１
の周辺部に単列に形成する為に、多くの入出力端子４を
必要とするＬＳＩチップにおいては、接続バンプ２の間
隔を狭くしなければならない、その為、多くの入出力端
子を必要とするＬＳＩ’チップにお□いて、必要な接続
用パン１間距離を確保し、かつ多くの接続バンプをＬＳ
Ｉチップの周辺部に単列に形成しようとする場合には、
ＬＳＩチップサイズが大きくなり、歩留りが低下し、原
価も高くなる。
６図に示す如く正方形の接続バンプ２をＬＳＩチップ１
の周辺部に単列に形成する為に、多くの入出力端子４を
必要とするＬＳＩチップにおいては、接続バンプ２の間
隔を狭くしなければならない、その為、多くの入出力端
子を必要とするＬＳＩ’チップにお□いて、必要な接続
用パン１間距離を確保し、かつ多くの接続バンプをＬＳ
Ｉチップの周辺部に単列に形成しようとする場合には、
ＬＳＩチップサイズが大きくなり、歩留りが低下し、原
価も高くなる。
本発明の目的は、上述した従来技術の欠点を解決し、多
くの入出力接続バンプを有する半導体装置を提供するこ
とにある。
くの入出力接続バンプを有する半導体装置を提供するこ
とにある。
本発明は表面上の４辺の周辺部の各辺にそれぞれ設けら
れた複数個の接続バンプから成るＬＳＩチップと、複数
個の試験用電極と、配線パターンと入出力端子とが設け
られた絶縁フィルムとから成り、接続バンプと入出力端
子とを接続して成る半導体装置において、接続バンプの
形状を三辺以上の辺で形成し、ＬＳＩチップの各辺に対
して接続パン１間距離を確保しなから、その多角形状の
一辺かその近傍の辺にほぼ平行であり、その辺に対向す
る頂点がその辺に対して交互に内側、外側になるように
配置されている。
れた複数個の接続バンプから成るＬＳＩチップと、複数
個の試験用電極と、配線パターンと入出力端子とが設け
られた絶縁フィルムとから成り、接続バンプと入出力端
子とを接続して成る半導体装置において、接続バンプの
形状を三辺以上の辺で形成し、ＬＳＩチップの各辺に対
して接続パン１間距離を確保しなから、その多角形状の
一辺かその近傍の辺にほぼ平行であり、その辺に対向す
る頂点がその辺に対して交互に内側、外側になるように
配置されている。
し実施例〕
次に本発明について図面を参照して詳細に説明する。
第２図は本発明に係る半導体装置の一実施例を示す断面
図であり、第１図は前記一実施例を示す平面図である。
図であり、第１図は前記一実施例を示す平面図である。
第１図及び第２図に示されるように本実施例ではＬＳＩ
チップ１１の表面の４辺の周辺部に周知のメッキ技術に
よって金メッキされた三角形の接続バンプ１２を形成し
ている。接続バンプ１２は前記各辺の周辺部において三
角形状の１辺が周辺にほぼ平行であり、その辺に対向す
る頂点がその辺に対して交互に内側、外側になるように
、はぼ１列に配置されている。一方、絶縁フィルム１７
はＬＳＩチップ収納部１３を前もって打抜き、その絶縁
フィルム１７上に銅箔を密着させて所定の入出力端子１
４と配線パターン１５と試験用電極１６とを周知のエツ
チング技術とメッキ技術により形成している。前記のＬ
ＳＩチップの複数個の接続バンプ１２と絶縁フィルム上
の入出力端子１４を１対１に位置合せし、両者を周知の
接続技術（例えば熱圧着）により接続する。
チップ１１の表面の４辺の周辺部に周知のメッキ技術に
よって金メッキされた三角形の接続バンプ１２を形成し
ている。接続バンプ１２は前記各辺の周辺部において三
角形状の１辺が周辺にほぼ平行であり、その辺に対向す
る頂点がその辺に対して交互に内側、外側になるように
、はぼ１列に配置されている。一方、絶縁フィルム１７
はＬＳＩチップ収納部１３を前もって打抜き、その絶縁
フィルム１７上に銅箔を密着させて所定の入出力端子１
４と配線パターン１５と試験用電極１６とを周知のエツ
チング技術とメッキ技術により形成している。前記のＬ
ＳＩチップの複数個の接続バンプ１２と絶縁フィルム上
の入出力端子１４を１対１に位置合せし、両者を周知の
接続技術（例えば熱圧着）により接続する。
このようにして多くの入出力端子を有する半導体装置を
実現する。
実現する。
第４図は本発明の他の実施例の縦断面図であり、第３図
はこの実施例の平面図である。第３図及び第４図に示さ
れるように本実施例ではＬＳＩチップ２１の表面の４辺
の周辺部に周知のメッキ技術によって金メッキされた五
角形の接続バンプ２２を形成している。接続バンプ２２
は前記各辺の周辺部において五角形状の１辺が周辺にほ
ぼ平行であり、その辺に対向する頂点がその辺に対して
交互に内側、外側になるように、はぼ１列に配置されて
いる。この実施例では五角形のバンプ形状とし、辺に対
して一つおきにバンプを周辺から離して配置することに
よって第１図、第２図の実施例により同じ方向のバンプ
の間隔を狭くすることが出来るので、全体として多端子
の半導体装置を得ることが出来る利点がある。
はこの実施例の平面図である。第３図及び第４図に示さ
れるように本実施例ではＬＳＩチップ２１の表面の４辺
の周辺部に周知のメッキ技術によって金メッキされた五
角形の接続バンプ２２を形成している。接続バンプ２２
は前記各辺の周辺部において五角形状の１辺が周辺にほ
ぼ平行であり、その辺に対向する頂点がその辺に対して
交互に内側、外側になるように、はぼ１列に配置されて
いる。この実施例では五角形のバンプ形状とし、辺に対
して一つおきにバンプを周辺から離して配置することに
よって第１図、第２図の実施例により同じ方向のバンプ
の間隔を狭くすることが出来るので、全体として多端子
の半導体装置を得ることが出来る利点がある。
以上説明したように本発明は、ＬＳＩチップの４辺の周
辺部に形成される複数個の接続バンプの形状を３辺以上
の辺で構成した形状とし、配置をＬＳＩチップの辺に対
して一つおきに、合い反する方向となるように交互に配
置することによって、多数の入出力端子を必要とするＬ
ＳＩチップを実現できる効果がある。
辺部に形成される複数個の接続バンプの形状を３辺以上
の辺で構成した形状とし、配置をＬＳＩチップの辺に対
して一つおきに、合い反する方向となるように交互に配
置することによって、多数の入出力端子を必要とするＬ
ＳＩチップを実現できる効果がある。
第１図、第２図は本発明の一実施例の平面図。
断面図、第３図、第４図は本発明の他の実施例の平面図
、断面図、第５図、第６図は従来例の平面図、断面図で
ある。 １１・・・ＬＳＩチップ、１２・・・接続バンプ、１３
・・・Ｌ、Ｓｌチップ収納部、１４・・・入出力端子、
１５・・・配線パターン、１６・・・試験用電極、１７
・・・絶縁フィルム。 茅 ｌ 図 ＄ ２ 図 茅 ４ 図 茅 ｂ 回 χ ３ＷＪ 第 ５ 回
、断面図、第５図、第６図は従来例の平面図、断面図で
ある。 １１・・・ＬＳＩチップ、１２・・・接続バンプ、１３
・・・Ｌ、Ｓｌチップ収納部、１４・・・入出力端子、
１５・・・配線パターン、１６・・・試験用電極、１７
・・・絶縁フィルム。 茅 ｌ 図 ＄ ２ 図 茅 ４ 図 茅 ｂ 回 χ ３ＷＪ 第 ５ 回
Claims (1)
- ３辺以上の辺で構成し、特定の辺または各辺のそれぞ
れの近傍に設けられた複数個の接続バンプを有する集積
回路チップと、複数個の試験用電極と配線パターンとの
出力端子とが設けられた絶縁フィルムとから成り、前記
接続バンプと入出力端子とが接続されて成る半導体装置
において、前記接続バンプのそれぞれを多角形状とし、
その多角形状の１辺がその近傍の辺にほぼ平行であり、
その辺に対抗する頂点がその辺に対して交互に内側、外
側になるように、相互間距離を保ちながら互いに近接し
て配置したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61233614A JPS6387749A (ja) | 1986-09-30 | 1986-09-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61233614A JPS6387749A (ja) | 1986-09-30 | 1986-09-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6387749A true JPS6387749A (ja) | 1988-04-19 |
Family
ID=16957806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61233614A Pending JPS6387749A (ja) | 1986-09-30 | 1986-09-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6387749A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0380554A (ja) * | 1989-08-23 | 1991-04-05 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1986
- 1986-09-30 JP JP61233614A patent/JPS6387749A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0380554A (ja) * | 1989-08-23 | 1991-04-05 | Toshiba Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209250B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| JPH08213543A (ja) | マルチダイパッケージ装置 | |
| JP2005532672A (ja) | 複数のボンド・パッド列を備えた半導体 | |
| JPS61101067A (ja) | メモリモジユ−ル | |
| KR100255476B1 (ko) | 볼 그리드 어레이 패키지 | |
| US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
| KR20180041811A (ko) | 반도체 소자 | |
| JPS6318654A (ja) | 電子装置 | |
| JPWO2001078139A1 (ja) | メッキ用共通電極線 | |
| KR20210005340A (ko) | 반도체 패키지 | |
| JPH04196253A (ja) | 半導体装置用パッケージ | |
| JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
| JPS62188333A (ja) | 集積回路装置 | |
| JPH0499056A (ja) | 複合集積回路チップ | |
| JPS6341036A (ja) | 半導体装置 | |
| TWI923315B (zh) | 功率裝置 | |
| JPS59139660A (ja) | 半導体装置 | |
| JP2004363224A (ja) | 半導体チップの接続構造 | |
| JPH04199563A (ja) | 半導体集積回路用パッケージ | |
| JPS63137439A (ja) | 集積回路チツプ | |
| JPS5980957A (ja) | 半導体装置 | |
| JPS63253635A (ja) | 半導体装置 | |
| JP2003273286A (ja) | 配線基板 | |
| JPS60187046A (ja) | 半導体装置およびその製造方法 |