JPH088287B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH088287B2 JPH088287B2 JP1216595A JP21659589A JPH088287B2 JP H088287 B2 JPH088287 B2 JP H088287B2 JP 1216595 A JP1216595 A JP 1216595A JP 21659589 A JP21659589 A JP 21659589A JP H088287 B2 JPH088287 B2 JP H088287B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead terminal
- lead terminals
- terminals
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、フィルムキャリアテープを用いた多出力リ
ード端子の半導体装置及びその製造方法に関する。
ード端子の半導体装置及びその製造方法に関する。
（従来の技術） 従来、フィルムキャリヤ半導体装置には、第３図に示
すようなものがある。
すようなものがある。
絶縁フィルム５の両端には搬送及び位置決め用のスプ
ロケットホール４、４…が形成されている。また、絶縁
フィルム５の中央部には半導体素子用穴３が形成されて
いる。さらに、絶縁フィルム５上には、一端が前記半導
体素子用穴に突き出るような複数のリード端子１、１…
が形成されている。また、リード端子１、１…の他端に
は電気選別用パッド２、２…が形成されている。
ロケットホール４、４…が形成されている。また、絶縁
フィルム５の中央部には半導体素子用穴３が形成されて
いる。さらに、絶縁フィルム５上には、一端が前記半導
体素子用穴に突き出るような複数のリード端子１、１…
が形成されている。また、リード端子１、１…の他端に
は電気選別用パッド２、２…が形成されている。
このように、従来のフィルムキャリヤ半導体装置は、
半導体素子の入出力端子１つに対して独立したリード端
子１、１…が１本である。即ち、リード端子１、１…の
先端には、１本のリード端子１、１…に対して１つの電
気選別用パッド２、２…が形成される。
半導体素子の入出力端子１つに対して独立したリード端
子１、１…が１本である。即ち、リード端子１、１…の
先端には、１本のリード端子１、１…に対して１つの電
気選別用パッド２、２…が形成される。
一方、近年における半導体技術の進歩は、半導体素子
の高集積化を促し、同時に半導体素子の端子数が多端子
化されてきている。これに伴い、半導体素子を実装する
フィルムキャリヤテープの端子も本数が多くなり、その
リード端子のピッチが狭くなってきている。
の高集積化を促し、同時に半導体素子の端子数が多端子
化されてきている。これに伴い、半導体素子を実装する
フィルムキャリヤテープの端子も本数が多くなり、その
リード端子のピッチが狭くなってきている。
このため、リード端子１、１…のピッチが、電気選別
用パッド２、２…を形成するために必要なピッチよりも
狭くなった半導体装置では、第４図に示すように、電気
選別用パッド２、２…を形成するエリアを確保するた
め、リード端子１、１…を延長し、リード端子１、１…
のピッチを広げて電気選別用パッド２、２…を設けなけ
ればならない。ところが、実際に半導体素子を実装する
場合には、電気選別用パッド２、２…のために設けたリ
ード端子１、１…のエリアは、Ｉ−Ｉ′線に沿うライン
で切り取られることになる。即ち、実装時に切り取られ
るようなフィルムキャリヤのパターンエリアが広くなっ
てしまい、長いフィルムキャリヤテープや幅の広いフィ
ルムキャリヤテープを使う必要が生じ、コストが高くな
る欠点がある。
用パッド２、２…を形成するために必要なピッチよりも
狭くなった半導体装置では、第４図に示すように、電気
選別用パッド２、２…を形成するエリアを確保するた
め、リード端子１、１…を延長し、リード端子１、１…
のピッチを広げて電気選別用パッド２、２…を設けなけ
ればならない。ところが、実際に半導体素子を実装する
場合には、電気選別用パッド２、２…のために設けたリ
ード端子１、１…のエリアは、Ｉ−Ｉ′線に沿うライン
で切り取られることになる。即ち、実装時に切り取られ
るようなフィルムキャリヤのパターンエリアが広くなっ
てしまい、長いフィルムキャリヤテープや幅の広いフィ
ルムキャリヤテープを使う必要が生じ、コストが高くな
る欠点がある。
また、フィルムキャリヤ半導体装置をテストする場合
には、半導体素子の入出力端子１つに対して独立したリ
ード端子が１本であるため、前記リード端子の全てにコ
ンタクトを取る必要が生じる。ところが、前記リード端
子のピッチが狭くなると、全リード端子にコンタクトを
取るのが困難になる欠点がある。また、前記半導体素子
の多端子化に伴い、テスタの端子数が半導体素子の端子
数に対応しきれなくなってきている。このため、出力端
子にリレー等を付け、被測定端子を分割して試験しなけ
ればならず、リレーの特性、信頼性等に問題が生じる欠
点がある。
には、半導体素子の入出力端子１つに対して独立したリ
ード端子が１本であるため、前記リード端子の全てにコ
ンタクトを取る必要が生じる。ところが、前記リード端
子のピッチが狭くなると、全リード端子にコンタクトを
取るのが困難になる欠点がある。また、前記半導体素子
の多端子化に伴い、テスタの端子数が半導体素子の端子
数に対応しきれなくなってきている。このため、出力端
子にリレー等を付け、被測定端子を分割して試験しなけ
ればならず、リレーの特性、信頼性等に問題が生じる欠
点がある。
（発明が解決しようとする課題） このように、従来は、半導体素子の高集積化に伴い、
半導体素子の端子数が多端子化され、リード端子のピッ
チが狭くなった結果、フィルムキャリヤのパターンエリ
アが広くなりコストが高くなる欠点があった。また、多
端子化に伴って、フィルムキャリヤ半導体装置のコスト
も困難になる欠点があった。
半導体素子の端子数が多端子化され、リード端子のピッ
チが狭くなった結果、フィルムキャリヤのパターンエリ
アが広くなりコストが高くなる欠点があった。また、多
端子化に伴って、フィルムキャリヤ半導体装置のコスト
も困難になる欠点があった。
よって、本発明は、半導体素子の端子数が多端子化さ
れ、リード端子のピッチが狭くなっても、フィルムキャ
リヤのパターンエリアを広くすることなく電気選別用パ
ッドを形成でき、しかもテスト端子数の少ないテスタで
もフィルムキャリア半導体装置のテストを可能にするこ
とを目的とする。
れ、リード端子のピッチが狭くなっても、フィルムキャ
リヤのパターンエリアを広くすることなく電気選別用パ
ッドを形成でき、しかもテスト端子数の少ないテスタで
もフィルムキャリア半導体装置のテストを可能にするこ
とを目的とする。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、本発明の半導体装置は、
半導体素子用穴を有する絶縁フィルムと、この絶縁フィ
ルム上に形成され、一端が前記半導体素子用穴に突き出
るようなリード端子群と、前記リード端子群の一部又は
全部について複数本ずつ共通接続されるように前記リー
ド端子群の他端に形成される電気選別用パッドと、前記
半導体素子用穴に配置され、前記リード端子群の一端に
接続されると共に共通接続された複数本のリードのうち
の任意の１本に出力信号を出力し得る半導体素子とを備
えている。
半導体素子用穴を有する絶縁フィルムと、この絶縁フィ
ルム上に形成され、一端が前記半導体素子用穴に突き出
るようなリード端子群と、前記リード端子群の一部又は
全部について複数本ずつ共通接続されるように前記リー
ド端子群の他端に形成される電気選別用パッドと、前記
半導体素子用穴に配置され、前記リード端子群の一端に
接続されると共に共通接続された複数本のリードのうち
の任意の１本に出力信号を出力し得る半導体素子とを備
えている。
本発明の半導体装置の製造方法は、半導体素子用穴を
有する絶縁フィルムと、この絶縁フィルム上に形成さ
れ、一端が前記半導体素子用穴に突き出るようなリード
端子群と、前記リード端子群の一部又は全部について複
数本ずつ共通接続されるように前記リード端子群の他端
に形成される電気選別用パッドとを有するフィルムキャ
リアテープの前記半導体素子用穴に、前記リード端子群
の一端に接続され、前記リード端子群のうちの任意の１
本に出力信号を出力し得る半導体素子を配置し、前記電
気選別用パッドにテスタの端子を当てて前記半導体素子
のテストを行い、前記電気選別用パットを切り取って前
記リード端子群を互いに分離する、という一連の工程を
備えている。
有する絶縁フィルムと、この絶縁フィルム上に形成さ
れ、一端が前記半導体素子用穴に突き出るようなリード
端子群と、前記リード端子群の一部又は全部について複
数本ずつ共通接続されるように前記リード端子群の他端
に形成される電気選別用パッドとを有するフィルムキャ
リアテープの前記半導体素子用穴に、前記リード端子群
の一端に接続され、前記リード端子群のうちの任意の１
本に出力信号を出力し得る半導体素子を配置し、前記電
気選別用パッドにテスタの端子を当てて前記半導体素子
のテストを行い、前記電気選別用パットを切り取って前
記リード端子群を互いに分離する、という一連の工程を
備えている。
（作用） このような構成によれば、複数本のリード端子に共通
した１つの電気選別用パッドが形成されることになる。
このため、電気選別用パッドを形成するために必要なエ
リアは大幅に縮小され、フィルムキャリヤテープの縮小
化が可能になる。また、出力端子をイネーブル又はディ
スエーブル状態にすることが可能な半導体装置と組み合
わせることにより、半導体素子の端子数よりテスト端子
数の少ないテスタで試験することも可能になる。
した１つの電気選別用パッドが形成されることになる。
このため、電気選別用パッドを形成するために必要なエ
リアは大幅に縮小され、フィルムキャリヤテープの縮小
化が可能になる。また、出力端子をイネーブル又はディ
スエーブル状態にすることが可能な半導体装置と組み合
わせることにより、半導体素子の端子数よりテスト端子
数の少ないテスタで試験することも可能になる。
（実施例） 以下、図面を参照しながら本発明の一実施例について
詳細に説明する。
詳細に説明する。
第１図は本発明の一実施例に係わる半導体装置に使用
するフィルムキャリヤテープを示すものである。また、
第２図は前記第１図に示すフィルムキャリアテープの電
気選別用パッド部分を詳細に示すものである。ここで、
11、11…はリード端子、12、12…は電気選別用パッド、
13は半導体素子用穴、14、14…はスプロケットホール、
15は絶縁テープである。
するフィルムキャリヤテープを示すものである。また、
第２図は前記第１図に示すフィルムキャリアテープの電
気選別用パッド部分を詳細に示すものである。ここで、
11、11…はリード端子、12、12…は電気選別用パッド、
13は半導体素子用穴、14、14…はスプロケットホール、
15は絶縁テープである。
絶縁テープ15の両端には、搬送及び位置決め用スプロ
ケットホール14、14…が形成されている。また、絶縁テ
ープ15の中央部には半導体素子用穴13が形成されてい
る。半導体素子用穴13の周囲には、金属箔を絶縁テープ
15に接着してできる多数のリード端子11、11…が、その
一端を半導体素子用穴13に突き出すようにして形成され
ている。さらに、リード端子11、11…の一部又は全てに
ついて複数本ずつ共通接続されるように、リード端子1
1、11…の他端には共通接続される複数本のリード端子1
1、11…に共通した１つの電気選別用パッド12、12…が
形成されている。
ケットホール14、14…が形成されている。また、絶縁テ
ープ15の中央部には半導体素子用穴13が形成されてい
る。半導体素子用穴13の周囲には、金属箔を絶縁テープ
15に接着してできる多数のリード端子11、11…が、その
一端を半導体素子用穴13に突き出すようにして形成され
ている。さらに、リード端子11、11…の一部又は全てに
ついて複数本ずつ共通接続されるように、リード端子1
1、11…の他端には共通接続される複数本のリード端子1
1、11…に共通した１つの電気選別用パッド12、12…が
形成されている。
具体的には、例えば３本のリード端子11、11…が共通
接続されており、これら３本のリード端子11、11…に共
通して１つの電気選別用パッド12、12…が形成されてい
る。なお、３本のリード端子11、11…が１つの電気選別
用パッド12、12…を共有しているため、電気選別用パッ
ド12、12…を形成するために必要なエリアは、リード端
子11、11…を延長等しなくても十分に確保することがで
きる。
接続されており、これら３本のリード端子11、11…に共
通して１つの電気選別用パッド12、12…が形成されてい
る。なお、３本のリード端子11、11…が１つの電気選別
用パッド12、12…を共有しているため、電気選別用パッ
ド12、12…を形成するために必要なエリアは、リード端
子11、11…を延長等しなくても十分に確保することがで
きる。
即ち、複数本のリード端子11、11…を共通接続するだ
けで電気選別用パッド12、12…を形成できるようにな
り、リード端子11、11…のピッチを広げるためだけのパ
ターンエリアを不要にすることができる。このため、フ
ィルムキャリア半導体装置の機能上から不要となる部分
の面積を従来よりも大幅に縮小することができる。な
お、実際に半導体素子を実装する場合には、リード端子
11、11…のエリアはII−II′（第２図参照）に沿うライ
ンで切り取られることになる。
けで電気選別用パッド12、12…を形成できるようにな
り、リード端子11、11…のピッチを広げるためだけのパ
ターンエリアを不要にすることができる。このため、フ
ィルムキャリア半導体装置の機能上から不要となる部分
の面積を従来よりも大幅に縮小することができる。な
お、実際に半導体素子を実装する場合には、リード端子
11、11…のエリアはII−II′（第２図参照）に沿うライ
ンで切り取られることになる。
一方、本発明に係わるフィルムキャリヤ半導体装置を
テストする場合には、出力端子をイネーブル／ディスエ
ーブルする機能を持った半導体素子と組み合わせること
により、リード端子11、11…上で接続された出力端子の
組のうち、１本のみを順次イネーブル状態にし、その他
をディスエーブル状態にすることで出力信号を電気選別
用パッド12、12…へ取り出すことができる。これによ
り、半導体素子の端子数よりもテスト端子数の少ないテ
スタでも試験することが可能になる。なお、リレー等の
素子は半導体素子とテスタとの間に入れる必要がないた
め、特性や信頼性も向上する。
テストする場合には、出力端子をイネーブル／ディスエ
ーブルする機能を持った半導体素子と組み合わせること
により、リード端子11、11…上で接続された出力端子の
組のうち、１本のみを順次イネーブル状態にし、その他
をディスエーブル状態にすることで出力信号を電気選別
用パッド12、12…へ取り出すことができる。これによ
り、半導体素子の端子数よりもテスト端子数の少ないテ
スタでも試験することが可能になる。なお、リレー等の
素子は半導体素子とテスタとの間に入れる必要がないた
め、特性や信頼性も向上する。
本発明に係わるフィルムキャリア半導体装置は、以下
のようにして製造することができる。まず、半導体素子
用穴13を有する絶縁テープ15と、絶縁テープ15上に形成
され、一端が半導体素子用穴13に突き出るような複数本
のリード端子11、11…と、複数本のリード端子11、11…
の一部又は全部について複数本ずつ共通接続されるよう
に複数本のリード端子11、11…の他端に形成される電気
選別用パッド12、12…とを有するフィルムキャリアテー
プを用意する。
のようにして製造することができる。まず、半導体素子
用穴13を有する絶縁テープ15と、絶縁テープ15上に形成
され、一端が半導体素子用穴13に突き出るような複数本
のリード端子11、11…と、複数本のリード端子11、11…
の一部又は全部について複数本ずつ共通接続されるよう
に複数本のリード端子11、11…の他端に形成される電気
選別用パッド12、12…とを有するフィルムキャリアテー
プを用意する。
このフィルムキャリアテープの半導体素子用穴13に半
導体素子を配置する。この半導体素子は、複数本のリー
ド端子11、11…の一端に接続され、複数本のリード端子
11、11…のうちの任意の１本に出力信号を出力し得る機
能を有している。電気選別用パッド12、12…にテスタの
端子を当てて半導体素子のテストを行う。テストが終了
した後、電気選別用パッド12、12…を切り取って複数本
のリード端子11、11…を互いに分離する。
導体素子を配置する。この半導体素子は、複数本のリー
ド端子11、11…の一端に接続され、複数本のリード端子
11、11…のうちの任意の１本に出力信号を出力し得る機
能を有している。電気選別用パッド12、12…にテスタの
端子を当てて半導体素子のテストを行う。テストが終了
した後、電気選別用パッド12、12…を切り取って複数本
のリード端子11、11…を互いに分離する。
このような製造方法によれば、テストが終了した後に
複数本のリード端子11、11…の他端部を切り取るだけ
で、複数本のリード端子11、11…を互いに分離すること
ができる。しかも、切り取られた部分は、従来よりも大
幅に減っているため、コストの低減に貢献することがで
きる。
複数本のリード端子11、11…の他端部を切り取るだけ
で、複数本のリード端子11、11…を互いに分離すること
ができる。しかも、切り取られた部分は、従来よりも大
幅に減っているため、コストの低減に貢献することがで
きる。
なお、前記実施例では、３本のリード端子11、11…を
その先端で共通接続して電気選別用パッド12、12…とし
たが、共通接続するリード端子11、11…の本数は任意に
決めることが可能である。
その先端で共通接続して電気選別用パッド12、12…とし
たが、共通接続するリード端子11、11…の本数は任意に
決めることが可能である。
［発明の効果］ 以上、説明したように、本発明にフィルムキャリヤ半
導体装置及びその製造方法によれば、次のような効果を
奏する。
導体装置及びその製造方法によれば、次のような効果を
奏する。
複数本のリード端子の先端を共通接続して１つの電気
選別用パッドを形成し、その複数本のリード端子がこれ
を共有することにより、リード端子のピッチを広げるた
めのパターンエリアを不要にすることができる。このた
め、フィルムキャリヤ半導体装置の機能上から不要とな
る部分の面積を従来よりも大幅に縮小できる。即ち、従
来より短い又は幅の狭いフィルムキャリヤテープを使っ
てリード端子のパターンを形成することができ、コスト
を低く押さえることができる。
選別用パッドを形成し、その複数本のリード端子がこれ
を共有することにより、リード端子のピッチを広げるた
めのパターンエリアを不要にすることができる。このた
め、フィルムキャリヤ半導体装置の機能上から不要とな
る部分の面積を従来よりも大幅に縮小できる。即ち、従
来より短い又は幅の狭いフィルムキャリヤテープを使っ
てリード端子のパターンを形成することができ、コスト
を低く押さえることができる。
また、出力端子をイネーブル／ディスエーブル状態に
することができる半導体素子と組み合わせることによ
り、半導体素子の端子数よりもテスト端子数の少ないテ
スタでもテストすることが可能になる。この場合、リレ
ー等の素子を半導体素子とテスタとの間に入れる必要が
ないため、特性や信頼性が向上する。
することができる半導体素子と組み合わせることによ
り、半導体素子の端子数よりもテスト端子数の少ないテ
スタでもテストすることが可能になる。この場合、リレ
ー等の素子を半導体素子とテスタとの間に入れる必要が
ないため、特性や信頼性が向上する。
さらに、複数本のリード端子が１つの電気選別用パッ
ドを共有しているため、外部からのサージ電流に対して
も、各リード端子に分流し、サージ電流に強くなる。
ドを共有しているため、外部からのサージ電流に対して
も、各リード端子に分流し、サージ電流に強くなる。
第１図は本発明の一実施例に係わる半導体装置に使用す
るフィルムキャリヤテープを示す図、第２図は前記第１
図に示すフィルムキャリヤテープの電気選別用パッドを
詳細に示す図、第３図は従来の半導体装置に使用するフ
ィルムキャリヤテープを示す図、第４図は前記第３図に
示すフィルムキャリヤテープの電気選別用パッドを詳細
に示す図である。 11……リード端子、12……は電気選別用パッド、 13……半導体素子用穴、14……はスプロケットホール、 15……絶縁テープ。
るフィルムキャリヤテープを示す図、第２図は前記第１
図に示すフィルムキャリヤテープの電気選別用パッドを
詳細に示す図、第３図は従来の半導体装置に使用するフ
ィルムキャリヤテープを示す図、第４図は前記第３図に
示すフィルムキャリヤテープの電気選別用パッドを詳細
に示す図である。 11……リード端子、12……は電気選別用パッド、 13……半導体素子用穴、14……はスプロケットホール、 15……絶縁テープ。
Claims (2)
- 【請求項１】半導体素子用穴を有する絶縁フィルムと、
この絶縁フィルム上に形成され、一端が前記半導体素子
用穴に突き出るようなリード端子群と、前記リード端子
群の一部又は全部について複数本ずつ共通接続されるよ
うに前記リード端子群の他端に形成される電気選別用パ
ッドと、前記半導体素子用穴に配置され、前記リード端
子群の一端に接続されると共に共通接続された複数本の
リードのうちの任意の１本に出力信号を出力し得る半導
体素子とを具備することを特徴とする半導体装置。 - 【請求項２】半導体素子用穴を有する絶縁フィルムと、
この絶縁フィルム上に形成され、一端が前記半導体素子
用穴に突き出るようなリード端子群と、前記リード端子
群の一部又は全部について複数本ずつ共通接続されるよ
うに前記リード端子群の他端に形成される電気選別用パ
ッドとを有するフィルムキャリアテープの前記半導体素
子用穴に、前記リード端子群の一端に接続され、前記リ
ード端子群のうちの任意の１本に出力信号を出力し得る
半導体素子を配置し、前記電気選別用パッドにテスタの
端子を当てて前記半導体素子のテストを行い、前記電気
選別用パッドを切り取って前記リード端子群を互いに分
離することを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1216595A JPH088287B2 (ja) | 1989-08-23 | 1989-08-23 | 半導体装置及びその製造方法 |
| US07/560,177 US5132614A (en) | 1989-08-03 | 1990-07-31 | Semiconductor device and method and apparatus for testing the same |
| EP90114965A EP0414014B1 (en) | 1989-08-03 | 1990-08-03 | Semiconductor device and method of testing the same |
| DE69022925T DE69022925T2 (de) | 1989-08-03 | 1990-08-03 | Halbleiteranordnung und Verfahren zum Test derselben. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1216595A JPH088287B2 (ja) | 1989-08-23 | 1989-08-23 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0380554A JPH0380554A (ja) | 1991-04-05 |
| JPH088287B2 true JPH088287B2 (ja) | 1996-01-29 |
Family
ID=16690886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1216595A Expired - Fee Related JPH088287B2 (ja) | 1989-08-03 | 1989-08-23 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088287B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62268135A (ja) * | 1986-05-16 | 1987-11-20 | Citizen Watch Co Ltd | 半導体装置 |
| JPH0249713Y2 (ja) * | 1986-09-18 | 1990-12-27 | ||
| JPS6387749A (ja) * | 1986-09-30 | 1988-04-19 | Nec Corp | 半導体装置 |
-
1989
- 1989-08-23 JP JP1216595A patent/JPH088287B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0380554A (ja) | 1991-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5002895A (en) | Wire bonding method with a frame, for connecting an electronic component for testing and mounting | |
| JPH1144732A (ja) | マルチチップモジュール | |
| US4223337A (en) | Semiconductor integrated circuit with electrode pad suited for a characteristic testing | |
| US4558345A (en) | Multiple connection bond pad for an integrated circuit device and method of making same | |
| EP0295007A3 (en) | Film carrier, method for manufacturing a semiconductor device utilizing the same and an associated tester | |
| US6300577B1 (en) | Film carrier and method of burn-in testing | |
| JPH088287B2 (ja) | 半導体装置及びその製造方法 | |
| JP3130769B2 (ja) | 半導体装置 | |
| JP2967603B2 (ja) | テープオートメイテッドボンディング半導体装置 | |
| JPH05226414A (ja) | Ｔａｂ−集積回路の製造方法およびその製造方法のためのｔａｂテープ | |
| JPH06104316A (ja) | フィルムキャリアテ−プ | |
| JPS60247303A (ja) | 電力分配器 | |
| JPH01198051A (ja) | 半導体集積回路 | |
| JP2710357B2 (ja) | 集積回路装置 | |
| JP2001345364A (ja) | モニター用抵抗素子及び抵抗素子相対精度測定方法 | |
| JPH0225234Y2 (ja) | ||
| JPS62265731A (ja) | リ−ドフレ−ム | |
| JPS5847717Y2 (ja) | プリント基板装置 | |
| JP2996219B2 (ja) | 半導体装置のテスト方法及びテスト治具 | |
| JPH04359172A (ja) | 高周波ｉｃ用特性試験治具 | |
| JPH01298665A (ja) | 補助端子付きピン・グリット・アレイソケット | |
| JPH0636580Y2 (ja) | 半導体集積回路 | |
| JPH04158562A (ja) | 半導体装置、それに用いるリードフレーム、半導体装置の製造方法および半導体装置の検査方法 | |
| JPH05251519A (ja) | 半導体デバイス測定用テスター | |
| JPS63173342A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |