JPH038079Y2 - - Google Patents
Info
- Publication number
- JPH038079Y2 JPH038079Y2 JP10988083U JP10988083U JPH038079Y2 JP H038079 Y2 JPH038079 Y2 JP H038079Y2 JP 10988083 U JP10988083 U JP 10988083U JP 10988083 U JP10988083 U JP 10988083U JP H038079 Y2 JPH038079 Y2 JP H038079Y2
- Authority
- JP
- Japan
- Prior art keywords
- active element
- winding
- active
- diode
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 27
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000005284 excitation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 102100022749 Aminopeptidase N Human genes 0.000 description 2
- 101000757160 Homo sapiens Aminopeptidase N Proteins 0.000 description 2
- 101000946889 Homo sapiens Monocyte differentiation antigen CD14 Proteins 0.000 description 2
- 102100035877 Monocyte differentiation antigen CD14 Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
この考案は、外来ノイズに影響を受けないよう
にしたスイツチング回路に関する。
にしたスイツチング回路に関する。
第１図は従来のこのスイツチング回路の一例を
示す回路図である。この第１図において、トラン
ジスタTR１とTR４，TR２とTR３とによりそ
れぞれ組みをなして交互にスイツチングするよう
になつている。入力端子t1とt4t2とt3はそれぞれ
トランジスタTR１とTR４，TR２とTR３のゲ
ートに接続され、トランジスタTR１のソースと
トランジスタTR４のドレイン間には３巻線のト
ランスＴの入力巻線としての巻線Ｔ１が接続され
ている。
示す回路図である。この第１図において、トラン
ジスタTR１とTR４，TR２とTR３とによりそ
れぞれ組みをなして交互にスイツチングするよう
になつている。入力端子t1とt4t2とt3はそれぞれ
トランジスタTR１とTR４，TR２とTR３のゲ
ートに接続され、トランジスタTR１のソースと
トランジスタTR４のドレイン間には３巻線のト
ランスＴの入力巻線としての巻線Ｔ１が接続され
ている。
同様にして、トランジスタTR２のドレインと
トランジスタTR３のソース間にはトランスＴの
入力巻線としての巻線Ｔ２が接続されている。ト
ランスＴの出力巻線としての巻線Ｔ３の一端はア
ースされ、他端は出力端子t5に接続されている。
トランジスタTR１とTR３のドレインは電源端
子t6に接続されている。電源端子t6には＋VDDの
電圧が印加されている。トランジスタTR２と
TR４のソースはアースされている。
トランジスタTR３のソース間にはトランスＴの
入力巻線としての巻線Ｔ２が接続されている。ト
ランスＴの出力巻線としての巻線Ｔ３の一端はア
ースされ、他端は出力端子t5に接続されている。
トランジスタTR１とTR３のドレインは電源端
子t6に接続されている。電源端子t6には＋VDDの
電圧が印加されている。トランジスタTR２と
TR４のソースはアースされている。
また、トランジスタTR１〜TR４のドレイン
とソース間にはそれぞれダイオードCD１〜CD４
が接続されている。これらのダイオードCD１〜
CD４はそれぞれトランジスタTR１〜TR４が逆
流するのを防止するためのものである。
とソース間にはそれぞれダイオードCD１〜CD４
が接続されている。これらのダイオードCD１〜
CD４はそれぞれトランジスタTR１〜TR４が逆
流するのを防止するためのものである。
さらに電源端子t6とトランジスタＴの巻線Ｔ２
の一端間、電源端子t6とトランスＴの巻線Ｔ１の
他端間にはそれぞれダイオードCD５，CD６が接
続され巻線Ｔ１の一端、巻線Ｔ２の他端はそれぞ
れダイオードCD７，CD８を介して接地されてい
る。これらのダイオードCD５，CD６，CD７，
CD８はそれぞれスイツチング動作切換時に巻線
Ｔ２あるいはＴ１に蓄積されたエネルギを放出す
るためのものである。
の一端間、電源端子t6とトランスＴの巻線Ｔ１の
他端間にはそれぞれダイオードCD５，CD６が接
続され巻線Ｔ１の一端、巻線Ｔ２の他端はそれぞ
れダイオードCD７，CD８を介して接地されてい
る。これらのダイオードCD５，CD６，CD７，
CD８はそれぞれスイツチング動作切換時に巻線
Ｔ２あるいはＴ１に蓄積されたエネルギを放出す
るためのものである。
このような従来のスイツチング回路において、
入力端子t1とt4に同相の入力信号が加えられて、
トランジスタTR１とTR４が同相に励振される。
入力端子t1とt4に同相の入力信号が加えられて、
トランジスタTR１とTR４が同相に励振される。
また、入力端子t2とt3には逆相の入力信号が加
えられて、トランジスタTR２とTR３は逆相で
励振される。
えられて、トランジスタTR２とTR３は逆相で
励振される。
トランジスタTR１とTR４がオンのとき、ト
ランジスタTR２とTR３はオフであり、また逆
に、トランジスタTR１とTR４がオフのときは、
トランジスタTR２とTR３はオンとなると云う
動作をする。
ランジスタTR２とTR３はオフであり、また逆
に、トランジスタTR１とTR４がオフのときは、
トランジスタTR２とTR３はオンとなると云う
動作をする。
ところが、現在入手できるパワーMOSFETで
このようなスイツチング回路を構成すると、外来
サージにより故障をすることが判明した。それ
も、逆方向のサージに対して弱いことがわかつ
た。それはMOSFETが逆電流に弱いからであ
る。
このようなスイツチング回路を構成すると、外来
サージにより故障をすることが判明した。それ
も、逆方向のサージに対して弱いことがわかつ
た。それはMOSFETが逆電流に弱いからであ
る。
〔考案の目的〕
この考案は、上記従来の欠点を除去するために
なされたもので、外来サージに対しても故障を発
生しないスイツチング回路を提供することを目的
とする。
なされたもので、外来サージに対しても故障を発
生しないスイツチング回路を提供することを目的
とする。
この考案のスイツチング回路は２組ずつの能動
素子に交互にスイツチング作用を行わせ、２組の
能動素子間にそれぞれ３巻線のトランスの入力側
の巻線と順方向にのみ電流が流れるようにダイオ
ードとを直列にして挿入したものである。
素子に交互にスイツチング作用を行わせ、２組の
能動素子間にそれぞれ３巻線のトランスの入力側
の巻線と順方向にのみ電流が流れるようにダイオ
ードとを直列にして挿入したものである。
以下、この考案のスイツチング回路の実施例に
ついて図面に基づき説明する。第２図及び第３図
はそれぞれその実施例の構成を示す回路図であ
る。この実施例の説明に際し重複を避けるため
に、第１図と同一部分には同一符号を付してその
説明を省略し、第１図とは異なる部分を重点的に
述べることにする。
ついて図面に基づき説明する。第２図及び第３図
はそれぞれその実施例の構成を示す回路図であ
る。この実施例の説明に際し重複を避けるため
に、第１図と同一部分には同一符号を付してその
説明を省略し、第１図とは異なる部分を重点的に
述べることにする。
この第２図及び第３図を第１図と比較しても明
らかなように、第２図及び第３図では第１図の回
路構成に新たにダイオードCD９〜CD１２及びコ
ンデンサＣ１，Ｃ２が付加され、かつダイオード
CD５〜CD８が除かれている点が異なるものであ
り、この考案の特徴をなす部分である。すなわ
ち、各トランジスタに直列にCD９〜CD１２が図
示の極性に接続されている。
らかなように、第２図及び第３図では第１図の回
路構成に新たにダイオードCD９〜CD１２及びコ
ンデンサＣ１，Ｃ２が付加され、かつダイオード
CD５〜CD８が除かれている点が異なるものであ
り、この考案の特徴をなす部分である。すなわ
ち、各トランジスタに直列にCD９〜CD１２が図
示の極性に接続されている。
上記のダイオードCD９〜CD１２は逆電流が巻
線Ｔ２，Ｔ１をそれぞれ通してトランジスタTR
１とTR４，TR２とTR３に流れるのを阻止する
ためのものである。したがつて、逆方向の外来サ
ージが到来しても、この外来サージによる逆方向
の電流はダイオードCD９〜CD１２で阻止され
る。これにより、トランジスタTR１とTR４，
TR２とTR３に逆電流が流れなくなり、耐力が
数倍向上することになる。これはMOSFET、す
なわち、トランジスタTR１とTR４，TR２と
TR３の内部に作られたＰ−Ｎジヤンクシヨンの
耐力がダイオードCD９〜CD１２によつて補われ
たからである。
線Ｔ２，Ｔ１をそれぞれ通してトランジスタTR
１とTR４，TR２とTR３に流れるのを阻止する
ためのものである。したがつて、逆方向の外来サ
ージが到来しても、この外来サージによる逆方向
の電流はダイオードCD９〜CD１２で阻止され
る。これにより、トランジスタTR１とTR４，
TR２とTR３に逆電流が流れなくなり、耐力が
数倍向上することになる。これはMOSFET、す
なわち、トランジスタTR１とTR４，TR２と
TR３の内部に作られたＰ−Ｎジヤンクシヨンの
耐力がダイオードCD９〜CD１２によつて補われ
たからである。
また、巻線Ｔ１，Ｔ２のエネルギーを抜くため
のダイオードCD５〜CD８を除いて、ダイオード
CD１３，CD１４を介してダイオードCD１〜CD
４にエネルギーを抜くようにしてダイオード数を
節約し、かつ耐圧の低いダイオードをダイオード
CD１３，CD１４にあてることができる。またコ
ンデンサＣ１，Ｃ２は巻線Ｔ１−Ｔ２間に生じる
浮遊容量の影響をなくすために挿入したコンデン
サである。
のダイオードCD５〜CD８を除いて、ダイオード
CD１３，CD１４を介してダイオードCD１〜CD
４にエネルギーを抜くようにしてダイオード数を
節約し、かつ耐圧の低いダイオードをダイオード
CD１３，CD１４にあてることができる。またコ
ンデンサＣ１，Ｃ２は巻線Ｔ１−Ｔ２間に生じる
浮遊容量の影響をなくすために挿入したコンデン
サである。
以上のように、この考案のスイツチング回路に
よれば、２組ずつの能動素子に交互にスイツチン
グ動作を行わせ、２組の能動素子間にそれぞれ３
巻線のトランスの入力巻線と順方向の電流のみを
流すダイオードとを直列に挿入するようにしたの
で、各能動素子における逆方向の外来サージに対
しての故障が防止できる効果を奏するものであ
る。
よれば、２組ずつの能動素子に交互にスイツチン
グ動作を行わせ、２組の能動素子間にそれぞれ３
巻線のトランスの入力巻線と順方向の電流のみを
流すダイオードとを直列に挿入するようにしたの
で、各能動素子における逆方向の外来サージに対
しての故障が防止できる効果を奏するものであ
る。
第１図は従来のスイツチング回路の回路図、第
２図及び第３図はそれぞれこの考案のスイツチン
グ回路の実施例を示す回路図である。 TR１〜TR４……トランジスタ、CD５〜CD
１２……ダイオード、Ｔ……トランス。
２図及び第３図はそれぞれこの考案のスイツチン
グ回路の実施例を示す回路図である。 TR１〜TR４……トランジスタ、CD５〜CD
１２……ダイオード、Ｔ……トランス。
Claims (1)
- 【実用新案登録請求の範囲】 互いに同相の第１、第２の入力信号により励振
されてスイツチング作動を行う第１、第２の能動
素子と、 上記第１、第２の入力信号とは逆相の第３、第
４の入力信号により励振されて上記第１、第２の
能動素子とは逆のスイツチング作動を行う第３、
第４の能動素子と、 上記第１、第２の能動素子の間に第１の巻線を
挿入し、上記第３、第４の能動素子の間に第２の
巻線を挿入して、上記第１の能動素子からの電流
が第１の巻線を介して第２の能動素子へ流れ、上
記第３の能動素子からの電流が第２の巻線を介し
て第４の能動素子へ流れることにより励振して、
第３の巻線に励振電流を流し、これをスイツチン
グ出力とする３巻線トランスと、 上記第１の巻線の上記第１の能動素子側の接続
端にカソード、上記第２の巻線の上記第４の能動
素子側の接続端にアノードが接続される第１のダ
イオードと、 上記第２の巻線の上記第３の能動素子側の接続
端にカソード、上記第１の巻線の上記第２の能動
素子側の接続端にアノードが接続される第２のダ
イオードと、 上記第１、第２のダイオードにそれぞれ並列接
続される第１、第２のコンデンサと、 上記第１、第２の能動素子に直列に接続され、
第１の能動素子から第２の能動素子への方向にの
み電流を流す第３のダイオードと、 上記第３、第４の能動素子に直列に接続され、
第３の能動素子から第４の能動素子への方向にの
み電流を流す第４のダイオードと、 よりなるスイツチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10988083U JPS6018691U (ja) | 1983-07-15 | 1983-07-15 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10988083U JPS6018691U (ja) | 1983-07-15 | 1983-07-15 | スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6018691U JPS6018691U (ja) | 1985-02-08 |
| JPH038079Y2 true JPH038079Y2 (ja) | 1991-02-27 |
Family
ID=30255781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10988083U Granted JPS6018691U (ja) | 1983-07-15 | 1983-07-15 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6018691U (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0659011B2 (ja) * | 1985-06-27 | 1994-08-03 | 株式会社東芝 | モータ駆動回路の保護回路 |
| JP2711315B2 (ja) * | 1987-05-07 | 1998-02-10 | ニシム電子工業株式会社 | スイッチング電源装置 |
| US4860189A (en) * | 1988-03-21 | 1989-08-22 | International Business Machines Corp. | Full bridge power converter circuit |
-
1983
- 1983-07-15 JP JP10988083U patent/JPS6018691U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6018691U (ja) | 1985-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5991182A (en) | Active rectifier having minimal energy losses | |
| JPS6027227A (ja) | 半導体集積回路装置 | |
| WO2014171190A1 (ja) | レベルシフト回路 | |
| US4626715A (en) | MOS FET amplifier output stage | |
| JPH038079Y2 (ja) | ||
| EP0350461A2 (en) | CMOS logic circuit for high voltage operation | |
| US3509446A (en) | Full-wave rectifying monolithic integrated circuit | |
| US5444291A (en) | Integrated bridge device for optimizing conduction power losses | |
| JP2638625B2 (ja) | Ｍｏｓ−ｆｅｔゲート駆動回路 | |
| JP2598794B2 (ja) | Ｍｏｓ・ｉｃの入力チャンネル | |
| US4105957A (en) | Full wave bridge power inverter | |
| CN222484556U (zh) | 一种llc同步整流电路 | |
| CN214901304U (zh) | 快速启动电路 | |
| JP3231003B2 (ja) | 電気回路 | |
| JPS60254823A (ja) | 半導体集積回路装置 | |
| SU416878A1 (ja) | ||
| JPS6135635B2 (ja) | ||
| JP4893007B2 (ja) | 交流スイッチ | |
| JPH077955A (ja) | 整流回路 | |
| JPS63111718A (ja) | 半導体集積回路 | |
| JP2904326B2 (ja) | 相補型電界効果トランジスタ論理回路 | |
| CN120474536A (zh) | 一种耗尽型开关器件的多电平直驱电路 | |
| JPH0267816A (ja) | インバータ装置 | |
| SU1198686A1 (ru) | Транзисторный ключ перемен,ηογο тока | |
| JPH07131329A (ja) | 出力バッファ |