JPH0382362A - ゲート駆動回路 - Google Patents
ゲート駆動回路Info
- Publication number
- JPH0382362A JPH0382362A JP21608989A JP21608989A JPH0382362A JP H0382362 A JPH0382362 A JP H0382362A JP 21608989 A JP21608989 A JP 21608989A JP 21608989 A JP21608989 A JP 21608989A JP H0382362 A JPH0382362 A JP H0382362A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- emitter
- voltage
- igbt
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、制御回路からのオン・オフ信号を絶縁変換し
てＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）の
ゲート・エミッタ間に供給するゲート駆動回路に関する
。
てＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）の
ゲート・エミッタ間に供給するゲート駆動回路に関する
。
（従来の技術）
従来、この種のゲート駆動回路としては第２図に示す回
路構成のものがよく知られている。すなわち第２図にお
いて、パルストランス３の１次巻線の一方の端子は電源
Ｖｃｃに、他方の端子は制御回路からの制御信号が加え
られるスイッチ１に、また、１次巻線間にはパルストラ
ンスリセット回路２が接続されており、パルストランス
３の２次巻線にゲート廓動用電圧を発生させるようにな
っている。
路構成のものがよく知られている。すなわち第２図にお
いて、パルストランス３の１次巻線の一方の端子は電源
Ｖｃｃに、他方の端子は制御回路からの制御信号が加え
られるスイッチ１に、また、１次巻線間にはパルストラ
ンスリセット回路２が接続されており、パルストランス
３の２次巻線にゲート廓動用電圧を発生させるようにな
っている。
パルストランス３の２次巻線の一方の端子と工ＧＢＴ７
のゲート間にはダイオード５，９及び抵抗６の直列回路
が接続され、またダイオード５と並列に抵抗４が接続さ
れていると共に、ダイオード５，９の接続点にはＰＮＰ
トランジスタ１３のベースと抵抗ＩＯの一端とが接続
されている。更に。
のゲート間にはダイオード５，９及び抵抗６の直列回路
が接続され、またダイオード５と並列に抵抗４が接続さ
れていると共に、ダイオード５，９の接続点にはＰＮＰ
トランジスタ１３のベースと抵抗ＩＯの一端とが接続
されている。更に。
ダイオード９と抵抗６との接続点にはＰＮＰ トランジ
スタ１２のエミッタと、抵抗１１を介して前記トランジ
スタ１３のエミッタとが接続され、トランジスタ１２の
ベースはトランジスタ１３のエミッタに接続されている
。そして、パルストランス３の２次巻線の他方の端子と
、抵抗１０の他端と、トランジスタ１２．１３のコレク
タとはＩＧＢＴ７のエミッタに接続されている。
スタ１２のエミッタと、抵抗１１を介して前記トランジ
スタ１３のエミッタとが接続され、トランジスタ１２の
ベースはトランジスタ１３のエミッタに接続されている
。そして、パルストランス３の２次巻線の他方の端子と
、抵抗１０の他端と、トランジスタ１２．１３のコレク
タとはＩＧＢＴ７のエミッタに接続されている。
このような構成において、制御信号によりスイッチｌを
オンさせるとパルストランス３の２次巻線に電圧が誘起
され、ダイオード５，９及び抵抗６を通してＩＧＢＴ７
のゲート・エミッタ間容量８が充電され、ＩＧＢＴ７が
オンする。次に、スイッチ１がオフするとパルストラン
ス３の２次巻線にはオン時とは逆極性のリセット電圧が
発生し。
オンさせるとパルストランス３の２次巻線に電圧が誘起
され、ダイオード５，９及び抵抗６を通してＩＧＢＴ７
のゲート・エミッタ間容量８が充電され、ＩＧＢＴ７が
オンする。次に、スイッチ１がオフするとパルストラン
ス３の２次巻線にはオン時とは逆極性のリセット電圧が
発生し。
このリセット電圧とＩＧＢＴ７のゲート・エミッタ間容
量８に蓄積されている電荷とにより、ダーリントン接続
されたトランジスタ１３．１２にベース電流が流れ、ま
ず最初に前段のトランジスタ１３がオンする。このトラ
ンジスタ１３のオンにより、後段のトランジスタ１２の
ベース電流が増加してトランジスタ１２がオンする。こ
の結果、ＩＧＢＴ７のゲート・エミッタ間容量８に蓄積
されている電荷は、抵抗６、トランジスタ１２のエミッ
タ、コレクタの経路で放電され、ＩＧＢＴ７がオフする
。
量８に蓄積されている電荷とにより、ダーリントン接続
されたトランジスタ１３．１２にベース電流が流れ、ま
ず最初に前段のトランジスタ１３がオンする。このトラ
ンジスタ１３のオンにより、後段のトランジスタ１２の
ベース電流が増加してトランジスタ１２がオンする。こ
の結果、ＩＧＢＴ７のゲート・エミッタ間容量８に蓄積
されている電荷は、抵抗６、トランジスタ１２のエミッ
タ、コレクタの経路で放電され、ＩＧＢＴ７がオフする
。
（発明が解決しようとする課題）
上述した従来のゲート駆動回路において、制御回路から
のオンまたはオフ信号により、ＩＧＢＴがターンオンま
たはターンオフ動作を完了するまでの時間（ターンオン
タイムまたはターンオフタイム）を短くするためにゲー
ト抵抗６を小さくしていくと、ターンオンまたはターン
オフ時のＩＧＢＴ７のコレクタ電流の変化率ｄ Ｉ／ｄ
ｔまたは−ｄ Ｉ／ｄ ｔの最大値が大きくなる。そ
の結果、ターンオフ時には、ＩＧＢＴ７のコレクタ・エ
ミッタ間電圧のハネ上がりが大きくなり、また、ターン
オン時には、ＩＧＢＴ７をインバータやチョッパ等の電
力変換装置に用いている場合に、このＩＧＢＴ７に直列
に接続されている他の半導体素子におけるハネ上がり電
圧が大きくなってしまう。
のオンまたはオフ信号により、ＩＧＢＴがターンオンま
たはターンオフ動作を完了するまでの時間（ターンオン
タイムまたはターンオフタイム）を短くするためにゲー
ト抵抗６を小さくしていくと、ターンオンまたはターン
オフ時のＩＧＢＴ７のコレクタ電流の変化率ｄ Ｉ／ｄ
ｔまたは−ｄ Ｉ／ｄ ｔの最大値が大きくなる。そ
の結果、ターンオフ時には、ＩＧＢＴ７のコレクタ・エ
ミッタ間電圧のハネ上がりが大きくなり、また、ターン
オン時には、ＩＧＢＴ７をインバータやチョッパ等の電
力変換装置に用いている場合に、このＩＧＢＴ７に直列
に接続されている他の半導体素子におけるハネ上がり電
圧が大きくなってしまう。
このため、ゲート抵抗６の調節によってターンオンタイ
ムまたはターンオフタイムを短くしようとしても限界が
あった。
ムまたはターンオフタイムを短くしようとしても限界が
あった。
一方、ゲート抵抗６を大きくすればハネ上がり電圧を抑
制することができるが、そうするとターンオンタイムま
たはターンオフタイムが長くなってしまい、このＩＧＢ
Ｔ７をインバータやチョッパ等の電力変換装置に用いた
場合にその制御性能が低下してしまうという問題があっ
た。
制することができるが、そうするとターンオンタイムま
たはターンオフタイムが長くなってしまい、このＩＧＢ
Ｔ７をインバータやチョッパ等の電力変換装置に用いた
場合にその制御性能が低下してしまうという問題があっ
た。
本発明は上記問題点を解決するために提案されたもので
、その目的とするところは、ＩＧＢＴのターンオンタイ
ムまたはターンオフタイムの短縮により各種電力変換装
置の制御性能を６向上させ、しかもターンオンまたはタ
ーンオフ時におけるハネ上がり電圧の抑制を可能にした
ゲート駆動回路を提供することにある。
、その目的とするところは、ＩＧＢＴのターンオンタイ
ムまたはターンオフタイムの短縮により各種電力変換装
置の制御性能を６向上させ、しかもターンオンまたはタ
ーンオフ時におけるハネ上がり電圧の抑制を可能にした
ゲート駆動回路を提供することにある。
（課題を解決するための手段）
上記目的を達成するため、本発明は、ツェナーダイオー
ドとコンデンサとの直列回路をＩＧＢＴのゲート・エミ
ッタ間に接続したものである。ここで、ツェナーダイオ
ードのツェナー電圧をＩＧＢＴのゲート・エミッタ間電
圧のしきい値の近辺に選び、またＩＧＢＴのオン期間に
おけるゲート・エミッタ間電圧の定常値を、前記ツェナ
ー電圧としきい値電圧との和の近辺に選ぶ、そして、ツ
ェナーダイオードと直列に接続されるコンデンサの容量
値を、ＩＧＢＴのゲート・エミッタ間容量値に対して十
分に大きな値とするものである。
ドとコンデンサとの直列回路をＩＧＢＴのゲート・エミ
ッタ間に接続したものである。ここで、ツェナーダイオ
ードのツェナー電圧をＩＧＢＴのゲート・エミッタ間電
圧のしきい値の近辺に選び、またＩＧＢＴのオン期間に
おけるゲート・エミッタ間電圧の定常値を、前記ツェナ
ー電圧としきい値電圧との和の近辺に選ぶ、そして、ツ
ェナーダイオードと直列に接続されるコンデンサの容量
値を、ＩＧＢＴのゲート・エミッタ間容量値に対して十
分に大きな値とするものである。
（作用）
本発明によれば、ＩＧＢＴのゲート抵抗（抵抗値Ｒｇ）
を小さくした場合、ＩＧＢＴのターンオン時にそのゲー
ト・エミッタ間容量を充電する過程において、ゲート・
エミッタ間電圧Ｖ（ｌがツェナー電圧Ｖｚに達するまで
は、ゲート抵抗値Ｒｇとゲート・エミッタ間容量値Ｃｉ
ｓ ｓとによって決まる時定数（Ｒｌｃｉｓｓ）によ
り、ゲート・エミッタ間容量が急速に充電される。そし
て、ゲート・エミッタ間電圧Ｖｏｇがツェナー電圧Ｖｚ
を越えると、ツェナーダイオードを通してこれに直列接
続されたコンデンサに対しても充電が開始される。この
ため、ゲート・エミッタ間容量は、その容量値ＣＸ５ｓ
と前記コンデンサの容量値Ｃｚとの和と、ゲート抵抗値
Ｒｇとによって決まる時定数（Ｒｇ（Ｃｉｓｓ＋Ｃｚ）
）で緩やかに充電される。
を小さくした場合、ＩＧＢＴのターンオン時にそのゲー
ト・エミッタ間容量を充電する過程において、ゲート・
エミッタ間電圧Ｖ（ｌがツェナー電圧Ｖｚに達するまで
は、ゲート抵抗値Ｒｇとゲート・エミッタ間容量値Ｃｉ
ｓ ｓとによって決まる時定数（Ｒｌｃｉｓｓ）によ
り、ゲート・エミッタ間容量が急速に充電される。そし
て、ゲート・エミッタ間電圧Ｖｏｇがツェナー電圧Ｖｚ
を越えると、ツェナーダイオードを通してこれに直列接
続されたコンデンサに対しても充電が開始される。この
ため、ゲート・エミッタ間容量は、その容量値ＣＸ５ｓ
と前記コンデンサの容量値Ｃｚとの和と、ゲート抵抗値
Ｒｇとによって決まる時定数（Ｒｇ（Ｃｉｓｓ＋Ｃｚ）
）で緩やかに充電される。
この時、ツェナー電圧Ｖｚはゲート・エミッタ間電圧の
しきい値Ｖａｔ＜丁ｈ）に近い値であるため、制御回路
からオン信号が出力されてからゲート・エミッタ間電圧
Ｖａｇがしきい値ＶＧＩ＋（丁ｈ）に到達してＩＧＥＴ
が実際にターンオンし始めるまでの時間を短くすること
ができる。更に、その後はゲート・エミッタ間容量の充
電速度が緩やかになって安定化するため、ＩＧＢＴのコ
レクタ電流のｄＩ／ｄｔの最大値を抑制するように作用
する。
しきい値Ｖａｔ＜丁ｈ）に近い値であるため、制御回路
からオン信号が出力されてからゲート・エミッタ間電圧
Ｖａｇがしきい値ＶＧＩ＋（丁ｈ）に到達してＩＧＥＴ
が実際にターンオンし始めるまでの時間を短くすること
ができる。更に、その後はゲート・エミッタ間容量の充
電速度が緩やかになって安定化するため、ＩＧＢＴのコ
レクタ電流のｄＩ／ｄｔの最大値を抑制するように作用
する。
次に、ＩＧＢＴのターンオフ時にそのゲート・エミッタ
間容量に蓄えられた電荷を放電する過程において、ゲー
ト・エミッタ間電圧ＶＯＲがツ、エナーダイオードに直
列接続されたコンデンサの電圧（ＩＧＢＴのオン期間中
にＶＧＨの定常値とツェナーダイオードのツェナー電圧
Ｖｚとの差電圧に充電されている）に達するまでは、ゲ
ート抵抗値Ｒｇとゲート・エミッタ間容量値Ｃ１５ｓと
で決まる時定数（Ｒｇ−Ｃｉｓｓ）により急速に放電さ
れる。
間容量に蓄えられた電荷を放電する過程において、ゲー
ト・エミッタ間電圧ＶＯＲがツ、エナーダイオードに直
列接続されたコンデンサの電圧（ＩＧＢＴのオン期間中
にＶＧＨの定常値とツェナーダイオードのツェナー電圧
Ｖｚとの差電圧に充電されている）に達するまでは、ゲ
ート抵抗値Ｒｇとゲート・エミッタ間容量値Ｃ１５ｓと
で決まる時定数（Ｒｇ−Ｃｉｓｓ）により急速に放電さ
れる。
そして、ゲート・エミッタ間電圧ＶＧＩ＋が前記コンデ
ンサの電圧よりも低くなると、ツェナーダイオードを通
して前記コンデンサからの放電も始まる。このため、ゲ
ート・エミッタ間容量の放電は、前記充電時と同様の時
定数（Ｒｇ（Ｃｉｓｓ＋ Ｃｚ ））に従って緩やかに
行なわれる。この時、前記コンデンサが充電されていた
電圧は、ゲート・エミッタ間電圧のしきい値Ｖｏｇ（ｒ
ｈ＞に近い値であるため、制御回路からオフ信号が出力
されてからゲート電圧ＶａＩ＋がしきい値ＶｏｇりＴｈ
）ＩＣ到達して、ＩＧＢＴが実際にターンオフし始める
までの時間を短くすることができる。更に、その後はゲ
ート・エミッタ間容量の放電速度が緩やかになって安定
化するため、ＩＧＢＴのコレクタ電流の−ｄＩ／ｄｔの
最大値を抑制するように作用する。
ンサの電圧よりも低くなると、ツェナーダイオードを通
して前記コンデンサからの放電も始まる。このため、ゲ
ート・エミッタ間容量の放電は、前記充電時と同様の時
定数（Ｒｇ（Ｃｉｓｓ＋ Ｃｚ ））に従って緩やかに
行なわれる。この時、前記コンデンサが充電されていた
電圧は、ゲート・エミッタ間電圧のしきい値Ｖｏｇ（ｒ
ｈ＞に近い値であるため、制御回路からオフ信号が出力
されてからゲート電圧ＶａＩ＋がしきい値ＶｏｇりＴｈ
）ＩＣ到達して、ＩＧＢＴが実際にターンオフし始める
までの時間を短くすることができる。更に、その後はゲ
ート・エミッタ間容量の放電速度が緩やかになって安定
化するため、ＩＧＢＴのコレクタ電流の−ｄＩ／ｄｔの
最大値を抑制するように作用する。
（実施例）
以下、図に沿って本発明の一実施例を説明する。
第１図はこの実施例の構成を示すものであり、第２図と
同一の構成要素には同一の符号を付して詳述を省略し、
以下、異なる部分を中心に説明する。
同一の構成要素には同一の符号を付して詳述を省略し、
以下、異なる部分を中心に説明する。
すなわち第１図において、ＩＧＢＴ７のゲート・エミッ
タ間にはツェナーダイオード１４とコンデンサ１５との
直列回路が接続されており、ツェナーダイオード１４の
カソードがＩＧＢＴ７のゲートに接続されている。
タ間にはツェナーダイオード１４とコンデンサ１５との
直列回路が接続されており、ツェナーダイオード１４の
カソードがＩＧＢＴ７のゲートに接続されている。
ここで、ツェナーダイオード１４のツェナー電圧Ｖｚは
、ＩＧＢＴ７のゲート・エミッタ間電圧ＶａＥのしきい
値ＶａＩ！＜Ｔｈ）の近辺の値を選ぶこととし、また、
ＩＧＢＴ７のオン期間におけるゲート・エミッタ間電圧
■ＧＥの定常値は、前記ツェナー電圧Ｖｚとしきい値電
圧Ｖａｇ（Ｔｈ＋との和の近辺の値を選ぶこととする。
、ＩＧＢＴ７のゲート・エミッタ間電圧ＶａＥのしきい
値ＶａＩ！＜Ｔｈ）の近辺の値を選ぶこととし、また、
ＩＧＢＴ７のオン期間におけるゲート・エミッタ間電圧
■ＧＥの定常値は、前記ツェナー電圧Ｖｚとしきい値電
圧Ｖａｇ（Ｔｈ＋との和の近辺の値を選ぶこととする。
そして、コンデンサ１５の容量値は、ＩＧＢＴ７のゲー
ト・エミッタ間容量８の容量値Ｃ１５ｓに対して十分に
大きな容量とする。
ト・エミッタ間容量８の容量値Ｃ１５ｓに対して十分に
大きな容量とする。
このような構成において、スイッチ１をオンさせるとパ
ルストランス３の２次巻線に電圧が誘起され、ダイオー
ド５，９及び抵抗６を通してＩＧＢＴ７のゲート・エミ
ッタ間容量８が充電されてＩＧＢＴ７がオンする。
ルストランス３の２次巻線に電圧が誘起され、ダイオー
ド５，９及び抵抗６を通してＩＧＢＴ７のゲート・エミ
ッタ間容量８が充電されてＩＧＢＴ７がオンする。
この時、ＩＧＢＴ７のゲート抵抗６の値Ｒｇを小さく選
んだとすると、ゲート・エミッタ間容量８が充電される
過程において、ゲート°エミッタ間電圧ＶＧＩ！がツェ
ナー電圧Ｖｚに達するまでは、ゲート・エミッタ間容量
８はゲート抵抗値Ｒｇとゲート・エミッタ間容量値Ｃ１
５ｓとで決まる時定数（ＲｌＣｉｓｓ）により急速に充
電される。そして、ゲート・エミッタ間電圧ＶＧＩ！が
ツェナー電圧Ｖｚを越えた後は、ツェナーダイオード１
４を通ってコンデンサ１．５にも充電が行なわれるため
、ゲート・エミッタ間容量８は、容量値Ｃ１５ｓとコン
デンサｌ５の容量値Ｃｚとの和と、ゲート抵抗値Ｒｇと
によって決まる時定数（Ｒｇ（Ｃｉｓｓ ＋ Ｃｚ））
に従い緩やかに充電される。
んだとすると、ゲート・エミッタ間容量８が充電される
過程において、ゲート°エミッタ間電圧ＶＧＩ！がツェ
ナー電圧Ｖｚに達するまでは、ゲート・エミッタ間容量
８はゲート抵抗値Ｒｇとゲート・エミッタ間容量値Ｃ１
５ｓとで決まる時定数（ＲｌＣｉｓｓ）により急速に充
電される。そして、ゲート・エミッタ間電圧ＶＧＩ！が
ツェナー電圧Ｖｚを越えた後は、ツェナーダイオード１
４を通ってコンデンサ１．５にも充電が行なわれるため
、ゲート・エミッタ間容量８は、容量値Ｃ１５ｓとコン
デンサｌ５の容量値Ｃｚとの和と、ゲート抵抗値Ｒｇと
によって決まる時定数（Ｒｇ（Ｃｉｓｓ ＋ Ｃｚ））
に従い緩やかに充電される。
この時、ツェナー電圧Ｖｚはゲート・エミッタ間電圧Ｖ
Ｇｎのしきい値ｖＧＩＩ（Ｔｈ）の近辺の値であるため
、制御回路よりオン信号が出てから、ゲートエミッタ間
電圧Ｖ（１ｇがしきい値ｖａｇ（ｒｈ＞に到達してＩＧ
ＢＴ７が実際にターンオンし始めるまでの時間を短くす
ることができる。更に、その後、ツェナーダイオード１
４を介したコンデンサ１５の充電により、上述したよう
にゲート・エミッタ間容量８の充電速度が低下して安定
化するため、工ＧＢＴ７のコレクタ電流のｄＩ／ｄｔの
最大値が抑制されることとなる。
Ｇｎのしきい値ｖＧＩＩ（Ｔｈ）の近辺の値であるため
、制御回路よりオン信号が出てから、ゲートエミッタ間
電圧Ｖ（１ｇがしきい値ｖａｇ（ｒｈ＞に到達してＩＧ
ＢＴ７が実際にターンオンし始めるまでの時間を短くす
ることができる。更に、その後、ツェナーダイオード１
４を介したコンデンサ１５の充電により、上述したよう
にゲート・エミッタ間容量８の充電速度が低下して安定
化するため、工ＧＢＴ７のコレクタ電流のｄＩ／ｄｔの
最大値が抑制されることとなる。
このような動作により、制御回路よりオン信号が出力さ
れてからＩＧＢＴ７がオン動作を完了までの時間を短＜
シ、更に、このＩＧＢＴ７をインバータやチョッパ等の
電力変換装置に用いた場合に、ＩＧＢＴ７に直列に接続
される他の半導体素子のハネ上がり電圧を抑制すること
ができる。
れてからＩＧＢＴ７がオン動作を完了までの時間を短＜
シ、更に、このＩＧＢＴ７をインバータやチョッパ等の
電力変換装置に用いた場合に、ＩＧＢＴ７に直列に接続
される他の半導体素子のハネ上がり電圧を抑制すること
ができる。
次に、スイッチ１がオフすると、パルストランス３の２
次巻線にオン時とは逆極性のリセット電圧が発生し、こ
のリセット電圧とＩＧＢＴ７のゲート・エミッタ間容量
８に蓄積されている電荷とにより、ダーリントン接続さ
れたトランジスタ１３゜１２にベース電流が流れ、まず
最初に前段のトランジスタ１３がオンする０次に、この
トランジスタ１３のオンにより後段のトランジスタ１２
のベース電流が増加してトランジスタ１２がオンする。
次巻線にオン時とは逆極性のリセット電圧が発生し、こ
のリセット電圧とＩＧＢＴ７のゲート・エミッタ間容量
８に蓄積されている電荷とにより、ダーリントン接続さ
れたトランジスタ１３゜１２にベース電流が流れ、まず
最初に前段のトランジスタ１３がオンする０次に、この
トランジスタ１３のオンにより後段のトランジスタ１２
のベース電流が増加してトランジスタ１２がオンする。
この結果、ＩＧＢＴ７のゲート・エミッタ間容量８に蓄
積されている電荷は、抵抗６、トランジスタ１２のエミ
ッタ、コレクタの経路で放電されるため、ＩＧＢＴ７は
オフする。
積されている電荷は、抵抗６、トランジスタ１２のエミ
ッタ、コレクタの経路で放電されるため、ＩＧＢＴ７は
オフする。
ここで、ゲート・エミッタ間容量８に蓄積されている電
荷が放電される過程において、ゲート・エミッタ間電圧
Ｖａａがコンデンサ１５の電圧（ＩＧＢＴ７のオン期間
中にＶＧＩＩの定常値とツェナーダイオード１４のツェ
ナー電圧Ｖｚとの差電圧に充電されている）に達するま
では、ゲート抵抗値Ｒｇとゲート・エミッタ間容量値Ｃ
１５ｓとによって決まる時定数（Ｒｇ−Ｃｔｓｓ）によ
り、ゲート・エミッタ間容量８に蓄積されている電荷が
急速に放電される。
荷が放電される過程において、ゲート・エミッタ間電圧
Ｖａａがコンデンサ１５の電圧（ＩＧＢＴ７のオン期間
中にＶＧＩＩの定常値とツェナーダイオード１４のツェ
ナー電圧Ｖｚとの差電圧に充電されている）に達するま
では、ゲート抵抗値Ｒｇとゲート・エミッタ間容量値Ｃ
１５ｓとによって決まる時定数（Ｒｇ−Ｃｔｓｓ）によ
り、ゲート・エミッタ間容量８に蓄積されている電荷が
急速に放電される。
そして、ゲート・エミッタ間電圧ｖＧＢがコンデンサ１
５の電圧よりも低くなると、ツェナーダイオード１４を
通ってコンデンサ１５に蓄積されている電荷の放電も始
まるため、ゲート・エミッタ間容量８の電荷は、その容
量値Ｃ１５ｓとコンデンサ１５の容量値Ｃｚとの和と、
ゲート抵抗値Ｒｇとによって決まる時定数（Ｒｇ（Ｃｓ
ｓｓ＋ Ｃｚ））Ｌこ従って緩やかに放電される。
５の電圧よりも低くなると、ツェナーダイオード１４を
通ってコンデンサ１５に蓄積されている電荷の放電も始
まるため、ゲート・エミッタ間容量８の電荷は、その容
量値Ｃ１５ｓとコンデンサ１５の容量値Ｃｚとの和と、
ゲート抵抗値Ｒｇとによって決まる時定数（Ｒｇ（Ｃｓ
ｓｓ＋ Ｃｚ））Ｌこ従って緩やかに放電される。
この時、コンデンサ１５が充電されていた電圧は、ゲー
ト・エミッタ間電圧Ｖｏｇのしきい値Ｖｏｇ（ｔｈ）に
近い値であるため、制御回路よりオフ信号が出力されて
から、Ｖｏｇがしきい値Ｖａｇ（ｒｈ＞に到達してＩＧ
ＢＴ７が実際にターンオフし始めるまでの時間を短くす
ることができる。更に、その後、コンデンサ１５の放電
によってゲート・エミッタ間容量８の放電は緩やかにな
り、安定化するため、ＩＧＢＴ７のコレクタ電流の−ｄ
Ｉ／ｄ ｔの最大値を抑制することができる。
ト・エミッタ間電圧Ｖｏｇのしきい値Ｖｏｇ（ｔｈ）に
近い値であるため、制御回路よりオフ信号が出力されて
から、Ｖｏｇがしきい値Ｖａｇ（ｒｈ＞に到達してＩＧ
ＢＴ７が実際にターンオフし始めるまでの時間を短くす
ることができる。更に、その後、コンデンサ１５の放電
によってゲート・エミッタ間容量８の放電は緩やかにな
り、安定化するため、ＩＧＢＴ７のコレクタ電流の−ｄ
Ｉ／ｄ ｔの最大値を抑制することができる。
この結果、ＩＧＢＴ７のターンオフ時においてもターン
オン時と同様に、制御回路よりオフ信号が出力−されて
からＩＧＢＴ７がオフ動作を完了するまでの時間を短く
し、更にこのＩＧＢＴ７のコレクタ・エミッタ間電圧の
ハネ上がりを抑制することが可能となる。
オン時と同様に、制御回路よりオフ信号が出力−されて
からＩＧＢＴ７がオフ動作を完了するまでの時間を短く
し、更にこのＩＧＢＴ７のコレクタ・エミッタ間電圧の
ハネ上がりを抑制することが可能となる。
（発明の効果）
以上のように本発明によれば、所定のツェナー電圧を有
するツェナーダイオードと所定の容量値を持つコンデン
サとの直列回路をＩＧＢＴのゲート・エミッタ間に接続
することにより、ＩＧＢＴのターンオンタイムまたはタ
ーンオフタイムを短くすることができる。従って、ＩＧ
ＢＴを用いたインバータやチョッパ等の各種電力変換装
置の制御性能を高めることができる。
するツェナーダイオードと所定の容量値を持つコンデン
サとの直列回路をＩＧＢＴのゲート・エミッタ間に接続
することにより、ＩＧＢＴのターンオンタイムまたはタ
ーンオフタイムを短くすることができる。従って、ＩＧ
ＢＴを用いたインバータやチョッパ等の各種電力変換装
置の制御性能を高めることができる。
また、ＩＧＢＴのターンオン時には、上記電力変換装置
内においてＩＧＢＴに直列接続された他の半導体素子に
おける電圧のハネ上がりを、またターンオフ時には、Ｉ
ＧＢＴ自体のコレクタ・工ミッタ間の電圧のハネ上がり
を抑制することができ、過電圧による悪影響を解消でき
る等の効果がある。
内においてＩＧＢＴに直列接続された他の半導体素子に
おける電圧のハネ上がりを、またターンオフ時には、Ｉ
ＧＢＴ自体のコレクタ・工ミッタ間の電圧のハネ上がり
を抑制することができ、過電圧による悪影響を解消でき
る等の効果がある。
第１図は本発明の一実施例の回路図、第２図は従来の技
術を示す回路図である。 １・・・スイッチ ２・・・パルストランスリセット回路 ３・・・パルストランス ４ 、６．１０，１１・
・・抵抗５．９・・・ダイオード ７・・・Ｉ
ＧＢＴ８・・・ゲート・エミッタ間容量 １２．１３・・・トランジスタ
術を示す回路図である。 １・・・スイッチ ２・・・パルストランスリセット回路 ３・・・パルストランス ４ 、６．１０，１１・
・・抵抗５．９・・・ダイオード ７・・・Ｉ
ＧＢＴ８・・・ゲート・エミッタ間容量 １２．１３・・・トランジスタ
Claims (1)
- 【特許請求の範囲】 制御回路からのオン信号により絶縁ゲート形バイポーラ
トランジスタのゲート・エミッタ間容量を充電して前記
トランジスタをオンさせ、前記制御回路からのオフ信号
により前記ゲート・エミッタ間容量に蓄積された電荷を
放電させることにより前記トランジスタをオフさせるゲ
ート駆動回路において、 前記トランジスタのゲート・エミッタ間にツェナーダイ
オードとコンデンサとの直列回路を接続し、前記ツェナ
ーダイオードのツェナー電圧を前記トランジスタのゲー
ト・エミッタ間電圧のしきい値近辺に設定し、かつ前記
トランジスタのオン期間における前記ゲート・エミッタ
間電圧の定常値を前記ツェナー電圧及びしきい値電圧の
和の近辺に設定すると共に、前記コンデンサの容量値を
前記ゲート・エミッタ間容量値に対して十分に大きな値
に設定し、前記ゲート・エミッタ間容量の充電または放
電の過程において、前記ゲート・エミッタ間の電圧があ
る一定値を越えた後に充電速度または放電速度をそれ以
前よりも低下させることを特徴とするゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21608989A JP2621498B2 (ja) | 1989-08-24 | 1989-08-24 | ゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21608989A JP2621498B2 (ja) | 1989-08-24 | 1989-08-24 | ゲート駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0382362A true JPH0382362A (ja) | 1991-04-08 |
| JP2621498B2 JP2621498B2 (ja) | 1997-06-18 |
Family
ID=16683076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21608989A Expired - Lifetime JP2621498B2 (ja) | 1989-08-24 | 1989-08-24 | ゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621498B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006141177A (ja) * | 2004-11-15 | 2006-06-01 | Mels Corp | Ｍｏｓｆｅｔのゲート駆動装置及びそれを用いたインバータ |
| JP5930560B1 (ja) * | 2015-01-30 | 2016-06-08 | 株式会社京三製作所 | 高周波絶縁ゲートドライバ回路、及びゲート回路駆動方法 |
| JP2016123199A (ja) * | 2014-12-25 | 2016-07-07 | パナソニックＩｐマネジメント株式会社 | 駆動装置、電力変換装置 |
| JP2020014033A (ja) * | 2018-07-13 | 2020-01-23 | 株式会社明電舎 | 半導体スイッチング素子のゲート駆動回路およびパルス電源 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004014547A (ja) | 2002-06-03 | 2004-01-15 | Toshiba Corp | 半導体装置及び容量調節回路 |
-
1989
- 1989-08-24 JP JP21608989A patent/JP2621498B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006141177A (ja) * | 2004-11-15 | 2006-06-01 | Mels Corp | Ｍｏｓｆｅｔのゲート駆動装置及びそれを用いたインバータ |
| JP2016123199A (ja) * | 2014-12-25 | 2016-07-07 | パナソニックＩｐマネジメント株式会社 | 駆動装置、電力変換装置 |
| JP5930560B1 (ja) * | 2015-01-30 | 2016-06-08 | 株式会社京三製作所 | 高周波絶縁ゲートドライバ回路、及びゲート回路駆動方法 |
| US10038435B2 (en) | 2015-01-30 | 2018-07-31 | Kyosan Electric Mfg. Co., Ltd. | High-frequency-isolation gate driver circuit and gate circuit driving method |
| JP2020014033A (ja) * | 2018-07-13 | 2020-01-23 | 株式会社明電舎 | 半導体スイッチング素子のゲート駆動回路およびパルス電源 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2621498B2 (ja) | 1997-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| JP3339311B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| US6501321B2 (en) | Level shift circuit | |
| US5793190A (en) | Method and device for power conversion | |
| US7151401B2 (en) | Semiconductor apparatus | |
| US6285235B1 (en) | Gate control circuit for voltage drive switching element | |
| EP0599455A2 (en) | Power transistor overcurrent protection circuit | |
| JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| US7368972B2 (en) | Power transistor control device | |
| JP3577807B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| CN106385009B (zh) | 一种应用于igbt的整形保护电路 | |
| JP2000253646A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JPH0946201A (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
| JP3885563B2 (ja) | パワー半導体駆動回路 | |
| JP2002281761A (ja) | 半導体電力変換装置 | |
| JP3645220B2 (ja) | パワーモジュール | |
| JP3532377B2 (ja) | 電圧駆動形スイッチ素子のゲート駆動回路 | |
| JPH0382362A (ja) | ゲート駆動回路 | |
| JP2000324801A (ja) | 電圧制御形半導体素子の駆動回路 | |
| CN118077128A (zh) | 电力用半导体元件的驱动电路、电力用半导体模块以及电力变换装置 | |
| JPH11234103A (ja) | パワートランジスタにおけるスイッチング動作の制御方法および装置 | |
| JP3337796B2 (ja) | 電圧駆動形素子の駆動回路 | |
| JP3568024B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JP2003189590A (ja) | 直列接続された電圧駆動型半導体素子の制御装置 |