JPH0383382A - 半導体受光素子及びその製造方法 - Google Patents
半導体受光素子及びその製造方法Info
- Publication number
- JPH0383382A JPH0383382A JP1221007A JP22100789A JPH0383382A JP H0383382 A JPH0383382 A JP H0383382A JP 1221007 A JP1221007 A JP 1221007A JP 22100789 A JP22100789 A JP 22100789A JP H0383382 A JPH0383382 A JP H0383382A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- type
- conductivity type
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
半導体受光素子に係り、特に超高速光フアイバ通信に用
いられる高感度な受信レベルのプレナー型ＡＰＤ （ア
バランシェフォトダイオード）に関し、 プレナー構造において、急峻な濃度分布を有するｐｎ接
合を制御性よく形成して微小な増倍領域幅を確定し、Ｇ
Ｂ積が大きくて高周波領域での高速動作ができる半導体
受光素子及びその製造方法を提供することを目的とし、 基板上にメサ型に形成された第１導電型のｉ′！ｉ倍領
域上領域記増倍領域上に結晶成長され、ρｎ接合を形成
する第２導電型領域と、前記増倍領域及び前記第２導電
型領域のメサ部を埋め込む埋込み層と、前記第２導電型
領域上に形成された第２導電型の受光領域とを具備し、
前記第２導電型領域が、前記増倍領域とのｐｎ接合部に
おいて急峻な濃度分布を有しているように構成する。
いられる高感度な受信レベルのプレナー型ＡＰＤ （ア
バランシェフォトダイオード）に関し、 プレナー構造において、急峻な濃度分布を有するｐｎ接
合を制御性よく形成して微小な増倍領域幅を確定し、Ｇ
Ｂ積が大きくて高周波領域での高速動作ができる半導体
受光素子及びその製造方法を提供することを目的とし、 基板上にメサ型に形成された第１導電型のｉ′！ｉ倍領
域上領域記増倍領域上に結晶成長され、ρｎ接合を形成
する第２導電型領域と、前記増倍領域及び前記第２導電
型領域のメサ部を埋め込む埋込み層と、前記第２導電型
領域上に形成された第２導電型の受光領域とを具備し、
前記第２導電型領域が、前記増倍領域とのｐｎ接合部に
おいて急峻な濃度分布を有しているように構成する。
［産業上の利用分野］
本発明は半導水受光素子及びその製造方法に係り、特に
超高速光フアイバ通信に用いられる高感度な受信レベル
のプレナー型ＡＰＤ及びその製造方法に関する。
超高速光フアイバ通信に用いられる高感度な受信レベル
のプレナー型ＡＰＤ及びその製造方法に関する。
近年の光フアイバ通信の超高速化は１０Ｇｂ／Ｓに達し
、このような高周波領域において高速動作を行なうＧＢ
Ｉ（ゲイン・バンド＠８ｆ）の太きいＡＰＤが要求され
ている。そしてこのためには、ＡＰＤの微小な増ｆΔ領
域幅を精度よく形成する必要がある。
、このような高周波領域において高速動作を行なうＧＢ
Ｉ（ゲイン・バンド＠８ｆ）の太きいＡＰＤが要求され
ている。そしてこのためには、ＡＰＤの微小な増ｆΔ領
域幅を精度よく形成する必要がある。
［従来の技術］
従来のブレナー型ＡＰＤにおいては、Ｚｎ（亜鉛〉やＣ
ｄ（カドミウム）等のｐ型不純物を拡散することによっ
てｐｎ接合を形成している。しかし、このような拡散法
では、結晶中の欠陥等に助長されて拡散プロファイルが
精度よく再現しにくく、また拡散接合部における拡散プ
ロファイルにテール等が生じるため、急峻な濃度分布を
有するｐｎ接合を制御性よく形成することが困難であっ
た。従って、ｐｎ接合の位置が不明確となり、ＡＰＤの
増倍領域幅のＷｊ、細な制御を行なうことができなかっ
た。
ｄ（カドミウム）等のｐ型不純物を拡散することによっ
てｐｎ接合を形成している。しかし、このような拡散法
では、結晶中の欠陥等に助長されて拡散プロファイルが
精度よく再現しにくく、また拡散接合部における拡散プ
ロファイルにテール等が生じるため、急峻な濃度分布を
有するｐｎ接合を制御性よく形成することが困難であっ
た。従って、ｐｎ接合の位置が不明確となり、ＡＰＤの
増倍領域幅のＷｊ、細な制御を行なうことができなかっ
た。
また、拡散法の代わりに結晶成長法を用いて、より急峻
な濃度分布のｐｎ成長接合を形成することが考えられる
が、この場合、メサ構造にすると信頼性に欠けるという
問題がある。また、この方法でプレナー構造を実現する
ために選択成長を行なうと、成長させた結晶に突起等が
生じるなど形状の制御性が十分でなく、未だ実用化に至
っていない。
な濃度分布のｐｎ成長接合を形成することが考えられる
が、この場合、メサ構造にすると信頼性に欠けるという
問題がある。また、この方法でプレナー構造を実現する
ために選択成長を行なうと、成長させた結晶に突起等が
生じるなど形状の制御性が十分でなく、未だ実用化に至
っていない。
［発明が解決しようとする課！！］
このように従来のＡＰＤは、信頼性に優れた実用的なプ
レナーｍ造において、急峻な濃度分布のｐｎ接合を制御
性よく形成することが困難であり、従ってＧＢ積を決定
する増倍領域幅を微細に制御性よく形成することができ
ないという問題があった。
レナーｍ造において、急峻な濃度分布のｐｎ接合を制御
性よく形成することが困難であり、従ってＧＢ積を決定
する増倍領域幅を微細に制御性よく形成することができ
ないという問題があった。
そこで本発明は、プレナー梢遺において、急峻な濃度分
布を有するｐｎ接合を制御性よく形成して微小な増ｆｌ
ａｌ￥域幅を確定し、ＧＢ積が大きくて高周波領域での
高速動作ができる半導体受光素子及びその製造方法を提
供することを目的とする。
布を有するｐｎ接合を制御性よく形成して微小な増ｆｌ
ａｌ￥域幅を確定し、ＧＢ積が大きくて高周波領域での
高速動作ができる半導体受光素子及びその製造方法を提
供することを目的とする。
［課題を解決するための手段］
上記課題は、基板上にメサ型に形威された第１導電型の
増倍領域と、前記増倍領域上に結晶成長され、ｐｎ接合
を形成する第２導電型領域と、前記増倍領域及び前記第
２導電型領域のメサ部を埋め込む埋込み層と、前記第２
導電型領域上に形成された第２導電型の受光領域とを具
備し、前記第２導電型領域が、前記増倍領域とのｐｎ接
合部において急峻な濃度分布を有していることを特徴と
する半導体受光素子によって達成される。
増倍領域と、前記増倍領域上に結晶成長され、ｐｎ接合
を形成する第２導電型領域と、前記増倍領域及び前記第
２導電型領域のメサ部を埋め込む埋込み層と、前記第２
導電型領域上に形成された第２導電型の受光領域とを具
備し、前記第２導電型領域が、前記増倍領域とのｐｎ接
合部において急峻な濃度分布を有していることを特徴と
する半導体受光素子によって達成される。
また上記課題は、基板上に、第１導電型の光吸収領域及
び増倍領域並びに第２導電型領域を順に成長させる工程
と、積層した前記第２導電型領域、前記増倍領域及び前
記光吸収領域をメサ型にエツチングした後に、全面に埋
込み層を成長させてメサ部を埋め込む工程と、前記第２
導電型領域上方の前記埋込み層表面に第２導電型の受光
領域を形威し、前記第２導電型領域と接続する工程とを
有し、前記増倍領域とのｐｎ接合部における前記第２導
電型領域の濃度分布を急峻に形成することを特徴とする
半導体受光素子の製造方法によって達成される。
び増倍領域並びに第２導電型領域を順に成長させる工程
と、積層した前記第２導電型領域、前記増倍領域及び前
記光吸収領域をメサ型にエツチングした後に、全面に埋
込み層を成長させてメサ部を埋め込む工程と、前記第２
導電型領域上方の前記埋込み層表面に第２導電型の受光
領域を形威し、前記第２導電型領域と接続する工程とを
有し、前記増倍領域とのｐｎ接合部における前記第２導
電型領域の濃度分布を急峻に形成することを特徴とする
半導体受光素子の製造方法によって達成される。
［作 用］
すなわち本発明は、第１導電型の増＠領域とＰｎ接合す
る第２導電型領域が結晶成長により形成されることによ
り、急峻な濃度分布のｐｎ接合を得ることができるため
、微小な増倍領域幅を制御性よく確定することができる
。
る第２導電型領域が結晶成長により形成されることによ
り、急峻な濃度分布のｐｎ接合を得ることができるため
、微小な増倍領域幅を制御性よく確定することができる
。
また、メサ型の第２導電型ＷＩ域及び増倍領域を埋込み
層によって覆い、この埋込み層表面に第２導電型の受光
領域を形成して第２導電型領域と接続することにより、
プレナー構造を実現することができる。なお、ここで受
光ｆｉ域のフロントは、第２導電型領域に達すると共に
この第２導電型領域内に止まっているため、増倍領域と
第２導電型領域との急峻な濃度分布のｐｎ接合に影響を
及ぼすことはない。
層によって覆い、この埋込み層表面に第２導電型の受光
領域を形成して第２導電型領域と接続することにより、
プレナー構造を実現することができる。なお、ここで受
光ｆｉ域のフロントは、第２導電型領域に達すると共に
この第２導電型領域内に止まっているため、増倍領域と
第２導電型領域との急峻な濃度分布のｐｎ接合に影響を
及ぼすことはない。
［実施例］
以下、本発明を図示する実施例に基づいて具体的に説明
する。
する。
第１図は、本発明の一実施例による半導体受光素子を示
す断面図である。
す断面図である。
ｎ２型ＩｎＰ基板２上に、ｎ型１ｎＰバッファ層４を介
して、ｎ−型１ ｎＧａＡｓＧａＡｓ光吸収−６ＩｎＧ
ａＡｓＰキャリア加速Ｎ８、ｎ４型Ｉ ｎＧａＡｓＰ＠
界降下層１０、ｎ−型１ｎＰ増倍層１２及びＰ＋型１ｎ
ＰＭ１４がメサ型に積層されている。そしてそのメサ部
はｎ−型１ｎＰ埋込み層１６によって埋め込まれている
。
して、ｎ−型１ ｎＧａＡｓＧａＡｓ光吸収−６ＩｎＧ
ａＡｓＰキャリア加速Ｎ８、ｎ４型Ｉ ｎＧａＡｓＰ＠
界降下層１０、ｎ−型１ｎＰ増倍層１２及びＰ＋型１ｎ
ＰＭ１４がメサ型に積層されている。そしてそのメサ部
はｎ−型１ｎＰ埋込み層１６によって埋め込まれている
。
また、Ｐ＋型１ｎＰ層１４上には、ｎ−型ｆｎＰ埋込み
層１６表面に例えば不純物拡散等によって形成された受
光部のｐ”型１ｎＰ＃１８が設けられている。そしてそ
のフロントは、第１図の破線に示されるように、ｐ＋型
ＩｎＰ層１４に達していると共に、ｐ＋型ＩｎＰ層１４
内に止まっている。
層１６表面に例えば不純物拡散等によって形成された受
光部のｐ”型１ｎＰ＃１８が設けられている。そしてそ
のフロントは、第１図の破線に示されるように、ｐ＋型
ＩｎＰ層１４に達していると共に、ｐ＋型ＩｎＰ層１４
内に止まっている。
そしてさらに、このＰ１型１ｎＰ層１８周囲のｎ−型Ｉ
ｎＰ埋込みＮ１６表面に、ｐ＋型ＩｎＰガードリング層
２０が設けられている。
ｎＰ埋込みＮ１６表面に、ｐ＋型ＩｎＰガードリング層
２０が設けられている。
次に、第１図の半導体受光素子のキャリア濃度分布及び
電界強度分布を、それぞれ第２図（ａ）。
電界強度分布を、それぞれ第２図（ａ）。
（ｂ）に示す。
第２図（ａ）において、ｐ＋型１ｎＰ層１８の拡散プロ
ファイルは、Ａ部に示されるようにテールを生じている
が、ｐ１型ＩｎＰ層１４内にマスクされている。そして
Ｐ“型ＩｎＰ層１４は、結晶成長によって形成されてい
るため、Ｂ部に示されるように極めてＲ’Ｍｌな濃度分
布をもち、従ってｎ−型１ｎＰ増１Δ層１２との間の成
長接合はほぼ完全に近い片側階段ｐｎ接合となっている
。これによって、ｎ−型１ｎＰ増倍層１２のＰ＋型Ｉｎ
９層１４とのｐｎ接合部の位置は、十分明確に確定され
る。
ファイルは、Ａ部に示されるようにテールを生じている
が、ｐ１型ＩｎＰ層１４内にマスクされている。そして
Ｐ“型ＩｎＰ層１４は、結晶成長によって形成されてい
るため、Ｂ部に示されるように極めてＲ’Ｍｌな濃度分
布をもち、従ってｎ−型１ｎＰ増１Δ層１２との間の成
長接合はほぼ完全に近い片側階段ｐｎ接合となっている
。これによって、ｎ−型１ｎＰ増倍層１２のＰ＋型Ｉｎ
９層１４とのｐｎ接合部の位置は、十分明確に確定され
る。
また、ｎ−型ＩｎＰ増倍層１２のｎ〜型ＩｎＧａＡｓＰ
キャリア加速ＮＪ８との境界にはｎ＋型ＩｎＧａＡｓＰ
電界降下層１０が設けられていることにより、第２図（
ｂ）に示されるように、この境界においてｎ−型１ｎＰ
増倍層１２の電界強度が急激に低下している。
キャリア加速ＮＪ８との境界にはｎ＋型ＩｎＧａＡｓＰ
電界降下層１０が設けられていることにより、第２図（
ｂ）に示されるように、この境界においてｎ−型１ｎＰ
増倍層１２の電界強度が急激に低下している。
従って、＠細に設計された増倍領域の幅は、Ｐ１型１ｎ
Ｐ層１４とｎ４型Ｉ ｎＧａＡｓＰ電界降下層１０とに
挟まれたｎ−型１ｎＰ増倍１１２の層厚により、精度よ
く確定される。
Ｐ層１４とｎ４型Ｉ ｎＧａＡｓＰ電界降下層１０とに
挟まれたｎ−型１ｎＰ増倍１１２の層厚により、精度よ
く確定される。
このように本実施例によれば、信頼性に優れた実用的な
プレナー楊造において、成長接合による急峻な濃度分布
のｐｎ接合が形成されているため、微小な増倍領域幅を
精度よく確定することができる。従って、ＧＢ積を大き
くすることができ、高周波領域での高速動作を行なうこ
とができる。
プレナー楊造において、成長接合による急峻な濃度分布
のｐｎ接合が形成されているため、微小な増倍領域幅を
精度よく確定することができる。従って、ＧＢ積を大き
くすることができ、高周波領域での高速動作を行なうこ
とができる。
次に、第１図の半導体受光素子の製造方法を、第３図を
用いて説明する。
用いて説明する。
ｎ１型１ｎＰ基板２上に、ｎ型ＩｎＰバッファ層４、ｎ
−型Ｉ ｎＧａＡｓＧａＡｓ光吸収−６■ｎＧａＡｓＰ
キャリア加速層８、ｎ＋型Ｉ ｎＧａＡｓＰ電界降下層
１０、ｎ−型ＩｎＰ増倍層１２、及びｐ１型ＩｎＰ層１
４を順に積層する。これらの積層は、全体として温度５
００℃程度において行なえばよいが、特にｐ”型ＩｎＰ
層１４の場合は、ｎ−型ＩｎＰ増倍層１２との成長接合
部における急峻な濃度分布を保持するために、ＭＯ−Ｖ
Ｐ Ｅ （Ｍｅｔａｌ Ｏｒｇａｎｉｃ−Ｖａｐｏｒ
Ｐｈａｓｅ Ｅｐｉｔａｘｙ ）法やＣＢ Ｅ （Ｃｈ
ｅＩＩｉｃａｌ Ｂｅａｌ′１Ｅｐｉｔａｘｙ ）法等
を用いた５００℃以下の低温成長を行なうことが望まし
い（第３図（ａ＞参照）。
−型Ｉ ｎＧａＡｓＧａＡｓ光吸収−６■ｎＧａＡｓＰ
キャリア加速層８、ｎ＋型Ｉ ｎＧａＡｓＰ電界降下層
１０、ｎ−型ＩｎＰ増倍層１２、及びｐ１型ＩｎＰ層１
４を順に積層する。これらの積層は、全体として温度５
００℃程度において行なえばよいが、特にｐ”型ＩｎＰ
層１４の場合は、ｎ−型ＩｎＰ増倍層１２との成長接合
部における急峻な濃度分布を保持するために、ＭＯ−Ｖ
Ｐ Ｅ （Ｍｅｔａｌ Ｏｒｇａｎｉｃ−Ｖａｐｏｒ
Ｐｈａｓｅ Ｅｐｉｔａｘｙ ）法やＣＢ Ｅ （Ｃｈ
ｅＩＩｉｃａｌ Ｂｅａｌ′１Ｅｐｉｔａｘｙ ）法等
を用いた５００℃以下の低温成長を行なうことが望まし
い（第３図（ａ＞参照）。
次いで、積層されたｐ１型ＩｎＰ層１４、ｎ型ＩｎＰ増
倍１１２、ｎ＋型Ｉ ｎＧａＡｓＰ電界降下層１０、ｎ
−型Ｉ ｎＧａＡｓＰキャリア加速層８、加速型８ ｎ
ＧａＡｓ光吸収層６、及びｎ型ＩｎＰバッファ層４をメ
サエッチングして、メサ構造を形成する（第３図（ｂ）
参照）。
倍１１２、ｎ＋型Ｉ ｎＧａＡｓＰ電界降下層１０、ｎ
−型Ｉ ｎＧａＡｓＰキャリア加速層８、加速型８ ｎ
ＧａＡｓ光吸収層６、及びｎ型ＩｎＰバッファ層４をメ
サエッチングして、メサ構造を形成する（第３図（ｂ）
参照）。
次いで、全面にｎ−型ｒｎＰ埋込み層１６を成長させて
メサ部を埋め込むと共に、ｐ“型ＩｎＰ層１層上４上ｎ
−型ＩｎＰ埋込み層１６を形成するく第３図（ｃ）？照
）。
メサ部を埋め込むと共に、ｐ“型ＩｎＰ層１層上４上ｎ
−型ＩｎＰ埋込み層１６を形成するく第３図（ｃ）？照
）。
次いで、Ｐ１型ＩｎＰ層１４上方のｎ−型ＩｎＰ埋込み
層１６表面に、Ｚｎ、Ｃｄ等の拡散やＢｅ（ベリリウム
〉等のイオン注入によって、受光部のρ′″型ＩｎＰ層
１８を形成する。なお、このときｐ１型ＩｎＰＭ１８の
フロントはＰ１型ＩｎＰ層１４に達すると共に、Ｐ＋型
ＩｎＰ層１４内に止まるように制御する。また、このと
きの拡散又はイオン注入後のアニールは、ｎ−型ＩｎＰ
増倍層１２とｐ＋型ＩｎＰ１１４とのｐｎ接合部におけ
る不純物の再分布を抑えるために、それぞれ拡散温度５
００℃以下又はアニール温度４００〜５００℃の低温に
おいて行なう。
層１６表面に、Ｚｎ、Ｃｄ等の拡散やＢｅ（ベリリウム
〉等のイオン注入によって、受光部のρ′″型ＩｎＰ層
１８を形成する。なお、このときｐ１型ＩｎＰＭ１８の
フロントはＰ１型ＩｎＰ層１４に達すると共に、Ｐ＋型
ＩｎＰ層１４内に止まるように制御する。また、このと
きの拡散又はイオン注入後のアニールは、ｎ−型ＩｎＰ
増倍層１２とｐ＋型ＩｎＰ１１４とのｐｎ接合部におけ
る不純物の再分布を抑えるために、それぞれ拡散温度５
００℃以下又はアニール温度４００〜５００℃の低温に
おいて行なう。
続いて、Ｐ＋型１ｎＰ層１８周囲のｎ−型ＩｎＰ埋込み
層１６表面に、例えばＢｅのイオン注入法を用いて、ｐ
＋梨型１ｎＰ−ドリング層２０を形成する（第３図（ｄ
）参照）。
層１６表面に、例えばＢｅのイオン注入法を用いて、ｐ
＋梨型１ｎＰ−ドリング層２０を形成する（第３図（ｄ
）参照）。
こうして、第１図に示されるプレナー祷造の半導体受光
素子を製造する。
素子を製造する。
［発明の効果〕
以上のように本発明によれば、第１導電型の増倍領域と
、この増倍領域とｐｎ接合する第２尋電型ｆＪｆ域とを
有する半導体装置受光素子において、第２導電型領域が
結晶成長により形成されることにより、急峻な濃度分布
のｐｎ接合を得ることができるため、微小な増倍領域幅
を制御性よく確定することができる。
、この増倍領域とｐｎ接合する第２尋電型ｆＪｆ域とを
有する半導体装置受光素子において、第２導電型領域が
結晶成長により形成されることにより、急峻な濃度分布
のｐｎ接合を得ることができるため、微小な増倍領域幅
を制御性よく確定することができる。
また、メサ型の第２導電型領域及び増倍領域が埋込み層
によって覆われ、この埋込み層表面に受光部の第２導電
型の受光領域が形成されて第２導電型領域に接続されて
いることにより、プレナー横遣を実現することができる
。
によって覆われ、この埋込み層表面に受光部の第２導電
型の受光領域が形成されて第２導電型領域に接続されて
いることにより、プレナー横遣を実現することができる
。
これにより、信頼性が高く実用的なプレナー構造であっ
て、ＧＢ積を大きくして高周波領域での高速動作ができ
る半導体受光素子を実現することができる。
て、ＧＢ積を大きくして高周波領域での高速動作ができ
る半導体受光素子を実現することができる。
第１図は本発明の一実熊例による半導体受光素子を示す
断面図、 第２図は第１図の半導体受光素子を説明するための図、 第３図は第１図の半導体受光素子の製造方法を示す工程
図である。 図において、 ２・・・・・・ｎ＋型ＩｎＰ基板、 ４・・・・・・ｎ型ＩｎＰバッファ層、６・・・・・・
ｎ−型ＴｎＧａＡｓ光吸収層、８・・・・・・ｎ−型１
ｎＧａＡｓ Ｐキャリア加速層、１０・・・・・・ｎ
＋型ＩｎＧａＡｓＰ電界降下層、１２・・・・・・ｎ−
型１ｎＰ増倍層、１４ 、１８−−−・−・Ｐ ”型Ｉ
ｎＰ層、１６・・・・・・ｎ−型ＩｎＰ埋込み層、２０
・・・・・・Ｐ＋型ＩｎＰガードリング層。
断面図、 第２図は第１図の半導体受光素子を説明するための図、 第３図は第１図の半導体受光素子の製造方法を示す工程
図である。 図において、 ２・・・・・・ｎ＋型ＩｎＰ基板、 ４・・・・・・ｎ型ＩｎＰバッファ層、６・・・・・・
ｎ−型ＴｎＧａＡｓ光吸収層、８・・・・・・ｎ−型１
ｎＧａＡｓ Ｐキャリア加速層、１０・・・・・・ｎ
＋型ＩｎＧａＡｓＰ電界降下層、１２・・・・・・ｎ−
型１ｎＰ増倍層、１４ 、１８−−−・−・Ｐ ”型Ｉ
ｎＰ層、１６・・・・・・ｎ−型ＩｎＰ埋込み層、２０
・・・・・・Ｐ＋型ＩｎＰガードリング層。
Claims (1)
- 【特許請求の範囲】 １、基板上にメサ型に形成された第１導電型の増倍領域
と、 前記増倍領域上に結晶成長され、ｐｎ接合を形成する第
２導電型領域と、 前記増倍領域及び前記第２導電型領域のメサ部を埋め込
む埋込み層と、 前記第２導電型領域上に形成された第２導電型の受光領
域とを具備し、 前記第２導電型領域が、前記増倍領域とのｐｎ接合部に
おいて急峻な濃度分布を有していることを特徴とする半
導体受光素子。 ２、基板上に、第１導電型の光吸収領域及び増倍領域並
びに第２導電型領域を順に成長させる工程と、 積層した前記第２導電型領域、前記増倍領域及び前記光
吸収領域をメサ型にエッチングした後に、全面に埋込み
層を成長させてメサ部を埋め込む工程と、 前記第２導電型領域上方の前記埋込み層表面に第２導電
型の受光領域を形成し、前記第２導電型領域と接続する
工程とを有し、 前記増倍領域とのｐｎ接合部における前記第２導電型領
域の濃度分布を急峻に形成することを特徴とする半導体
受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1221007A JPH0383382A (ja) | 1989-08-28 | 1989-08-28 | 半導体受光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1221007A JPH0383382A (ja) | 1989-08-28 | 1989-08-28 | 半導体受光素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0383382A true JPH0383382A (ja) | 1991-04-09 |
Family
ID=16760015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1221007A Pending JPH0383382A (ja) | 1989-08-28 | 1989-08-28 | 半導体受光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0383382A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000320437A (ja) * | 1999-04-30 | 2000-11-21 | Waertsilae Nsd Schweiz Ag | 二行程ディーゼルエンジンを始動、制動及び逆転させる方法並びに装置 |
-
1989
- 1989-08-28 JP JP1221007A patent/JPH0383382A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000320437A (ja) * | 1999-04-30 | 2000-11-21 | Waertsilae Nsd Schweiz Ag | 二行程ディーゼルエンジンを始動、制動及び逆転させる方法並びに装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6075253A (en) | Monocrystalline semiconductor photodetector | |
| EP0159544A1 (en) | Avalanche photodiode and its manufacturing method | |
| US5132747A (en) | Avalanche photo diode | |
| JPH04211172A (ja) | 光受信集積回路およびその製造方法 | |
| JPH0383382A (ja) | 半導体受光素子及びその製造方法 | |
| JPH01164075A (ja) | アバランシエ光検出器 | |
| JPH0382085A (ja) | 半導体受光素子及びその製造方法 | |
| JPH0157509B2 (ja) | ||
| JPH0316275A (ja) | 半導体受光素子の製造方法 | |
| JP3055030B2 (ja) | アバランシェ・フォトダイオードの製造方法 | |
| JP2658013B2 (ja) | 半導体受光素子の製造方法 | |
| JPS62186574A (ja) | 半導体受光装置 | |
| JPS63232473A (ja) | 半導体受光装置の製造方法 | |
| JPS60173882A (ja) | 半導体装置 | |
| JPS62169377A (ja) | 半導体装置 | |
| JP2767877B2 (ja) | 半導体受光素子の製造方法 | |
| JPH02253666A (ja) | 半導体受光素子 | |
| JPS6244710B2 (ja) | ||
| JPS63124475A (ja) | 半導体受光素子 | |
| JPS6112087A (ja) | アバランシフオトダイオ−ド | |
| JPS6222475B2 (ja) | ||
| JPS58170073A (ja) | 半導体装置 | |
| JPH0241185B2 (ja) | ||
| JPS6222545B2 (ja) | ||
| JPH03239378A (ja) | 半導体受光素子 |