JPH0383419A - Ｄ／ａコンバータ - Google Patents
Ｄ／ａコンバータInfo
- Publication number
- JPH0383419A JPH0383419A JP21997289A JP21997289A JPH0383419A JP H0383419 A JPH0383419 A JP H0383419A JP 21997289 A JP21997289 A JP 21997289A JP 21997289 A JP21997289 A JP 21997289A JP H0383419 A JPH0383419 A JP H0383419A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- converter
- transistor
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、電流出力形Ｄ／Ａコンバータの改良に関し、
基本電流源セルのレイアウトを変更することなく各トラ
ンジスタを最適状態にて動作させ、かつ、出力電流を任
意に変更することが可能なり／Ａコンバータを提供する
ことを目的とし、 電流出力形Ｄ／Ａコンバータの出力段に、その出力電流
を所定のミラー比で分配するカレントミラー回路を接続
するよう構成する。
ンジスタを最適状態にて動作させ、かつ、出力電流を任
意に変更することが可能なり／Ａコンバータを提供する
ことを目的とし、 電流出力形Ｄ／Ａコンバータの出力段に、その出力電流
を所定のミラー比で分配するカレントミラー回路を接続
するよう構成する。
本発明は、電流出力形Ｄ／Ａコンバータの改良に関する
。
。
Ｄ／Ａコンバータには種々の形式のものがあるが、高速
形としては電流出力形が用いられる。また、高速形の中
でも様々な出力負荷（３５Ω、５０Ω、７５Ω）のもの
がある。近年、Ｄ／Ａコンバータには高速化、負荷の多
様化が要請されている。特に、出力電流を負荷に流した
ときに負荷に発生する電圧が様々に異なっており、その
多種の電圧に対応しうるＤ／Ａコンバータが要請されて
いる。
形としては電流出力形が用いられる。また、高速形の中
でも様々な出力負荷（３５Ω、５０Ω、７５Ω）のもの
がある。近年、Ｄ／Ａコンバータには高速化、負荷の多
様化が要請されている。特に、出力電流を負荷に流した
ときに負荷に発生する電圧が様々に異なっており、その
多種の電圧に対応しうるＤ／Ａコンバータが要請されて
いる。
電流出力形Ｄ／Ａコンバータは、第９図に示すような基
本電流源セルＣＥＬを数個並べ、入力デ−タＤ、に対応
した電流出力を得るようになってｎ いる。基本電流源セルＣＥＬはＭＯＳ）ランジスタＱ
、Ｑ 、Ｑ５およびインバータＩＮＶを用４ い、バイアス電圧Ｖ をトランジスタＱ５のゲートに与
えることにより所望の出力電流ｌ を出０υ丁 刃端子ＯＵＴから得るようになっている。トランジスタ
Ｑ 、Ｑ は各ノード電圧がバランスする４ ように設計され、動作が確実になるよう作られている。
本電流源セルＣＥＬを数個並べ、入力デ−タＤ、に対応
した電流出力を得るようになってｎ いる。基本電流源セルＣＥＬはＭＯＳ）ランジスタＱ
、Ｑ 、Ｑ５およびインバータＩＮＶを用４ い、バイアス電圧Ｖ をトランジスタＱ５のゲートに与
えることにより所望の出力電流ｌ を出０υ丁 刃端子ＯＵＴから得るようになっている。トランジスタ
Ｑ 、Ｑ は各ノード電圧がバランスする４ ように設計され、動作が確実になるよう作られている。
ノード電圧の変化はトランジスタＱ３、Ｑ４の動作点に
影響を与えるため、当該Ｄ／Ａコンバータの直線性や動
作速度に大きく影響する。
影響を与えるため、当該Ｄ／Ａコンバータの直線性や動
作速度に大きく影響する。
しかし、Ｄ／Ａコンバータには種々の出力電流を出力す
ることが要請されており、これに応えるべく出力電流を
増加するためには、基本電流源セルＣＥＬのトランジス
タＱ５のバイアス電圧Ｖｎを深くするか、トランジスタ
Ｑ 、Ｑ４、Ｑ５のすべてのトランジスタサイズ（Ｗ
／Ｌ比）を等倍する方法が考えられている。
ることが要請されており、これに応えるべく出力電流を
増加するためには、基本電流源セルＣＥＬのトランジス
タＱ５のバイアス電圧Ｖｎを深くするか、トランジスタ
Ｑ 、Ｑ４、Ｑ５のすべてのトランジスタサイズ（Ｗ
／Ｌ比）を等倍する方法が考えられている。
上記従来のＤ／Ａコンバータでは、トランジスタＱ５の
バイアス電圧ＶＢを深くしたとき基本電流源セルＣＥＬ
の各トランジスタＱ 、Ｑ 。
バイアス電圧ＶＢを深くしたとき基本電流源セルＣＥＬ
の各トランジスタＱ 、Ｑ 。
４
Ｑ５を最適な状態で動作させようとした場合、最大出力
電流を一定としたとき負荷が変化したとすると負荷に加
わる電圧が変化してしまい、結局当該Ｄ／Ａコンバータ
は使用できないことになる問題があった。
電流を一定としたとき負荷が変化したとすると負荷に加
わる電圧が変化してしまい、結局当該Ｄ／Ａコンバータ
は使用できないことになる問題があった。
また、トランジスタサイズを大きくすることはＩＣ自体
の大型化につながり、好ましいものではなかった。
の大型化につながり、好ましいものではなかった。
そこで、本発明は基本電流源セルのレイアウトを変更す
ることなく各トランジスタを最適状態にて動作させ、か
つ、出力電流を任意に変更することが可能なり／Ａコン
バータを提供することを目的とする。
ることなく各トランジスタを最適状態にて動作させ、か
つ、出力電流を任意に変更することが可能なり／Ａコン
バータを提供することを目的とする。
上記課題を解決するために、本発明は電流出力形Ｄ／Ａ
コンバータの出力段に、その出力電流を所定のミラー比
で分配するカレントミラー回路を接続して構成する。
コンバータの出力段に、その出力電流を所定のミラー比
で分配するカレントミラー回路を接続して構成する。
本発明によれば、Ｄ／Ａコンバータの出力電流は、カレ
ントミラー回路の一次側に入力される。
ントミラー回路の一次側に入力される。
この−次側電流は当該カレントミラー回路のミラー比（
またはミラー係数）に従って２次側電流となって出力さ
れる。その結果、カレントミラー回路の２次側のトラン
ジスタサイズに依存して任意に増幅された出力電流を得
ることができる。この場合において、Ｄ／Ａコンバータ
自体は何ら変更する必要がない。
またはミラー係数）に従って２次側電流となって出力さ
れる。その結果、カレントミラー回路の２次側のトラン
ジスタサイズに依存して任意に増幅された出力電流を得
ることができる。この場合において、Ｄ／Ａコンバータ
自体は何ら変更する必要がない。
次に、本発明の実施例を図面に基づいて説明する。
第１実施例
第１図に本発明の第１実施例を示す。
第１図に示すように、Ｄ／Ａコンバータ１の出力端にカ
レントミラー回路２が接続されている。
レントミラー回路２が接続されている。
Ｄ／Ａコンバータ１自体は従来のものと同じものを使用
することができ、第２図に示すように、複数の基本電流
源セルＣＥＬ、〜ＣＥＬ、を並列接続して構成１．た電
流出力形のＤ／Ａコンバータである。
することができ、第２図に示すように、複数の基本電流
源セルＣＥＬ、〜ＣＥＬ、を並列接続して構成１．た電
流出力形のＤ／Ａコンバータである。
カレントミラー回路２は、入力電源■１と出力電源Ｉ２
との比、すなわちミラー比（Ｉ２／１１）で出力電流Ｉ
２を出力するものである。
との比、すなわちミラー比（Ｉ２／１１）で出力電流Ｉ
２を出力するものである。
ミラー比は
で与えられる。但し、ｈＦＥはトランジスタＱ３、Ｑ４
の特性が同一であるとしたときの電流増幅率である。そ
のミラー比（１，、／Ｉｌ）はトランジスタＱ １Ｑ２
の各トランジスタサイズ（Ｗ／Ｌ比）で決る。したがっ
てトランジスタＱ２のトランジスタサイズ（Ｗ／Ｌ比）
に依存して出力電流Ｉ２の値を増幅することができ、任
意の出力電流Ｉ２をとりつる。
の特性が同一であるとしたときの電流増幅率である。そ
のミラー比（１，、／Ｉｌ）はトランジスタＱ １Ｑ２
の各トランジスタサイズ（Ｗ／Ｌ比）で決る。したがっ
てトランジスタＱ２のトランジスタサイズ（Ｗ／Ｌ比）
に依存して出力電流Ｉ２の値を増幅することができ、任
意の出力電流Ｉ２をとりつる。
Ｄ／Ａコンバータ１とカレントミラー回路２の各トラン
ジスタの導電型の組み合わせは、例えば、カレントミラ
ー回路２のトランジスタＱｌとトランジスタＱ２がＮチ
ャネル形で構成されていれば、基本電流源ＣＥＬ、〜Ｃ
ＥＬ、のトランジスタＱ３〜Ｑ５はＰチャネル型となる
。この逆の関係でもよい。
ジスタの導電型の組み合わせは、例えば、カレントミラ
ー回路２のトランジスタＱｌとトランジスタＱ２がＮチ
ャネル形で構成されていれば、基本電流源ＣＥＬ、〜Ｃ
ＥＬ、のトランジスタＱ３〜Ｑ５はＰチャネル型となる
。この逆の関係でもよい。
以上のように、Ｄ／Ａコンバータ１の出力段にカレント
ミラー回路２を接続したことにより、Ｄ／Ａコンバータ
１の変更を伴うことなく、任意の出力電流Ｉ２を出力す
ることができ、種々の負荷に対応することができる。
ミラー回路２を接続したことにより、Ｄ／Ａコンバータ
１の変更を伴うことなく、任意の出力電流Ｉ２を出力す
ることができ、種々の負荷に対応することができる。
第２実施例
第３図〜第５図に、本発明をＡＳＩＣゲートアレイに適
用する場合の実施例を示す。
用する場合の実施例を示す。
すなわち、第３図に示すように、トランジスタ拡散領域
上にアルミ層からなるゲート電極Ｇを敷き並べておき、
必要な大きさの出力電流■２に合わせて第４図または第
５図のようにマスクパターンを形成して配線を行うこと
により、容易かつ短納期で必要なり／Ａコンバータ１を
作成することが可能となる。°なお、この場合、Ｄ／Ａ
コンバータ１のマスクパターンは全く変更する必要はな
い。
上にアルミ層からなるゲート電極Ｇを敷き並べておき、
必要な大きさの出力電流■２に合わせて第４図または第
５図のようにマスクパターンを形成して配線を行うこと
により、容易かつ短納期で必要なり／Ａコンバータ１を
作成することが可能となる。°なお、この場合、Ｄ／Ａ
コンバータ１のマスクパターンは全く変更する必要はな
い。
変形例
上記実施例に示したカレントミラー回路２の他、ミラー
比の精度の高いカレントミラー回路を使用することがで
きる。その例を第６図、第７図、第８図に示す。
比の精度の高いカレントミラー回路を使用することがで
きる。その例を第６図、第７図、第８図に示す。
第６図に示したカレントミラー回路は、いわゆるウィル
ソン形カレントミラー回路と知られている。この場合の
ミラー比は、 であり、第１実施例に比べて、ミラー比をより１に近づ
けることができる。
ソン形カレントミラー回路と知られている。この場合の
ミラー比は、 であり、第１実施例に比べて、ミラー比をより１に近づ
けることができる。
第７図に示したカレントミラー回路は、上記ウィルソン
形カレントミラー回路の改良例であり、トランジスタＱ
７により、トランジスタＱ６にフィードバックをかけて
ミラー比の変化を阻止するようにしたものである。
形カレントミラー回路の改良例であり、トランジスタＱ
７により、トランジスタＱ６にフィードバックをかけて
ミラー比の変化を阻止するようにしたものである。
第８図に示したカレントミラー回路は、２次側の回路を
複数のトランジスタＱ２１〜Ｑ２−構成し、各トランジ
スタＱ２１”” ２ｎ”ランジスタサイズを異らせ、各
トランジスタＱ２１〜Ｑ２ｍに直列に接続したスイッチ
ＳＷ −３Ｗ２１１を選択的に切換え１ て任意の可変出力電流Ｉ２を出力しうるようにしたもの
である。
複数のトランジスタＱ２１〜Ｑ２−構成し、各トランジ
スタＱ２１”” ２ｎ”ランジスタサイズを異らせ、各
トランジスタＱ２１〜Ｑ２ｍに直列に接続したスイッチ
ＳＷ −３Ｗ２１１を選択的に切換え１ て任意の可変出力電流Ｉ２を出力しうるようにしたもの
である。
以上の通り、本発明によれば、Ｄ／Ａコンバータ自体を
何ら変更することなく、異なる出力電流を出力すること
ができる・
何ら変更することなく、異なる出力電流を出力すること
ができる・
第１図は本発明の第１実施例を示す回路図、第２図は第
１実施例の詳細回路図、 第３図は第２実施例の説明図、 第４図は第２実施例の配線パターンの説明図、第５図は
第２実施例の配線パターンの説明図、第６図は本発明の
詳細な説明図、 第７図は本発明の詳細な説明図、 第８図は本発明の詳細な説明図、 第９図は基本電流源セルの回路図である。 １・・・Ｄ／Ａコンバータ ２・・・カレントミラー回路 Ｑｌ・・・入力側トランジスタ Ｑ２・・・出力側トランジスタ Ｑ３〜Ｑ５・・・トランジスタ ＣＥＬ、ＣＥＬ１〜ＣＥＬ。 １１・・・入力電源 Ｉ２・・・出力電源 ・・・基本電流源セル
１実施例の詳細回路図、 第３図は第２実施例の説明図、 第４図は第２実施例の配線パターンの説明図、第５図は
第２実施例の配線パターンの説明図、第６図は本発明の
詳細な説明図、 第７図は本発明の詳細な説明図、 第８図は本発明の詳細な説明図、 第９図は基本電流源セルの回路図である。 １・・・Ｄ／Ａコンバータ ２・・・カレントミラー回路 Ｑｌ・・・入力側トランジスタ Ｑ２・・・出力側トランジスタ Ｑ３〜Ｑ５・・・トランジスタ ＣＥＬ、ＣＥＬ１〜ＣＥＬ。 １１・・・入力電源 Ｉ２・・・出力電源 ・・・基本電流源セル
Claims (1)
- 電流出力形Ｄ／Ａコンバータの出力段に、その出力電流
を所定のミラー比で分配するカレントミラー回路を接続
したことを特徴とするＤ／Ａコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21997289A JPH0383419A (ja) | 1989-08-25 | 1989-08-25 | Ｄ／ａコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21997289A JPH0383419A (ja) | 1989-08-25 | 1989-08-25 | Ｄ／ａコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0383419A true JPH0383419A (ja) | 1991-04-09 |
Family
ID=16743916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21997289A Pending JPH0383419A (ja) | 1989-08-25 | 1989-08-25 | Ｄ／ａコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0383419A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05288621A (ja) * | 1992-04-07 | 1993-11-02 | Mitsubishi Electric Corp | 半導体圧力センサ用の圧力検出回路 |
| US5856909A (en) * | 1996-04-19 | 1999-01-05 | Yazaki Corporation | Heat-radiation structure of electric unit box |
| US5959249A (en) * | 1997-02-24 | 1999-09-28 | Yazaki Corporation | Drain structure for electric connection box |
| JP2002190739A (ja) * | 2000-12-22 | 2002-07-05 | Kawasaki Microelectronics Kk | 半導体装置 |
| US8139373B2 (en) | 2007-07-18 | 2012-03-20 | Mitsubishi Electric Corporation | Terminal box |
| CN103076834A (zh) * | 2012-12-28 | 2013-05-01 | 四川和芯微电子股份有限公司 | 电阻校准电路 |
-
1989
- 1989-08-25 JP JP21997289A patent/JPH0383419A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05288621A (ja) * | 1992-04-07 | 1993-11-02 | Mitsubishi Electric Corp | 半導体圧力センサ用の圧力検出回路 |
| US5856909A (en) * | 1996-04-19 | 1999-01-05 | Yazaki Corporation | Heat-radiation structure of electric unit box |
| US5959249A (en) * | 1997-02-24 | 1999-09-28 | Yazaki Corporation | Drain structure for electric connection box |
| JP2002190739A (ja) * | 2000-12-22 | 2002-07-05 | Kawasaki Microelectronics Kk | 半導体装置 |
| US8139373B2 (en) | 2007-07-18 | 2012-03-20 | Mitsubishi Electric Corporation | Terminal box |
| CN103076834A (zh) * | 2012-12-28 | 2013-05-01 | 四川和芯微电子股份有限公司 | 电阻校准电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07321568A (ja) | 増幅器 | |
| KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
| JPH03119814A (ja) | 電流ミラー回路 | |
| JPH0383419A (ja) | Ｄ／ａコンバータ | |
| US7304458B2 (en) | Regulator circuit | |
| US20040046592A1 (en) | Comparator circuit | |
| US5465073A (en) | Differential amplifier adapted to be integrated in C-MOS monolithic IC | |
| US4297646A (en) | Current mirror circuit | |
| JPH09223967A (ja) | Ｄ／ａ変換回路 | |
| JPH02104009A (ja) | Ｃｍｏｓ型トランジスターを利用した電流―電圧変換回路 | |
| JPH0440020A (ja) | Ｄ／ａコンバータ | |
| JPS59214311A (ja) | 集積回路装置 | |
| EP2342819B1 (en) | Cascode amplifier with increased linearity | |
| JPH04223602A (ja) | 増幅回路 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| US9209761B2 (en) | Combined input stage for transconductance amplifier having gain linearity over increased input voltage range | |
| JP2000201032A (ja) | 広範囲の出力負荷インピ―ダンスに対して定電流を供給するカレントミラ― | |
| US6608579B2 (en) | Digital-to-analog converting circuit giving linear relation between digital code and oscillation frequency of oscillator | |
| JP3052433B2 (ja) | レベルシフト回路 | |
| US4004240A (en) | Phase-splitter circuits | |
| JP3284926B2 (ja) | 電圧制御型発振器 | |
| WO2003012570A1 (fr) | Circuit d'alimentation electrique | |
| JPH06177731A (ja) | 電流切換回路 | |
| US20030006830A1 (en) | MOSFET resistant control circuit and time constant control circuit used therewith | |
| JPS58201119A (ja) | 定電流回路 |