JPH038362A - 半導体装置及びこれに用いる半導体パッケージ - Google Patents
半導体装置及びこれに用いる半導体パッケージInfo
- Publication number
- JPH038362A JPH038362A JP1143510A JP14351089A JPH038362A JP H038362 A JPH038362 A JP H038362A JP 1143510 A JP1143510 A JP 1143510A JP 14351089 A JP14351089 A JP 14351089A JP H038362 A JPH038362 A JP H038362A
- Authority
- JP
- Japan
- Prior art keywords
- base
- lead frame
- frame
- line
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、サーディツプタイプの半導体装置及びこれに
用いる半導体パッケージに関する。
用いる半導体パッケージに関する。
（従来技術）
サーディツプタイプの半導体パッケージは、通常アルミ
ナセラミック製のベースにリードフレームをガラス溶着
してなるもので、ベースに半導体チップを接合し、ワイ
ヤボンディングした後、キャップにより気密封止される
。
ナセラミック製のベースにリードフレームをガラス溶着
してなるもので、ベースに半導体チップを接合し、ワイ
ヤボンディングした後、キャップにより気密封止される
。
第３図は従来のグツドタイプのリードを有するサーディ
ツプタイプの半導体装置である６図で１はベース、２は
リードフレーム、３はキャップであり、ベース１および
キャップ３はともにアルミナセラミック製である。４は
ウィンドフレームで、リードフレーム２とキャップ３と
の間に設けられる。ウィンドフレーム４もアルミナセラ
ミック製である。５は低融点の結晶化ガラスであって、
ベース１とリードフレーム２、リードフレーム２とウィ
ンドフレーム４とを溶着している。６はウィンドフレー
ム４およびキャップ３との間を封止する低融点の非晶質
ガラスである。
ツプタイプの半導体装置である６図で１はベース、２は
リードフレーム、３はキャップであり、ベース１および
キャップ３はともにアルミナセラミック製である。４は
ウィンドフレームで、リードフレーム２とキャップ３と
の間に設けられる。ウィンドフレーム４もアルミナセラ
ミック製である。５は低融点の結晶化ガラスであって、
ベース１とリードフレーム２、リードフレーム２とウィ
ンドフレーム４とを溶着している。６はウィンドフレー
ム４およびキャップ３との間を封止する低融点の非晶質
ガラスである。
半導体チップ７はベース１に設けられたメタライズ層８
に接合されてワイヤボンディングされた後にキャップに
より封止されるから、キャップ封止の際には結晶化ガラ
スよりも低融点の非晶質ガラス６が用いられる。
に接合されてワイヤボンディングされた後にキャップに
より封止されるから、キャップ封止の際には結晶化ガラ
スよりも低融点の非晶質ガラス６が用いられる。
なお、上記のウィンドフレーム４は結晶化ガラス５より
も低融点の非晶質ガラス６を用いてキャップ封止するた
めと、パッケージの強度を保持するために設けられてい
る。また、ウィンドフレーム４を用いないで低融点の非
晶質ガラス６によりキャップ封止するパッケージもある
。
も低融点の非晶質ガラス６を用いてキャップ封止するた
めと、パッケージの強度を保持するために設けられてい
る。また、ウィンドフレーム４を用いないで低融点の非
晶質ガラス６によりキャップ封止するパッケージもある
。
（発明が解決しようとする課題）
ところで、半導体装置においては搭載される半導体チッ
プが高集積化することによる多ビン化と、電気的特性と
しての信号伝播の高速化が要求されている。これに対し
、従来の半導体パッケージおよび半導体装置は多ピン化
および高速化に対して十分に対処されているとはいい這
い、従来の半導体パッケージでは、信号線路間のクロス
トークや電源線路ノイズを低減させる予防処置が十分に
なされておらず、このため高周波信号に対してノイズ等
の影響が大きく作用しゃすい構成となっているからであ
る。
プが高集積化することによる多ビン化と、電気的特性と
しての信号伝播の高速化が要求されている。これに対し
、従来の半導体パッケージおよび半導体装置は多ピン化
および高速化に対して十分に対処されているとはいい這
い、従来の半導体パッケージでは、信号線路間のクロス
トークや電源線路ノイズを低減させる予防処置が十分に
なされておらず、このため高周波信号に対してノイズ等
の影響が大きく作用しゃすい構成となっているからであ
る。
そこで、本発明はこれら問題点に鑑みてなされたもので
あり、その目的とするところは、サーディツプタイプの
半導体パッケージで、さらに多ビン化が可能であるとと
もに、信号伝播の高速化にも効果的に対応することので
きる半導体パッケージ及びこの半導体パッケージを用い
た半導体装置を提供しようとするものである。
あり、その目的とするところは、サーディツプタイプの
半導体パッケージで、さらに多ビン化が可能であるとと
もに、信号伝播の高速化にも効果的に対応することので
きる半導体パッケージ及びこの半導体パッケージを用い
た半導体装置を提供しようとするものである。
（課題を解決するための手段）
本発明は上記目的を達成するため次の構成をそなえる。
すなおち、半導体チップを接合するベースにリードフレ
ームをガラス溶着したサーディツプタイプの半導体パッ
ケージにおいて、前記ベースを金属材によって形成し、
ベースをリードフレームのグランド線路に接続したこと
を特徴とする。半導体チップを接合するベースにリード
フレームをガラス溶着し、リードフレームにウィンドフ
レームをガラス溶着した半導体パッケージにおいて、前
記ベースおよびウィンドフレームを金属材によって形成
し、ベースをリードフレームのグランド線路に接続する
とともに、ウィンドフレームをリードフレームの電源線
路に接続したことを特徴とする。前記半導体パッケージ
に半導体チップを搭載してキャップにより気密封止する
半導体装置において、キャップを金属材によって形成し
、キャップとベースとをリードフレームのグランド線路
に接続したことを特徴とする。
ームをガラス溶着したサーディツプタイプの半導体パッ
ケージにおいて、前記ベースを金属材によって形成し、
ベースをリードフレームのグランド線路に接続したこと
を特徴とする。半導体チップを接合するベースにリード
フレームをガラス溶着し、リードフレームにウィンドフ
レームをガラス溶着した半導体パッケージにおいて、前
記ベースおよびウィンドフレームを金属材によって形成
し、ベースをリードフレームのグランド線路に接続する
とともに、ウィンドフレームをリードフレームの電源線
路に接続したことを特徴とする。前記半導体パッケージ
に半導体チップを搭載してキャップにより気密封止する
半導体装置において、キャップを金属材によって形成し
、キャップとベースとをリードフレームのグランド線路
に接続したことを特徴とする。
（作用）
ベース、あるいはベースとキャップとをグランド線路に
接続して接地電位とすることにより、信号線路に対する
ノイズあるいは信号線路間のクロストークを接地側に逃
がして、信号線路にノイズがはいることを防止する。ウ
ィンドフレームを電源線路とした場合は、リードフレー
ムの電源線路をウィンドフレームで代替でき、リードフ
レームの電源線路を減少させることができる。
接続して接地電位とすることにより、信号線路に対する
ノイズあるいは信号線路間のクロストークを接地側に逃
がして、信号線路にノイズがはいることを防止する。ウ
ィンドフレームを電源線路とした場合は、リードフレー
ムの電源線路をウィンドフレームで代替でき、リードフ
レームの電源線路を減少させることができる。
（実施例）
以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。
説明する。
第１図は本発明に係る半導体装置の一実施例を示す断面
図である０図で１０はベース、１２はウィンドフレーム
、１４はリードフレーム、１６はキャップである。ここ
で、ベース１０およびウィンドフレーム１２およびキャ
ップ１６は、いずれも金属材、たとえば鉄−ニッケル合
金、によって形成する。ウィンドフレーム１２は半導体
チップ搭載部を取り囲むように方形の枠体状に形成され
る。
図である０図で１０はベース、１２はウィンドフレーム
、１４はリードフレーム、１６はキャップである。ここ
で、ベース１０およびウィンドフレーム１２およびキャ
ップ１６は、いずれも金属材、たとえば鉄−ニッケル合
金、によって形成する。ウィンドフレーム１２は半導体
チップ搭載部を取り囲むように方形の枠体状に形成され
る。
ベース１０とウィンドフレーム１２との間、およびウィ
ンドフレーム１２とリードフレーム１４との間は低融点
の結晶化ガラス１８によって溶着し、リードフレーム１
４とキャップ１６との間は低融点の非晶質ガラス２０に
よって溶着する。
ンドフレーム１２とリードフレーム１４との間は低融点
の結晶化ガラス１８によって溶着し、リードフレーム１
４とキャップ１６との間は低融点の非晶質ガラス２０に
よって溶着する。
２２はベース１０とリードフレーム１４のグランド線路
とを接続するグランド接続線路で、これによってベース
１０は接地電位に維持される。
とを接続するグランド接続線路で、これによってベース
１０は接地電位に維持される。
２４はウィンドフレーム１２とリードフレーム１４の電
源線路とを接続する電源接続線路である。
源線路とを接続する電源接続線路である。
これによって、ウィンドフレーム１２は電源線路として
機能する。
機能する。
２６はベース１０に接合した半導体チップで、２８はリ
ードフレーム１４およびウィンドフレーム１２と半導体
チップ２６とをボンディングするワイヤである。
ードフレーム１４およびウィンドフレーム１２と半導体
チップ２６とをボンディングするワイヤである。
上記構成により、半導体チップ２６を電源線路と接続す
る場合はウィンドフレーム１２とワイヤボンディングす
ればよいから、リードフレーム１４と半導体チップ２６
との間は信号線路だけに用いることができる０通常のリ
ードフレームでは電源線路が、全リード中の２０％程度
を占めているから、この電源線路に使用していたリード
を信号線路に利用することによって、リードフレーム１
４のリードをより多ピン化のために効果的に利用するこ
とができる。
る場合はウィンドフレーム１２とワイヤボンディングす
ればよいから、リードフレーム１４と半導体チップ２６
との間は信号線路だけに用いることができる０通常のリ
ードフレームでは電源線路が、全リード中の２０％程度
を占めているから、この電源線路に使用していたリード
を信号線路に利用することによって、リードフレーム１
４のリードをより多ピン化のために効果的に利用するこ
とができる。
第１図に示す実施例では、ウィンドフレーム１２をベー
ス１０とリードフレーム１４との間に配置したが、第２
図に示すようにリードフレーム１４とキャップ１６との
間に配置してもよい、この例でも、他の各部の構成は上
記実施例とまったく同様である。
ス１０とリードフレーム１４との間に配置したが、第２
図に示すようにリードフレーム１４とキャップ１６との
間に配置してもよい、この例でも、他の各部の構成は上
記実施例とまったく同様である。
この第２図に示す例では、半導体チップ２６とリードフ
レーム１４とのボンディング距離が上記例にくらべて短
くなっているが、半導体装置自体の作用は同様であるか
ら、半導体チップ２６の厚さやウィンドフレーム１２の
肉厚等を考慮してどちらのタイプを選んでもよい。
レーム１４とのボンディング距離が上記例にくらべて短
くなっているが、半導体装置自体の作用は同様であるか
ら、半導体チップ２６の厚さやウィンドフレーム１２の
肉厚等を考慮してどちらのタイプを選んでもよい。
上記各実施例では、ベース１０をいずれも接地電位にし
ているが、このようにベース１０を接地させた場合には
、信号線路間のクロストークや電源線路のノイズを接地
側に逃がすことができ、信号にノイズがはいり込む等の
影響を効果的に防止することができるという利点がある
。上記例で、さらにベース１０とキャップ１６とをグラ
ンド接続線路２２により導通させて、ベース１０とキャ
ップ１６とを接地電位にすると、さらにノイズを低減す
る効果が大きくなり、外部からのノイズに対するシール
ド効果が発揮できてパッケージ全体として信号伝播の高
速化にきわめて有効である。
ているが、このようにベース１０を接地させた場合には
、信号線路間のクロストークや電源線路のノイズを接地
側に逃がすことができ、信号にノイズがはいり込む等の
影響を効果的に防止することができるという利点がある
。上記例で、さらにベース１０とキャップ１６とをグラ
ンド接続線路２２により導通させて、ベース１０とキャ
ップ１６とを接地電位にすると、さらにノイズを低減す
る効果が大きくなり、外部からのノイズに対するシール
ド効果が発揮できてパッケージ全体として信号伝播の高
速化にきわめて有効である。
また、上記のようにリードフレーム１４と電源線路とし
て作用するウィンドフレーム１２とを別に設けておくと
、信号線路と電源線路とを離間して設けることが可能と
なって、電源線路のノイズの信号線路に対する影響をよ
り少なくすることが可能となる。
て作用するウィンドフレーム１２とを別に設けておくと
、信号線路と電源線路とを離間して設けることが可能と
なって、電源線路のノイズの信号線路に対する影響をよ
り少なくすることが可能となる。
なお、電子装置が高速化すると、電源線路のインダクタ
ンスによって電源の０Ｎ−ＯＦＦの際に電位の降下が大
きくあられれ、電源電位に影響を与えて誤動作させる可
能性があるが、この問題も上記実施例の構成をとること
により解消させることが可能である。すなわち、第１図
で、信号線路であるリードフレーム１４と電源線路であ
るウィンドフレーム１２との間にエポキシゴム等の低誘
電率の絶縁層を設け、ウィンドフレーム１２とベース１
０との間にはチタン酸バリウム等の高誘電率の絶縁層を
設ける。これにより、信号線路と電源線路との間で、電
源線路の電位降下による影響を信号線路に及ぼさないよ
うにすることができ、また、電源線路とベースとの間は
コンデンサー的に作用して、電位降下あるいは過大電位
となったーにコンデンサー成分で補完することができる
からである。従来、パッケージ外部の基板には電源線路
にデカップリングコンデンサーを設けているが、このよ
うにパッケージ内部にコンデンサー機能を持たせること
により、パッケージ内部での電源電位の保持が効果的に
行える。
ンスによって電源の０Ｎ−ＯＦＦの際に電位の降下が大
きくあられれ、電源電位に影響を与えて誤動作させる可
能性があるが、この問題も上記実施例の構成をとること
により解消させることが可能である。すなわち、第１図
で、信号線路であるリードフレーム１４と電源線路であ
るウィンドフレーム１２との間にエポキシゴム等の低誘
電率の絶縁層を設け、ウィンドフレーム１２とベース１
０との間にはチタン酸バリウム等の高誘電率の絶縁層を
設ける。これにより、信号線路と電源線路との間で、電
源線路の電位降下による影響を信号線路に及ぼさないよ
うにすることができ、また、電源線路とベースとの間は
コンデンサー的に作用して、電位降下あるいは過大電位
となったーにコンデンサー成分で補完することができる
からである。従来、パッケージ外部の基板には電源線路
にデカップリングコンデンサーを設けているが、このよ
うにパッケージ内部にコンデンサー機能を持たせること
により、パッケージ内部での電源電位の保持が効果的に
行える。
また、上記のようにベース１０の素材として金属材を用
いることにより、金属材が熱放散性に優れることから、
半導体チップから発生する熱を効果的に放散させること
ができる。たとえば、ベースとして熱放散性に優れた鋼
材を用いることによって、好適な熱放散性を有するパッ
ケージが得られる。鋼材をベースに用いる場合は、鉄系
全屈をクラッドあるいはろう付は等して、低融点ガラス
との溶着を可能にする。
いることにより、金属材が熱放散性に優れることから、
半導体チップから発生する熱を効果的に放散させること
ができる。たとえば、ベースとして熱放散性に優れた鋼
材を用いることによって、好適な熱放散性を有するパッ
ケージが得られる。鋼材をベースに用いる場合は、鉄系
全屈をクラッドあるいはろう付は等して、低融点ガラス
との溶着を可能にする。
上記の各実施例はいずれも、ウィンドフレームを備えた
半導体装置について説明したが、ウィンドフレームを備
えない半導体装置であっても、ベースを金属材によって
形成し、ベースを接地電位に保つことによって、信号線
路に対するノイズを低減させる効果を発揮させることが
できる。
半導体装置について説明したが、ウィンドフレームを備
えない半導体装置であっても、ベースを金属材によって
形成し、ベースを接地電位に保つことによって、信号線
路に対するノイズを低減させる効果を発揮させることが
できる。
以上、本発明について好適な実施例を挙げて種々説明し
たが１本発明はこの実施例に限定されるものではなく、
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである。
たが１本発明はこの実施例に限定されるものではなく、
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである。
（発明の効果）
上述したように、本発明に係る半導体装置によれば、ベ
ース、キャップおよびウィンドフレームを金属材によっ
て形成し、ベース、あるいはベースとキャップをグラン
ド線路に接続して接地電位にすることによって信号線路
間のクロストーク、信号線路に対するノイズを低減させ
ることができ。
ース、キャップおよびウィンドフレームを金属材によっ
て形成し、ベース、あるいはベースとキャップをグラン
ド線路に接続して接地電位にすることによって信号線路
間のクロストーク、信号線路に対するノイズを低減させ
ることができ。
信号伝播の高速化に好適に対応することができる。
また、ベースを金属材とすることによりベースからの熱
放散性を向上させることができる。またさらに、ウィン
ドフレームを電源線路として用いた場合はリードフレー
ムに占める電源線路を減らすことができて多ピン化に効
果的に対応することができる等の著効を奏する。
放散性を向上させることができる。またさらに、ウィン
ドフレームを電源線路として用いた場合はリードフレー
ムに占める電源線路を減らすことができて多ピン化に効
果的に対応することができる等の著効を奏する。
第１図は本発明に係る半導体装置の一実施例を示す断面
図、第２図は他の実施例を示す断面図、第３図は半導体
装置の従来例を示す断面図である。 １０・・・ベース、 １２・・・ウィンドフレーム、
１４・・・リードフレーム、１６・・・キャップ、
１８・・・結晶化ガラス。 ２０・・・非晶質ガラス、 ２２・・・グランド接続線
路、２４・・・電源接辣線路、 ２６・・・半導体チップ、２８・・・ワイヤ。
図、第２図は他の実施例を示す断面図、第３図は半導体
装置の従来例を示す断面図である。 １０・・・ベース、 １２・・・ウィンドフレーム、
１４・・・リードフレーム、１６・・・キャップ、
１８・・・結晶化ガラス。 ２０・・・非晶質ガラス、 ２２・・・グランド接続線
路、２４・・・電源接辣線路、 ２６・・・半導体チップ、２８・・・ワイヤ。
Claims (1)
- 【特許請求の範囲】 １、半導体チップを接合するベースにリードフレームを
ガラス溶着したサーディップタイプの半導体パッケージ
において、 前記ベースを金属材によって形成し、ベー スをリードフレームのグランド線路に接続したことを特
徴とする半導体パッケージ。 ２、半導体チップを接合するベースにリードフレームを
ガラス溶着し、リードフレームにウインドフレームをガ
ラス溶着した半導体パッケージにおいて、 前記ベースおよびウインドフレームを金属 材によって形成し、ベースをリードフレームのグランド
線路に接続するとともに、ウインドフレームをリードフ
レームの電源線路に接続したことを特徴とする半導体パ
ッケージ。 ３、請求項１または２記載の半導体パッケージに半導体
チップを搭載してキャップにより気密封止する半導体装
置において、 キャップを金属材によって形成し、キャッ プとベースとをリードフレームのグランド線路に接続し
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1143510A JPH038362A (ja) | 1989-06-06 | 1989-06-06 | 半導体装置及びこれに用いる半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1143510A JPH038362A (ja) | 1989-06-06 | 1989-06-06 | 半導体装置及びこれに用いる半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH038362A true JPH038362A (ja) | 1991-01-16 |
Family
ID=15340412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1143510A Pending JPH038362A (ja) | 1989-06-06 | 1989-06-06 | 半導体装置及びこれに用いる半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH038362A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5629559A (en) * | 1993-04-06 | 1997-05-13 | Tokuyama Corporation | Package for semiconductor device |
| EP0967390A2 (en) | 1998-05-27 | 1999-12-29 | Ngk Spark Plug Co., Ltd. | Sensor for detecting ignition current and ion current in ignition secondary circuit |
-
1989
- 1989-06-06 JP JP1143510A patent/JPH038362A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5629559A (en) * | 1993-04-06 | 1997-05-13 | Tokuyama Corporation | Package for semiconductor device |
| EP0967390A2 (en) | 1998-05-27 | 1999-12-29 | Ngk Spark Plug Co., Ltd. | Sensor for detecting ignition current and ion current in ignition secondary circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4410905A (en) | Power, ground and decoupling structure for chip carriers | |
| US5317107A (en) | Shielded stripline configuration semiconductor device and method for making the same | |
| US5229846A (en) | Semiconductor device having noise reducing die pads | |
| US5883428A (en) | Package for housing a semiconductor element | |
| EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| JPH0137000B2 (ja) | ||
| JP3357435B2 (ja) | 半導体集積回路装置 | |
| JPH038362A (ja) | 半導体装置及びこれに用いる半導体パッケージ | |
| KR950009625B1 (ko) | 유리봉지형 세라믹 패키지 | |
| JPS58219757A (ja) | 半導体装置 | |
| JPH01169986A (ja) | 半導体レーザ | |
| JPH11340405A (ja) | リードフレーム、半導体装置およびその製造方法 | |
| KR100635386B1 (ko) | 고속 신호 처리가 가능한 반도체 칩 패키지 | |
| JPH0595055A (ja) | 半導体集積回路 | |
| JP2003289149A (ja) | 受光モジュール | |
| JPH0272654A (ja) | Ｉｃパッケージ及びその接続構造 | |
| JPH05275609A (ja) | 半導体モジュール基板 | |
| JPH0786495A (ja) | 半導体デバイス | |
| JPH0752760B2 (ja) | 半導体装置用パッケ−ジ | |
| JPH07221211A (ja) | 半導体装置 | |
| JPH0623032Y2 (ja) | 回路基板の実装構造 | |
| JPH07183421A (ja) | 半導体パッケージ | |
| JPS643060B2 (ja) | ||
| JPH08139258A (ja) | 半導体装置 | |
| JPH02210858A (ja) | 半導体装置 |