JPS5826178B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、高比抵抗の抵抗層を有する半導体装置に係り
、特に高比抵抗の抵抗層の一端部が半導体基体内に形成
された拡散領域または多結晶シリコン層に接触された半
導体装置に関する。

従来、インバータ回路や基準電位発生回路等は、例えば
、１駆動ＭＯ３（Ｍｅｔａｌ ０ｘｉｄｅ Ｓｅｍ１ｃ
−ｏｎｄｕｃｔｏｒ）トランジスタにＭＯＳトランジス
タからなる負荷素子、或いは、高比抵抗の拡散層で形成
された負荷抵抗素子を接触して構成されたものが用いら
れている。

しかしながら、負荷素子としてＭＯＳ）ランジスタを用
いて第１図に示す如き、いわゆるＥ／Ｄインバータ回路
を形成したものでは、ＭＯＳトランジスタの相互コンダ
クタンスが比較的大きいため、ＭＯＳ集積回路の低消費
電力化の為に相互コンダクタンスを下げようとすると、
負荷素子として使用するＭＯＳトランジスタのチャネル
長が長くなり、高密度化を図ることができない欠点があ
った。

この問題を解消するために、例えば、第２図及び第３図
に示す如く、フィールド酸化膜１の形成された半導体基
体２にその主面からソース拡散領域３及びドレイン拡散
領域４を形成し、この両拡散領域３，４間の露出表面に
ゲート酸化膜５を介してポリシリコンなどからなるゲー
ト電極６を形成すると共に、両拡散領域３，４に配線金
属７を取付けたいわゆる駆動ＭＯＳトランジスタを形成
し、更に、フィールド酸化膜１の表面に負荷抵抗素子の
機能を果すポリシリコンなどからなる高比抵抗層９を形
成し、マスク層（例えば、気相成長法で形成された低温
酸化膜を写真蝕刻法でパターニングしたもの）１１によ
シ熱拡散後高抵抗部分９ａと低抵抗部分９ｂに分離し、
更に、電極取出部を除いて保護層１０を形成すると共に
、この電極取出部とドレイン拡散領域４とを金属配線で
接続した第４図に示す如き、インバータ回路が考え出さ
れている。

このように高比抵抗層からなる負荷抵抗体を有する半導
体装置で構成されたインバータ回路は、負荷素子として
ＭＯＳトランジスタを用いたものに比べて遥かに小型化
されたが、十分に高密度化が達成されたわけではなかっ
た。

その理由は、例えば、高比抵抗の多結晶シリコン層９を
低比抵抗部９ｂと高比抵抗部９ａが分離し、この高比抵
抗部９ａの長さを定めるためにマスク層１１を形成後、
熱拡散法による不純物拡散を行う際に、熱拡散によって
マスク層１１に覆われた部分に不純物が拡散して高比抵
抗部９ａの高比抵抗が失われるため、この不純物の拡散
分（約１０μ報度）だけを予め考慮に入れてマスク層１
１の長さつまｂ高比抵抗層９の長さを長くしておく必要
があるからである。

また、このようにして製造されたインバータ回路等では
、負荷抵抗体の抵抗値のばらつきが大きい等の欠点があ
った。

この発明は、かかる点に鑑みてなされたものであり、高
密度化及び電気特性の向上を図った半導体装置、更に高
比抵抗体を得るための拡散工程を不要にすることによう
マスク操作を除去して作業性の向上を図ることができる
半導体装置を提供するものである。

以下、この発明をよう良く理解するために本願発明者た
ちがすでに特願昭５４−１８７３４号にて開示した半導
体装置について第５図を参照して説明する。

この半導体装置３１は、フィールド酸化膜２０の形成さ
れた半導体基体２１に、その主面から延在するソース拡
散領域２２（例えば、ソース拡散領域の濃度がｉ ０１
９〜１０２１個／ｃｙｒｔ程度）及びドレイン拡散領域
２３（例えば、ドレイン拡散領域の濃度が１０１９〜１
０２１個／ｃｒＡ程度）を有している。

ソース拡散領域２２とドレイン拡散領域２３間の露出表
面には、ゲート酸化膜２４を介してゲート電極２５（例
えば、ゲート電極の濃度が１０１９〜１０２１個／−）
が形成されている。

フィールド酸化膜２０の表面には、一端部がドレイン拡
散領域２３に直接接触された高比抵抗層２６（例えば抵
抗値が１０６〜１０１０Ω／口）が絶縁層２７を介して
形成されている。

ゲー）１極２５及び高比抵抗層２６の表面には、配線金
属２８の取出し部を除いてシリコン酸化膜２９が形成さ
れ、その表面には保護膜３０が設けられている。

このようにこの半導体装置３１は、駆動ＭＯＳトランジ
スタのドレイン拡散領域２３に一端部を直接接触した高
比抵抗層２６を有し、所謂インベータ回路を構成してい
る。

この半導体装置３１では、高比抵抗層２６の一端部を駆
動ＭＯＳトランジスタのドレイン拡散領域２３に直接接
触せしめたので、高比抵抗層２６とドレイン拡散領域２
３のコンタクトは、これらの形成後例えば、シリコン酸
化膜２９の焼成工程によるドレイン拡散領域２３から高
比抵抗層２６への不純物拡散で実現され、製造工程を簡
略化して生産性を向上させることができる。

また、高比抵抗層２６の一端部が、すでに形成された高
濃度不純物領域（ドレイン拡散領域２３）に直接接触さ
れるので、高抵抗部分と低抵抗部分の分離工程を不要と
し、高密度化を妨げる原因となる不純物の拡散を防止し
て所定の抵抗値を有する高比抵抗層２６を容易に形成す
ることができる。

その結果、半導体装置３１の設計精度を高めて高密度化
を図ることができるとともに、電気特性の向上を図るこ
とができる。

次に、この発明を更によう良く理解するために本願発明
者たちがすでに特願昭５４−８１１２６号にて開示した
半導体装置について第６図を参照して説明する。

この半導体装置５２は、フィールド酸化膜４０の形成さ
れた半導体基体４１に、その主面から延在するソース拡
散領域４２（例えば、ソース拡散領域の濃度が１Ｏ１９
〜１Ｏ２１個／ｃｒｉＬ程度）及びドレイン拡散領域４
３（例えば、ドレイン拡散領域の濃度が１０１９〜１０
２１個／ｃｒＡ程度）を有している。

ソース拡散領域４２とドレイン拡散領域４３間の露出表
面には、ゲート酸化膜４４を介して高濃度に不純物を拡
散させた多結晶シリコンからなるゲー）Ｋ極４５（例え
ばデー１−１極の濃度が１０１９〜１０２１個／−）を
有している。

フィールド酸化膜４０の表面には、一端部がドレイン拡
散領域４３に直接接触され、且つ高濃度に不純部を拡散
された多結晶シリコン層４６（以下、第１の多結晶シリ
コン層と記す。

）が形成されている。この第１の多結晶シリコン層４６
には、絶縁層４７を介して高比抵抗層４８（例えば抵抗
値が１０６〜１０１０Ω／口）が形成されている。

高比抵抗層４８の表面及び絶縁層４７上には、シリコン
酸化膜４９と保護膜５０が順次形成されている。

高比抵抗層４８及びソース拡散領域４２に通じるコンタ
クトホールには配線金属５１が設けられている。

このようにこの半導体装置５２は、一端部を駆動ＭＯＳ
トランジスタのドレイン拡散領域４３に接続された高濃
度に不純物を拡散された第１の多結晶シリコン層４６に
直接接触した高比抵抗層４８を有しており、所謂インバ
ータ回路を構成している。

この半導体装置Σスは、駆動ＭＯＳトランジスタのドレ
イン拡散領域４３に第１の多結晶シリコン層４６を介し
て一端部が接触した高比抵抗層４８を有するので、特願
昭５４−１８７３４号で開示した半導体装置３１と同様
に、拡散工程を不要にして製造工程の簡略化を図シ、生
産性を向上させることができる。

また、高比抵抗層４８と第１の多結晶シリコン層４６と
を直接接触することにより、高抵抗部分と低抵抗部分の
分離工程を不要とし、所定の抵抗値を有する高比抵抗層
４８を形成して半導体装置５２の設計精度を高め、高密
度化及び電気特性の向上を図ることができる。

この発明は、前述した特願昭５４−１８７３４号で開示
した半導体装置及び特願昭５４−８１１２６号で開した
半導体装置を基礎にしてなされたものであり下記の特徴
を有するものである。

１、多結晶シリコンで形成された高比抵抗層を有する。

２．１．の高比抵抗層の一端部は、半導体基体に設けら
れた該高比抵抗層の不純物濃度より高い不純物濃度を有
する多結晶シリコン層に直接接触されている。

３．１．の高比抵抗層は、少なくともその一部分が半導
体基体に形成されたゲートを極の上方に設けられている
。

以下、この発明をより良く理解するための参考例につい
て説明する。

第７図は、この発明の半導体装置の一実施例の断面図で
ある。

この半導体装置７１は、第４図に示す如きインバータ回
路を構成するものであり、フィールド酸化膜６０を設け
た半導体基体６１に、その主面から内部に延在するソー
ス拡散領域６２（例えば、ソース領域の濃度が１０１９
〜１０２’（Ｗ−程度）と、このソース拡散領域６２か
ら所定の間隔を設けて該主面から内部に延在するドレイ
ン拡散領域６３（例えば、ドレイン拡散領域の濃度が１
０１９〜１０２１個／ａ程度）とを有している。

ソース拡散領域６２とドレイン拡散領域６３間の露出表
面には、ゲート酸化膜６４を介してゲート電極６５が形
成されており、インバータ回路のゲート部分を構成して
いる。

フィールド酸化膜６０上には第１多結晶シリコン層６６
が形成されており、インバータ回路の電源部分を構成し
ている。

この第１多結晶シリコン層６６及び前記ゲートを極６５
は、絶縁層６７で被覆されている。

第１多結晶シリコン層６６には、その不純物濃度より少
ない不純物濃度を有する第２多結晶シリコン層６８の一
端部が接続されている。

第２多結晶シリコン層６８は、その一部がゲー）を極６
５の上方に設けられているとともにその他端部はドレイ
ン拡散領域６３に直接接触されてお９、インバータ回路
の抵抗部分を構成している。

ここで、本願発明における直接接触とは、高比抵抗体を
形成する第２多結晶シリコン層６８が実質上一定の不純
物濃度で高不純物濃度拡散領域であるドレイン拡散領域
６３に接触していることを意味するものである。

実質上一定の不純物濃度による接触は、例えば熱処理に
よってドレイン拡散領域６３中の不純物を拡散せしめて
、このドレイン拡散領域６３に接触された第２多結晶シ
リコン層６８との間にオーミック接続を形成することに
よう達成される。

このオーミック接続は、約数ミクロンの一枚０ 度の距離に亘って高不純物濃度領域（ドレイン拡散領域
より少ない不純物濃度）を形成するだけで達成され、接
続された第２多結晶シリコン層は全域に亘って実質上一
定の不純物濃度を保つことができる。

これに対して、例えばマスキング操作によりＣ２Ｖ、Ｄ
、法でドレイン拡散領域上に新たに高不純物濃度領域を
形成して多結晶シリコン層とドレイン拡散領域とのオー
ミック接続を行った場合には、約数ミクロンの距離に亘
って多結晶シリコン層よりも不純物濃度が高い高不純物
濃度領域が形成される。

このため接続された多結晶シリコン層は、その全域に亘
って実質上一定の不純物濃度を保つことができない。

第２多結晶シリコン層６８上及びフィールド酸化膜６０
上等に形成された絶縁層６７上には、シリコン酸化膜６
９が形成されている。

シリコン酸化膜６９上には、ソース拡散領域６２或はド
レイン拡散領域６３に通じるアルミニウムからなる取外
電極７０が設けられており、インバータ回路のソース取
出電極及びドレイン取出電極を構成している。

このようにこの半導体装置７１は、インバータ回路の抵
抗部分を第２多結晶シリコン層６８からなる高比抵抗体
で形成して該抵抗部分をゲート電極６５の上方に設けた
ことにより、抵抗部分の占有面積を実質上極めて小さく
シ、高密度化を図ることができる。

また、第２多結晶シリコン層６８からなる高比抵抗体の
一端部は、すでに形成された高濃度不純物拡散領域（例
えばドレイン拡散領域６３）に直接接触されているので
、製造に際しては高抵抗部分と低抵抗部分の分離工程を
不要にすることができる。

その結果、高密度化を妨げる原因となる不純物の拡散を
防止して所定の抵抗値を有する高抵抗体を容易に形成す
ることができるので、半導体装置７１の設計精度を高め
て高密化を達成することができる。

尚、上記参考例では、高比抵抗体の一端部がドレイン拡
散領域６３に直接接触し、且つ駆動ＩＭ）Ｓトランジス
タのゲート電極６５の上方を越えて他端部が第１多結晶
シリコン層６６に接触されている半導体装置７１につい
て説明したが、この他にも第８図Ａ及びＢに示す如く、
第２多結晶シリコン層６８′からなる高比抵抗体の一端
部が高濃度不純物拡散領域（例えばドレイン拡散領域６
３）に接触し、他端部が駆動ＭＯ８ｔ−ラｔ−ランジス
−ト電極６５の上方に位置付けられ、この他端部に取出
電極７０′を設けた半導体装置７２としても良い。

本発明の一実施例の半導体装置は、前述の参考例のもの
と異なり就中、第９図に示す如く第２多結晶シリコン層
６８“からなる高比抵抗体の一端部を、駆動ＭＯＳトラ
ンジスタのドレイン拡散領域６３に直接接触された第１
多結晶シリコン層６６″に接触し、且つこの駆動ＭＯＳ
トランジスタのソース拡散領域６２及びドレイン拡散領
域６３の配置と直交する方向にソース拡散領域６２“と
ドレイン拡散領域を設置した他のトランジスタのゲート
の上方に高比抵抗体の一部分を配置せしめてインバータ
回路を構成したものである。

第２多結晶シリコン層６８“の構成以外は参考例のもの
と同じであるので、参考例の構成及び作用・効果をもっ
てその説明を省略する。

また、参考例では駆動ＭＯＳトランジスタを用いたイン
バータ回路について説明したが、この発明はこの他にも
例えば基準電位発生回路等の高比抵抗体を有する回路を
構成する半導体装置にも適用できるものである。

次に、参考例の半導体装置の製造方法の実症例について
説明する。

第１０図Ａ乃至Ｃは、この半導体装置の製造工程の工程
に従って示す説明図である。

この半導体装置の製造方法は、まず第１０図Ａに示す如
く例えば基板比抵抗２０Ω・αのＰ型半導体基体６１の
主面に、高温酸化により酸化膜６１ａを形成する。

次いで、この酸化膜６１ａの表面に例えば気相成長法に
より形成された窒化シリコン膜６１ｂヲ所定パターンの
レジスト６１ｃをマスクにシテパターンニングする。

次に、この窒化シリコン膜６１ｂをマスクにして例えば
加速電圧１２０ｋＶ、注入量２×１０１３／ｃＩ？Ｌで
ボロンＢを注入して半導体基体６１の反転防止を行う。

然る後、高温酸化によって厚さ約１μのフィールド酸化
膜６０を形成し、窒化シリコン膜６１ｂ及びその直下の
酸化膜６１ａを除去してから４００〜１０００λ程度の
ゲート酸化膜６４を形成する。

そして、この半導体基体６１の表面に加速電圧５０ｋＶ
、注入量３×１０１１／ｃｒ７Ｌ程度の条件でボロンＢ
の注入を行いしきい値電圧を設定した後、その主面に気
相成長された多結晶シリコン層を写真蝕刻法によってパ
ターニングし、第１０図Ｂに示す如くゲート電極６５と
フィールド酸化膜６０上に電源となる第１多結晶シリコ
ン層６６とを形成する。

次に、第１０図Ｃに示す如くゲート電極６５をマスクに
してフィールド酸化膜６０で仕切られた半導体基体６１
の主面に、リン拡散または砒素拡散を施してソース拡散
領域６２及びドレイン拡散領域６３を形成して駆動Ｍ０
Ｓトランジスタを得る。

そして、その表面に気相成長法にようシリコン酸化膜６
７を形成し、このシリコン酸化膜６７にドレイン拡散領
域６３及び第１の多結晶シリコン層６６に通じるコンタ
クトホールを穿設してから、気相成長法によシ一端部が
ドレイン拡散領域６３に接触し、且つゲート電極６５の
上方を越えて他端部が第１多結晶シリコン層６６に通じ
る第２多結晶シリコン層６８を形成する。

次いで、この第２多結晶シリコン層６８に例えば加速電
圧５０ ｋＶ、注入量０〜Ｉ Ｘ １０１４／ｉ（ここ
で、注入量がＯとは、イオン注入を行わない場合を意味
する。

）の条件で例えば、リンイオンの注入を施し、所定の高
比抵抗を備えた高比抵抗体（例えば抵抗値が１０６〜１
０１０Ω／口）を得る。

ここで第２多結晶シリコン層にイオン注入を行った後に
、第２多結晶シリコン層のパターニングを行ってもよい
。

然る後、上述の如くして高比抵抗体を形成した半導体基
体６１の主面に、シリコン酸化膜６９を形成した後、ソ
ース拡散領域６２に通じるコンタクトホールを穿設して
アルミニウムからなる取出電極７０を形成し、第７図に
示す如き半導体装置７１を得る。

このようにこの半導体装置の製造方法によれば、第２多
結晶シリコン層６°８とドレイン拡散領域６３とのコン
タクトを、第２多結晶シリコン層６８の形成後にシリコ
ン酸化膜６９等の焼成工程によって達成できるので、製
造工程を簡略化して生産性を向上させることができる。

また、シリコン酸化膜６９等の焼成工程による外部拡散
によって第２多結晶シリコン層６８とドレイン拡散領域
６３とのコンタクトが達成されるので、高抵抗部分と低
抵抗部分との分離工程を不１、要にして高精度の下に高
抵抗体（第２多結晶シリコン層６８）の微細化して半導
体装置７１の高密度化を達成することができる。

次に、本発明の他の参考例について第１１図を参照して
説明する。

この半導体装置９２は、前述の特定発明の半導体装置と
同様に第４図に示す如きインバータ回路を横取するもの
であり１フイニルド酸化膜８０、ソース拡散領域８２、
及びドレイン拡散領域８３が形成された半導体基体８１
の該ソース拡散領域８２とドレイン拡散領域８３間の露
出表面に、ゲート酸化膜８４を介して高濃度に不純物を
拡散された第１多結晶シリコン層からなるゲート電極８
５を有している。

フィールド酸化膜８０の表面には、一端部がドレイン拡
散領域８３に直接接触され、且つ高濃度に不純物を拡散
された第２多結晶シリコン層８６が形成されている。

ゲート電極８５及び第２多結晶シリコン層８６は、絶縁
層８７で被覆されている。

第２多結晶シリコン層８６上には、その不純物濃度より
も少ない不純物濃度を有する第３多結晶シリコン層８８
の一端部が接続されている。

第３多結晶シリコン層８８の他端部は、ゲート電極８５
の上方に設けられている。

絶縁層８７及び第３多結晶シリコン層８８の表面には、
シリコン酸化膜８９と保護膜９０が順次形成されている
。

また、第３多結晶シリコン層８８及びソース拡散領域８
２には、コンタクトホールを通じて配線金属９１が設け
られている。

このようにこの半導体装置９２は、インバータ回路の抵
抗部分を形成する第３多結晶シリコン層８８がゲートを
極８５の上方に設けられているので、前述の参考例の半
導体装置と同様に、抵抗部分の占有面積を実質上極めて
小さくして高密度化を図ることができる。

また、第３多結晶シリコン層８８からなる高比抵抗体の
一端部は、高濃度に不純物を拡散された第２多結晶シリ
コン層８６に接続されているので、製造に際しては高抵
抗部分と低抵抗部分の分離工程を不要にして所定の抵抗
値を有する高抵抗体を容易に形成することができ、半導
体装置９２の設計精度を高めて高密度化を達成すること
ができる。

尚、この半導体装置９２の製造方法は、上記参考例の半
導体装置の製造方法とほぼ同様であるが、上記半導体装
置の製造方法において、ゲート電極８５の形成工程と同
時に又は別々に半導体基体８１の所定位置（ドレイン拡
散領域８３の表面）に第２多結晶シリコン層８６を形成
し、しかる後、ゲート電極８５及び第２多結晶シリコン
層８６を絶縁層８７で被覆して一端部が該第２多結晶シ
リコン層８６と接続しかつその一部分がゲート電極８５
の上方に位置する第３多結晶シリコン層８８を形成せし
め、以後上記半導体装置の製造法と同様の工程を採用す
ることにより達成することができる。

以上説明した如く、この発明に係る半導体装置は、高比
抵抗層を半導体基体の拡散領域または高濃度に不純物を
拡散された多結晶シリコン層に直接接触せしめたので、
半導体装置の高密度化を達成して電気特性を改善するこ
とができる。

また、この半導体装置の製造方法によれば、高抵抗部分
と低抵抗部分の分離を行って高比抵抗の抵抗体を得るた
めの拡散工程を不要にすることによシ、マスク操作を除
去して作業性の向上を図るとともに、製造コストの低減
化を図ることができる等顕著な効果を有するものである
。

【図面の簡単な説明】

第１図は、ＭＯＳトランジスタを負荷素子として用いた
Ｅ／Ｄインバータ回路を示す回路図、第２図は、従来の
インバータ回路を構成する半導体装置を示す断面図、第
３図は、第２図に示す半導体装置をその主面から見た状
態を示す説明図、第４図は、高比抵抗の抵抗体を用いた
インバータ回路を示す回路図、第５図及び第６図は、こ
の発明の基礎になった半導体装置の断面図、第７図は、
この発明の半導体装置の一参考例の断面図、第８図Ａは
、第７図に示す半導体装置を改良した他の参考例の断面
図、同図Ｂは、同参考例の平面図、第９図は、本発明の
一実施例の断面図、第１０図Ａ乃至Ｃは、第７図に示す
参考例の半導体装置の製造工程を示す説明図、第１１図
は、この発明の他の参考例の半導体装置の断面図である
。 ２１．４１，６１．８１・・・・・・半導体基体、２２
゜４２．６２，８２・・・・・・ソース拡散領域、２３
，４３゜６３．８３・・・・・・ドレイン拡散領域、２
５，４５゜６５．８５・・・・・・ゲート電極、２６，
４８・・・・・・高比抵抗層、３１．５２，７１．７２
，９２・・・・・・半導体装置、６６．６６“・・・・
・・第１多結晶シリコン層、６８ 、６８’、 ６８“
、８６・・・・・・第２多結晶シリコン層、８８・・・
・・・第３多結晶シリコン層。

Claims (1)

1. 【特許請求の範囲】 １ 一導電型の半導体基体内に形成された反対導電型の
   不純物領域と、前記半導体基体の主面に絶縁層を介して
   形成された第１のＭＯＳ）ランジスタのゲー）！極と、
   前記主面に形成され前記不純物領域に一端部を接触した
   高濃度の不純物を有する第１多結晶シリコン層と、該第
   １多結晶シリコン層に一端部を続触した低濃度の不純物
   を有する第２多結晶シリコン層とを具備し、第１多結晶
   シリコン層内の不純物が第２多結晶シリコン層中に拡散
   されて両者が直接接触していると共に、前記第１多結晶
   シリコン層の他端部が前記第１のＭＯＳトランジスタと
   異なる第２のＭＯＳ）ランジスタのゲート電極を形成し
   かつ前記第２多結晶シリコン層は前記第２のゲート電極
   の少くともいずれか一方の上方に位置することを特徴と
   する半導体装置。 ２ 反対導電型の不純物領域は、駆動ＭＯＳトランジス
   タのドレイン領域若しくはソース領域であ択且つ第２多
   結晶シリコン層は抵抗体を形成し駆動ＭＯ８）ランジス
   タの負荷である特許請求の範囲第１項記載の半導体装置
   。 ３ 抵抗体と駆動ＭＯＳトランジスタとによってインバ
   ータ回路を形成している特許請求の範囲第２項記載の半
   導体装置。