JPH0389845A - スロースタート回路 - Google Patents
スロースタート回路Info
- Publication number
- JPH0389845A JPH0389845A JP11158189A JP11158189A JPH0389845A JP H0389845 A JPH0389845 A JP H0389845A JP 11158189 A JP11158189 A JP 11158189A JP 11158189 A JP11158189 A JP 11158189A JP H0389845 A JPH0389845 A JP H0389845A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- slow start
- resistor
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 33
- 238000001514 detection method Methods 0.000 claims abstract description 6
- 238000007599 discharging Methods 0.000 claims description 9
- 238000011084 recovery Methods 0.000 abstract description 2
- 229920006395 saturated elastomer Polymers 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〉
本発明はスロースタート回路に関し、特にスイッチング
・レギュレータの制御回路におけるスロースタート回路
に関する。
・レギュレータの制御回路におけるスロースタート回路
に関する。
（従来の技術〉
従来、この種のスロースタート回路は、第５図に示す回
路があり、第４図に示されるＤＣ−ＤＣコンバータのス
ロースタート回路部として使用されていた、スロースタ
ート回路部からの出力ｌｌ！ｌ信号Ｖ８は、コントロー
ルＩＣにおいて三角波発振器出力Ｖｔと比較され、その
比較出力はドライバ回路に供給され、ドライバ回路の出
力がコンバータ部にＯＮパルス信号Ｖｐとして供給され
る。第６図には第４図のＶ ｃ ｃ ＋ Ｖ ２６ ＋
Ｖ Ｉｏの投入、瞬断、切断時における波形変化が示
されている。このスロースタート回路の端子２に供給さ
れている制御用電源Ｖｃｃの立ち上がりが−遅いと、コ
ンデンサＣＩｏが完全に充電しきらないうちに放電を開
始するため、第７図に示すようにコントロールＩＣは初
めから幅の広いＯＮパルスＶｐを出力し、スロースター
トがうまくかからないことがあった。
路があり、第４図に示されるＤＣ−ＤＣコンバータのス
ロースタート回路部として使用されていた、スロースタ
ート回路部からの出力ｌｌ！ｌ信号Ｖ８は、コントロー
ルＩＣにおいて三角波発振器出力Ｖｔと比較され、その
比較出力はドライバ回路に供給され、ドライバ回路の出
力がコンバータ部にＯＮパルス信号Ｖｐとして供給され
る。第６図には第４図のＶ ｃ ｃ ＋ Ｖ ２６ ＋
Ｖ Ｉｏの投入、瞬断、切断時における波形変化が示
されている。このスロースタート回路の端子２に供給さ
れている制御用電源Ｖｃｃの立ち上がりが−遅いと、コ
ンデンサＣＩｏが完全に充電しきらないうちに放電を開
始するため、第７図に示すようにコントロールＩＣは初
めから幅の広いＯＮパルスＶｐを出力し、スロースター
トがうまくかからないことがあった。
（発明が解決しようとする課Ｍ）
上述した従来のスロースタート回路では、スロースター
トがかからずに電源が立ち上がると、コンバータの出力
コンデンサあるいは負荷のコンデンサに突入電流が流れ
、従ってコンデンサの劣化ひいては装置の信頼度を悪化
させるという欠点があった。
トがかからずに電源が立ち上がると、コンバータの出力
コンデンサあるいは負荷のコンデンサに突入電流が流れ
、従ってコンデンサの劣化ひいては装置の信頼度を悪化
させるという欠点があった。
さらに、瞬断時はコントロールＩＣの最低動作電圧ＥＡ
を下回ってもＯＮパルスを出力しつづけコントロールＩ
Ｃの動作が保証できない状態で運転されるという欠点が
あった。
を下回ってもＯＮパルスを出力しつづけコントロールＩ
Ｃの動作が保証できない状態で運転されるという欠点が
あった。
（課題を解決するための手段）
本発明によるスロースタート回路は、それぞれ並列に接
続され、一端が接地され他端が出力端子に接続された第
１のコンデンサおよび第１の抵抗と、コレクタ・フォロ
ワ型ＰＮＰトランジスタと、前記ＰＮＰトランジスタの
コレクタと出力端子間に接続した第２の抵抗とから成る
第１の充放電回路とニ 一端が接地された第２のコンデンサと、前記第２のコン
デンサの他端と前記ＰＮＰトランジスタのベース間に接
続された第３の抵抗と、エミッタが接地された第１のＮ
ＰＮトランジスタと、一端が前記第１のＮＰＮ トラン
ジスタのコレクタに接続され、曲端が前記第３の抵抗と
第２のコンデンサとの接続点に接続された第４の抵抗と
、前記第１のＮＰＮトランジスタのベースと電源間に接
続された第５の抵抗とから成る第２の充放電回路と；エ
ミッタが接地され、コレクタが前記第１のＮＰＮトラン
ジスタのベースに接続された第２のＮＰＮトランジスタ
と、カソードが電源に接続されたツェナー・ダイオード
と、前記ツェナー・ダイオードのアノードと前記第２の
ＮＰＮトランジスタのベース間に接続された第６の抵抗
とから成るレベル検出回路； とを備える。
続され、一端が接地され他端が出力端子に接続された第
１のコンデンサおよび第１の抵抗と、コレクタ・フォロ
ワ型ＰＮＰトランジスタと、前記ＰＮＰトランジスタの
コレクタと出力端子間に接続した第２の抵抗とから成る
第１の充放電回路とニ 一端が接地された第２のコンデンサと、前記第２のコン
デンサの他端と前記ＰＮＰトランジスタのベース間に接
続された第３の抵抗と、エミッタが接地された第１のＮ
ＰＮトランジスタと、一端が前記第１のＮＰＮ トラン
ジスタのコレクタに接続され、曲端が前記第３の抵抗と
第２のコンデンサとの接続点に接続された第４の抵抗と
、前記第１のＮＰＮトランジスタのベースと電源間に接
続された第５の抵抗とから成る第２の充放電回路と；エ
ミッタが接地され、コレクタが前記第１のＮＰＮトラン
ジスタのベースに接続された第２のＮＰＮトランジスタ
と、カソードが電源に接続されたツェナー・ダイオード
と、前記ツェナー・ダイオードのアノードと前記第２の
ＮＰＮトランジスタのベース間に接続された第６の抵抗
とから成るレベル検出回路； とを備える。
（実施例）
次に本発明について図面を参照して説明する。
第１図は本発明によるスロースタート回路の一実施例を
示す回路図である。
示す回路図である。
本発明の一実膝例を示すスロースタート回路は第１図に
示す如く、第１の充放電回路１０と第２の充放電回路２
０とレベル検出回路３０とを備える。第１の充放電回路
は、基本的に、一端を接地し他端を出力端子に接続した
第１のコンデンサＣ１と、第１のコンデンサに並列接続
した第１の抵抗Ｒ１と、コレクタフォロワ型ＰＮＰトラ
ンジスタＱ）と、ＰＮＰトランジスタＱ３のコレクタと
出力端子間に接続した第２の抵抗Ｒ２とから戒り、第２
の充放電回路は、基本的に、一端を接地した第２のコン
デンサＣ２と、第２のコンデンサＣ２の他端とＰＮＰト
ランジスタＱ３のベース間に接続した第３の抵抗Ｒ３と
、エミッタを接地した第１のＮＰＮトランジスタＱ１と
、一端を第１のＮＰＮトランジスタＱ、のコレクタに接
続し、他端を第３の抵抗Ｒ３と第２のコンデンサｃ２と
の接続点に接続した第４の抵抗Ｒ４と、第１のＮＰＮト
ランジスタＱ、のベースと電源間に接続した第５の抵抗
Ｒ５とから成る。更にレベル検出回路３０は、エミッタ
を接地し、コレクタを第１のＮＰＮトランジスタＱ１の
ベースに接続した第２のＮＰＮトランジスタＱ２と、カ
ソードを電源に接続したツェーナー・ダイオードＺ、Ｉ
と、ツェナー・ダイオードＺ１のアノードと第２のＮ
ＰＮトランジスタＱ２のベース間に接続した第６の抵抗
Ｒ６を有して構成されている。
示す如く、第１の充放電回路１０と第２の充放電回路２
０とレベル検出回路３０とを備える。第１の充放電回路
は、基本的に、一端を接地し他端を出力端子に接続した
第１のコンデンサＣ１と、第１のコンデンサに並列接続
した第１の抵抗Ｒ１と、コレクタフォロワ型ＰＮＰトラ
ンジスタＱ）と、ＰＮＰトランジスタＱ３のコレクタと
出力端子間に接続した第２の抵抗Ｒ２とから戒り、第２
の充放電回路は、基本的に、一端を接地した第２のコン
デンサＣ２と、第２のコンデンサＣ２の他端とＰＮＰト
ランジスタＱ３のベース間に接続した第３の抵抗Ｒ３と
、エミッタを接地した第１のＮＰＮトランジスタＱ１と
、一端を第１のＮＰＮトランジスタＱ、のコレクタに接
続し、他端を第３の抵抗Ｒ３と第２のコンデンサｃ２と
の接続点に接続した第４の抵抗Ｒ４と、第１のＮＰＮト
ランジスタＱ、のベースと電源間に接続した第５の抵抗
Ｒ５とから成る。更にレベル検出回路３０は、エミッタ
を接地し、コレクタを第１のＮＰＮトランジスタＱ１の
ベースに接続した第２のＮＰＮトランジスタＱ２と、カ
ソードを電源に接続したツェーナー・ダイオードＺ、Ｉ
と、ツェナー・ダイオードＺ１のアノードと第２のＮ
ＰＮトランジスタＱ２のベース間に接続した第６の抵抗
Ｒ６を有して構成されている。
第４図は本発明のスロースタート回路が使用されるＤＣ
−ＤＣコンバータのブロック図である。
−ＤＣコンバータのブロック図である。
通常ＤＣ−ＤＣコンバータは、コンバータ自身の出力コ
ンデンサあるいは負荷のコンデンサが突入電流により劣
化するのを防止するため、出力電圧に傾きをもたせて立
ち上げている。そのため、第４の三角波発振器出力（Ｖ
ｔ）とスロースタート回路出力（Ｖ＋ ＝Ｖａ ）とを
比較して、第３図に示すようにＯＮパルス幅を徐々に広
げるように回路が構成されている。第２図には電源投入
、切断瞬断時のタイミングチャートが、第３図にはスロ
ースタート時のタイミング拡大図が示されている本発明
の一実施例を示す第１図の回路動作について、動作波形
タイミングチャートを示す第２図と第３図を参照して説
明する。
ンデンサあるいは負荷のコンデンサが突入電流により劣
化するのを防止するため、出力電圧に傾きをもたせて立
ち上げている。そのため、第４の三角波発振器出力（Ｖ
ｔ）とスロースタート回路出力（Ｖ＋ ＝Ｖａ ）とを
比較して、第３図に示すようにＯＮパルス幅を徐々に広
げるように回路が構成されている。第２図には電源投入
、切断瞬断時のタイミングチャートが、第３図にはスロ
ースタート時のタイミング拡大図が示されている本発明
の一実施例を示す第１図の回路動作について、動作波形
タイミングチャートを示す第２図と第３図を参照して説
明する。
まず、制御用電源Ｖｃｃ投入時、Ｖ ｚ １＋Ｖ ｕ
Ｖｔを下回っている間（ｔｏ〜１＋）は、トランジスタ
Ｑ２はＯＦＦ状態にあり、従ってトランジスタＱ、がＯ
Ｎして、コンデンサＣ２を放電させるとともに、トラン
ジスタＱ３をＯＮする。その結果コンデンサＣ＋が充電
され、スロースタート出力■＋は三角波のレベルより高
くなるため、ＯＮパルスは出力されない。
Ｖｔを下回っている間（ｔｏ〜１＋）は、トランジスタ
Ｑ２はＯＦＦ状態にあり、従ってトランジスタＱ、がＯ
Ｎして、コンデンサＣ２を放電させるとともに、トラン
ジスタＱ３をＯＮする。その結果コンデンサＣ＋が充電
され、スロースタート出力■＋は三角波のレベルより高
くなるため、ＯＮパルスは出力されない。
次にＶＣＣがＶｚ＋＋Ｖｓｉｔを上回ると（ｔ、）、ト
ランジスタＱｔがＯＮ、Ｑ、がＯＦＦして、コンデンサ
Ｃ２は時定数Ｃ２Ｒ３で充電され、Ｔ。
ランジスタＱｔがＯＮ、Ｑ、がＯＦＦして、コンデンサ
Ｃ２は時定数Ｃ２Ｒ３で充電され、Ｔ。
後にＱ、がＯＦＦする。この間（Ｔｏ）、コンデンサＣ
Ｉは更に充電され続け、確実にＥｃｃまで充電する。続
いてトランジスタＱ、がＯＦＦすると（ｔ２）、コンデ
ンサＣ１は時定数Ｃ、ＲＩで放電を開始し、第３図に示
すように、ＯＮパルス幅が徐々に広がり、ＤＣ−ＤＣコ
ンバータ出出力スロースタートがかかる。
Ｉは更に充電され続け、確実にＥｃｃまで充電する。続
いてトランジスタＱ、がＯＦＦすると（ｔ２）、コンデ
ンサＣ１は時定数Ｃ、ＲＩで放電を開始し、第３図に示
すように、ＯＮパルス幅が徐々に広がり、ＤＣ−ＤＣコ
ンバータ出出力スロースタートがかかる。
次に瞬断時、ＶＣＣがＶ□十Ｖ ＠ｔｒ２を下回ると（
ｔ４）、トランジスタＱ２がＯＦＦ、Ｑ、がＯＮして、
コンデンサＣ２の電荷を時定数Ｃ２Ｒ４で急速に放電さ
せると同時に、トランジスタＱ）をＯＮさせる。その結
果、スロースタート出力Ｖ１は時定数Ｃ＋ （Ｒ１／
Ｒ２）で急上昇し、三角波のレベルより高くなって、Ｏ
ＮＮパルス出力止まる。この時、時定数Ｃ，Ｒ，を瞬断
時間に比べ小さく選ぶことにより、コンデンサｃ２の電
荷を完全に放電できるので、瞬断回復時（ｔ５）もコン
デンサＣ１の充電時間は投入時と同じ（ＴＯ）だけ確保
でき、従って、投入時と全く同じようにスロースタート
をかけることができる。
ｔ４）、トランジスタＱ２がＯＦＦ、Ｑ、がＯＮして、
コンデンサＣ２の電荷を時定数Ｃ２Ｒ４で急速に放電さ
せると同時に、トランジスタＱ）をＯＮさせる。その結
果、スロースタート出力Ｖ１は時定数Ｃ＋ （Ｒ１／
Ｒ２）で急上昇し、三角波のレベルより高くなって、Ｏ
ＮＮパルス出力止まる。この時、時定数Ｃ，Ｒ，を瞬断
時間に比べ小さく選ぶことにより、コンデンサｃ２の電
荷を完全に放電できるので、瞬断回復時（ｔ５）もコン
デンサＣ１の充電時間は投入時と同じ（ＴＯ）だけ確保
でき、従って、投入時と全く同じようにスロースタート
をかけることができる。
なお、Ｖ ｚ＋十Ｖ ｓｇ２はコントロールＩＣの最小
動作電圧ＥＡに等しくなるように選ぶ必要がある。
動作電圧ＥＡに等しくなるように選ぶ必要がある。
上述説明から明らかなとおり、本発明によれば、電源投
入時制御電源ＶＣＣがコントロールＩＣの最小動作電圧
ＥＡに達した後、さらに一定時間（Ｔ ｏ ） 、スロ
ースタート用コンデンサ（ＣＩ）が飽和するまで充電さ
せることができ、従って制御電源Ｖｃｃの立ち上がりス
ピードがおそくても確実にスロースタートをかけること
ができる。さらに、瞬断時ＶｃｃがＥＡを下回ると直ち
にスロースタート用コンデンサを充電して初期状態にし
、瞬断回復時も電源投入時と同じスロースタートをかけ
ることができる。
入時制御電源ＶＣＣがコントロールＩＣの最小動作電圧
ＥＡに達した後、さらに一定時間（Ｔ ｏ ） 、スロ
ースタート用コンデンサ（ＣＩ）が飽和するまで充電さ
せることができ、従って制御電源Ｖｃｃの立ち上がりス
ピードがおそくても確実にスロースタートをかけること
ができる。さらに、瞬断時ＶｃｃがＥＡを下回ると直ち
にスロースタート用コンデンサを充電して初期状態にし
、瞬断回復時も電源投入時と同じスロースタートをかけ
ることができる。
（発明の効果）
以上説明したように、本発明は制御用電源のレベル検出
回路によって、スロースタート回路内のコンデンサの充
放電をコントロールしているので、投入時はもちろん、
瞬断時も確実にスロースタートをかけることができる効
果がある。
回路によって、スロースタート回路内のコンデンサの充
放電をコントロールしているので、投入時はもちろん、
瞬断時も確実にスロースタートをかけることができる効
果がある。
第１図は本発明によるスロースタート回路の一実施例を
示す回路図、第２図は本実施例における電源投入、切断
、瞬断時のタイミングチャート図、第３図は本実施例の
スロースタート時タイミングの拡大図、第４図はスロー
スタート回路が適用されているＤＣ−ＤＣコンバータの
構成図、第５図は従来のスロースタート回路図、第６図
と第７図は第５図に示す従来のスロースタート回路の電
源投入、切断、瞬断時のタイミングチャート図とスロー
スタート時のタイミングの拡大図である。 １０・・・第１の充放電回路、２０・・・第２の充放電
回路、３０・・・レベル検出回路。
示す回路図、第２図は本実施例における電源投入、切断
、瞬断時のタイミングチャート図、第３図は本実施例の
スロースタート時タイミングの拡大図、第４図はスロー
スタート回路が適用されているＤＣ−ＤＣコンバータの
構成図、第５図は従来のスロースタート回路図、第６図
と第７図は第５図に示す従来のスロースタート回路の電
源投入、切断、瞬断時のタイミングチャート図とスロー
スタート時のタイミングの拡大図である。 １０・・・第１の充放電回路、２０・・・第２の充放電
回路、３０・・・レベル検出回路。
Claims (1)
- 【特許請求の範囲】 それぞれ並列に接続され、一端が接地され他端が出力
端子に接続された第１のコンデンサおよび第１の抵抗と
、コレクタ・フォロワ型ＰＮＰトランジスタと、前記Ｐ
ＮＰトランジスタのコレクタと出力端子間に接続した第
２の抵抗とから成る第１の充放電回路と； 一端が接地された第２のコンデンサと、前記第２のコン
デンサの他端と前記ＰＮＰトランジスタのベース間に接
続された第３の抵抗と、エミッタが接地された第１のＮ
ＰＮトランジスタと、一端が前記第１のＮＰＮトランジ
スタのコレクタに接続され、他端が前記第３の抵抗と第
２のコンデンサとの接続点に接続された第４の抵抗と、
前記第１のＮＰＮトランジスタのベースと電源間に接続
された第５の抵抗とから成る第２の充放電回路と；エミ
ッタが接地され、コレクタが前記第１のＮＰＮトランジ
スタのベースに接続された第２のＮＰＮトランジスタと
、カソードが電源に接続されたツェナー・ダイオードと
、前記ツェナー・ダイオードのアノードと前記第２のＮ
ＰＮトランジスタのベース間に接続された第６の抵抗と
から成るレベル検出回路； とを備えて成ることを特徴とするスロースタート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11158189A JP2507594B2 (ja) | 1989-04-28 | 1989-04-28 | スロ―スタ―ト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11158189A JP2507594B2 (ja) | 1989-04-28 | 1989-04-28 | スロ―スタ―ト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0389845A true JPH0389845A (ja) | 1991-04-15 |
| JP2507594B2 JP2507594B2 (ja) | 1996-06-12 |
Family
ID=14565004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11158189A Expired - Lifetime JP2507594B2 (ja) | 1989-04-28 | 1989-04-28 | スロ―スタ―ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507594B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009012628A1 (fr) * | 2007-07-23 | 2009-01-29 | Zte Corporation | Dispositif de démarrage lent d'alimentation |
| CN104578742A (zh) * | 2013-10-23 | 2015-04-29 | 中兴通讯股份有限公司 | 一种缓启动电路 |
-
1989
- 1989-04-28 JP JP11158189A patent/JP2507594B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009012628A1 (fr) * | 2007-07-23 | 2009-01-29 | Zte Corporation | Dispositif de démarrage lent d'alimentation |
| CN104578742A (zh) * | 2013-10-23 | 2015-04-29 | 中兴通讯股份有限公司 | 一种缓启动电路 |
| CN104578742B (zh) * | 2013-10-23 | 2019-03-29 | 中兴通讯股份有限公司 | 一种缓启动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2507594B2 (ja) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002009602A (ja) | 負荷駆動回路 | |
| EP0558042B1 (en) | Auto-reset circuit with improved testability | |
| US4947283A (en) | Solenoid drive circuit | |
| JPS62188420A (ja) | 交流無接点スイツチ | |
| EP0030816B1 (en) | A.c. electrical supply signalling arrangements | |
| EP0467719A2 (en) | Integrated low voltage detect and watchdog circuit | |
| KR100473216B1 (ko) | 강하하는전원에서적절한리셋을보장하는리셋시스템 | |
| GB2159351A (en) | Charge/discharge circuit | |
| JP2507594B2 (ja) | スロ―スタ―ト回路 | |
| KR100228284B1 (ko) | 타이밍 시퀀스를 이용한 방전회로 | |
| JPH077910B2 (ja) | パワ−オン・リセツト回路 | |
| JPH036728B2 (ja) | ||
| JPH0834420B2 (ja) | パワ−オン・リセツト回路 | |
| KR930003748Y1 (ko) | 스위칭 모드전력 공급장치(smps)용 단락 모드 회복시간 단축 장치 | |
| JPS62269414A (ja) | パワ−オン・リセツト回路 | |
| JPH024526Y2 (ja) | ||
| JPS607858B2 (ja) | 電源装置 | |
| JPH0450660Y2 (ja) | ||
| JP2601724Y2 (ja) | 起動回路 | |
| JPH077911B2 (ja) | パワ−オン・リセツト回路 | |
| KR0169391B1 (ko) | 급속 충전회로 | |
| JPH0323827Y2 (ja) | ||
| JPH04418Y2 (ja) | ||
| KR850002776Y1 (ko) | 수평 드라이브 회로 | |
| JPH04417Y2 (ja) |