JPH0393310A - フリップフロップ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はマスタースレーブ方式のフリップフロップ回路
に関するもので、特に集積回路化されたフリップフロッ
プ回路あるいはフリップフロップ回路を含むシフトレジ
スタやカウンタ等の順序論理回路に使用されるものであ
る。

（従来の技術） 従来、フリ・ツブフロップ回路あるいはフリップフロッ
プ回路を含む順序論理回路に於いては、入力信号レベル
か反転したとき、出力レベルは−ｑ反転した後再び反転
し安定となるいわゆるメタステーブル状態に陥る事が一
般的に知られている。

この中で出力が一旦反転した後再び反転するという現象
は、回路設計者によっては出力のハザードと呼び、出力
を別回路のクロツク入力に供給するような仕様の応用回
路では誤動作の原因となる。

上記ハザードは、第６図に示すマスター段１の出力を保
持する為の保持回路３の回路しきい値Ｖ　　とスレーブ
段２の入力回路の回路しきい値ｔｈＣＨ ■　　との不一致により起こる事が知られており、ｔｈ
ｃｓ 従来は極力Ｖ　　とＶ　　とを一致させるべく苦ｔｈＣ
Ｈ　　　ｔｈＣＳ 慮していた。例えば、第７図に示すように保持回路３の
クロックドインバータ４とスレーブ段回路２の入力回路
のクロックドインバータ５のトランジスタセルサイズを
等しくしたり、或いは第８図に示すように保持回路３の
インバータ６とスレ−ブ段回路２のクロックドインバー
タ５との回路しきい値の合わせ込みを行なっていた。

以下に従来技術のフリップフロップ回路でマスク保持回
路の回路しきい値と、スレーブ回路の回路しきい値がア
ンバランスとなる場合に前述の出力ハザードが発生する
過程を説明する。第９図（ａ）は第８図と同じマスター
スレーブ方式の回路図、第９図（ｂ）はその回路で使用
のクロック信号発生回路である。

第９図に示すフリップフロツブ回路に於いて、（ｉ）ス
レーブ段のクロックドインバータ５の回路しきい値Ｖ　
　が、保持回路３のインバータ６ｔｈｃｓ の回路しきい値Ｖ　　よりも高い場合、フリップｔｈＣ
Ｈ フロップ回路のデータ入力Ｄが高レベル（以下“Ｈ″と
略す）から低レベル（以下“Ｌ”と略す）へと変化し、
クロック入力ＣＫも“Ｌ”から“Ｈ゜へと変化する時、
第１０図に示すようにクロック入力に対して十分早くデ
ータが変化した際は出力Ｑは“Ｈ”から“Ｌ″へと変化
し、また第１１図に示すようにクロック入力ＣＫに対し
てデータ入力Ｄが遅れて変化した際は、出力Ｑは“Ｈ”
のまま状態が変化しない。第１４図に示すようにデータ
入力Ｄとクロック入力ＣＫとの位相差が、前記二例の間
の微妙なタイミング状態に於いては、第９図に示すＡ点
の電位は“Ｈ”より“Ｌ″へと徐々に変化し、スレーブ
回路の回路しきい値ｖｔｈｃｓに達すると、スレーブ回
路は反転し、出力Ｑは“Ｈ”より“Ｌ”へと変化する。

しかしＡ点の電位は保持回路の回路しきい値Ｖ　　には
達していｔｈＣＨ ない為、Ｂ点の電位は“Ｌ“のまま変化せず、クロック
入力が“Ｌ”から“Ｈ″になるにつれて、クロックドイ
ンバータ８によりＡ点は゜Ｈ”レベルへと持ち上げられ
る。

Ａ点の電位が徐々に上昇し、前述のＶ　　に達ｉｃｓ するとスレーブ回路は再び反転し、出力Ｑは“Ｌ”から
“Ｈ”へと変化する。

（ＩＩ）クロックドインバータ５の回路しきい値がイン
バータ６の回路しきい値よりも低い場合、フリップフロ
ップ回路のデータ入力Ｄが″Ｌ”　レベルから“Ｈ”レ
ベルへと変化し、クロック入力ＣＫも“Ｌ゜から“Ｈ”
へと変化する時、第１２図に示すようにクロック入力Ｃ
Ｋに対して充分早くデータ入力Ｄが変化した際は、出力
Ｄは“Ｌ”から“Ｈ゜へと変化し、第１３図に示すよう
にクロック入力ＣＫに対してデータ入力Ｄが遅れて変化
した場合は、出力は“Ｌ゜のまま状態が変化しない。第
１５図に示すようにデータ入力Ｄとクロック入力ＣＫと
の位相差が前記二例の間の微妙なタイミング状態に於い
ては、第９図に示すＡ点の電位は“Ｌ”より“Ｈ”へと
徐々に変化し、スレーブ回路のしきい値Ｖ　　に達する
とスレーブ回ｔｈｃｓ 路は反転し、出力Ｑは“Ｌ”より“Ｈ″へと変化する。

しかしＡ点の電位は保持回路３の回路しきい値■　　に
は達していない為、Ｂ点の電位はｔｈｃＨ “Ｈ″のまま変化せず、クロック入力が“Ｌ“から“Ｈ
″になるにつれて、クロックドインバータ８によりＡ点
は“Ｌ”レベルへと引き下げられる。

Ａ点の電位が徐々に下降し、前述のＶ　　に達ｔｈｃｓ するとスレーブ回路は再び反転し、出力Ｑは“Ｈ“から
“Ｌ”へと変化する。

以上、（ｉ），（ｉＤのような条件でフリップフロップ
のメタステーブル状態でハザードが発生する。

（発明が解決しようとする課題） 第９図のものは、保持回路３とスレーブ回路２の回路し
きい値の厳密な合わせ込みが不可能である為、回路の動
作を規定する任意の２つ以上の制御信号が同時に変化し
た場合に、出力ハザードを完全に防止する事ができなか
った。

例えば第７図のように、保持回路３とスレーブ回路２の
トランジスタセルサイズを等しく設計しても、製造上の
ばらつきにより、必ずしも両回路の回路しきい値が合う
という保証はない。又、第８図の回路構成の場合は、保
持回路３はインバータ６で、スレーブ回路２はクロック
ドインバータ５であり、クロック入力が変化している際
のクロックドインバー夕の回路しきい値を常にインバー
タのそれに合わせる事は不可能である。

そこで本発明は、フリップフロップ回路あるいはフリッ
プフロップ回路を含む順序回路に於いて、メタステーブ
ル状態に陥った出力が、一旦反転した後再び反転し安定
となる現象（出力ハザード）を、回路素子定数のばらつ
きに左右される事無く完全に防止する事ができる凹路を
堤供する事を目的とする。

［発明の構成コ （課題を解決するための手段と作用） 本発明は、マスタースレーブ方式のフリツブフロップ回
路に於いて、マスター段回路の出力保持回路を備え、ス
レーブ段回路の入力しきい値にヒステリシス特性を持た
せ、前記スレーブ段回路の高レベルしきい値は、前記保
持回路のそれよりも高く、かつ前記スレーブ段回路の低
レベルしきい値は前記保持回路のそれよりも低く設定さ
れていることを特徴とするフリップフロツブ回路である
。

即ち、従来技術のフリップフロップ回路で、マスク凹路
の出力を受けるスレーブ回路の回路しきい値とマスク保
持口路の回路しきい値のアンバランスがある場合、スレ
ーブ回路の出力はメタステ−ブル状態に陥り、不安定状
態となる。

本発明はスレーブ回路にヒステリシス特性を持たせ、そ
の高レベルしきい値（上昇信号レベルを“Ｈ“と感知す
るしきい値電圧）は前記保持回路のそれよりも高く、又
低レベルしきい値（下降信号レベルを“Ｌ″と感知する
しきい値電ＬＩＥ）は前記保持回路のそれよりも低く設
定することにより、前記メタステーブル状態に於いて出
力が一旦反転した後再び反転するという現象を未然に防
止する事ができるようにしたものである。

（実施例） 以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例の回路図であり、このフリップフロップ回
路は、主にマスク段回路１１のクロックドインバータ１
２と、その出力Ｃ１マスタ段保持回路１３のインバータ
１４及びクロックドインバータ１５、スレーブ段回路１
６のクロックドインバータ１７とその保持回路１８から
構成される。本発明を実現するため、マスク保持回路１
３の回路しきい値となるインバータ１４の回路しきい値
を任意に設定し、このしきい値に対し、クロックドイン
バータ１７の高レベルしきい値を高く、低レベルしきい
値を低く設定してある。第１図において１９〜２１はイ
ンバータ、２２はクロツクドインバー夕である。

第２図及び第３図は、第１図のヒステリシス特性を白“
するクロックドインバータを、相補型ＭＯＳＦＥＴによ
るシュミット回路で構成した例で、これはクロックドイ
ンバータ３１による構或を特徴としている。第２図では
、クロツクドインバータ３１の出力に直列接続したＰチ
ャネルトランジスタＰＩ，Ｐ２、Ｎチャネルトランジス
タＮｌ，Ｎ２のドレインを接続し、トランジスタＰ１の
ソース電極を第１の電源ＶＤＤに接続、トランジスタＮ
１のソース電極を第２の電源（接地）に接続し、トラン
ジスタＰＬ，Ｎｌのゲート電極はクロックドインバータ
３１の出力を入力信号とするインバータ３２の出力とイ
ンバータ３３間に接続したものである。

さらに、第３園は、クロツクドインバータ１７の役目を
伝送ゲート３４によって構或した例である。

この他、スレーブ回路にヒステリシス特性を持たせる回
路であれば、他の回路でもよい。

次に第１図のフリップフロップ回路で前述の出力ハザー
ドが抑えられる作用効果を説明する。第１図において、
スレーブ回路１６にヒステリシス特性を持たせるように
クロックドインバータ１７の高レベルしきい値を、イン
バータ１４の回路しきい値より高く設定し、かつクロッ
クドインバータ１７の低レベルしきい値をインバータｌ
４の回路しきい値よりも低く設定した場合、フリップフ
ロップ同路のデータ入力Ｄが″Ｈ”から“Ｌ”へと変化
し、クロック入力ＣＫも“Ｌ”から“Ｈ”へと変化する
時、第１０図に示すようにクロック入力ＣＫに対して充
分早くデータ入力Ｄが変化した際は、出力Ｑは“Ｈ″か
ら“Ｌ″へと変化し、第１１図に示すようにクロック入
力ＣＫに対してデータＤが遅れて変化した際は、出力Ｑ
は“Ｈ”のまま状態は変化しない。第４図の信号Ｄ，Ｃ
Ｋのような微妙な変化のタイミング状態に於いては、第
１図に示すＣ点の電位は“Ｈ″より“Ｌ”へと徐々に変
化し、保持回路１３のインノく一夕１４の回路しきい値
Ｖ　　に達すると、Ｅ点の電位はｔｈＣＨ “Ｌ”から“Ｈ″に変化する。よってクロ・ソク入力Ｃ
Ｋが“Ｌ゜から“Ｈ゜に変化するとクロ・ノクドインバ
ータ１５によりＣ点の電位を更に下げる方向に動作する
為、Ｃ点の電位が再び上昇するという現象は起こらず、
Ｃ点の電位がスレーブ園路の回路しきい値Ｖ　　より下
降した時に、出力Ｑｔｈｃｓ は反転するようになる。

さらに第５図のようにデータ入力Ｄが“Ｌ”から“Ｈ”
へと変化し、クロツク入力ＣＫも“Ｌ“から“Ｈ”へと
変化する時も同様に効果が期待できる。つまり第１図の
Ｃ点の電位は“Ｌ゛より“Ｈ″へと徐々に変化し、マス
ター段のインノ＜−タ１４の回路しきい値Ｖ　　に達す
ると、Ｅ点のｔｈｃＩＩ 電位は“Ｈ“から１Ｌ″へ変化する。よってクロック入
力ＣＫが“Ｌ″から“Ｈ″に嚢化すると、クロックドイ
ンバータ１５によってＣ点の電位を更に上げるように動
作するため、Ｃ点の電位が再び下降するという現象は起
こらず、Ｃ点の電位がスレーブ園路の凹路しきい値Ｖ　
　より上昇したＬｌＩＣＳ 時に、出力Ｑは反転するようになる。

なお、本発明は上記実施例に限らず種々の応用が可能で
ある。例えば実施例では正論理回路の場合を説明したが
、負論理回路の場合にも適用できる。この場合例えば第
２図．第３図の回路では電ＨＶ　　例を接地に、接地例
を−ｖＤｏとすればよい。

ＤＤ ［発明の効果］ 以上説明した如く本発明によれば、スレーブ回路にヒス
テリシス特性を持たせ、その高レベノレしきい値は前記
保持回路のそれよりも高く・又低レベルしきい値は前記
保持回路のそれよりも低く設定したことにより、前記メ
タステーブル状態に於いて出力が一旦反転した後再び反
転するという現象を未然に防止する市ができる。

４．図曲のｉｎ　！１１な説明 第１図は本発明の一実施例の目路図、第２図，第３図は
同回路の一部詳細回路図、第４因，第５図は第１図の動
作を示す信号波形図、第６図番よ一般的なマスタースレ
ーブ方式の順序論理回路を示す図、祐７図ないし第９図
は従来のマスタースレーブ方式のフリツブフロ・ソブ回
路図、第１０図ないし第１５図は同回路の動作を示す信
号波形図である。

１１・・・マスター段回路，１２，１５．２２・・・ク
ロックドインバータ、１３．１８・・・保持回路、１４
．１９，２０．２１・・・インノく一タ、１６・・・ス
レーブ段回路、１７・・・ヒステリシス型クロ・ソクド
インバータ。

Claims (1)

【特許請求の範囲】
1. 　マスタースレーブ方式のフリップフロップ回路に於い
   て、マスター段回路の出力保持回路を備え、スレーブ段
   回路の入力しきい値にヒステリシス特性を持たせ、前記
   スレーブ段回路の高レベルしきい値は、前記保持回路の
   それよりも高く、かつ前記スレーブ段回路の低レベルし
   きい値は前記保持回路のそれよりも低く設定されている
   ことを特徴とするフリップフロップ回路。