JPH0393476A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH0393476A JPH0393476A JP1226392A JP22639289A JPH0393476A JP H0393476 A JPH0393476 A JP H0393476A JP 1226392 A JP1226392 A JP 1226392A JP 22639289 A JP22639289 A JP 22639289A JP H0393476 A JPH0393476 A JP H0393476A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching elements
- outputs
- comparator
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は，インバータ，無停電電源，スイッチングレギ
ュレータなどに適用できる電源装置に関する． （従来の技術） 第３図は従来のインバータ電源装置のスイッチング部を
示す電気回路図であって、１ｌは三和交流＠［１２から
の交流電圧を整流する全波整流回路、１３は平滑コンデ
ンサ、１４〜１９は第１〜第６のスイッチング素子（ト
ランジスタ），２０〜２５はダイオード、２６は三和交
流電圧で駆動させるモータ、ＢＵＰは第１スイッチング
素子１４のベース端子．ＥＵＰは第１スイッチング素子
１４のエッミタ端子、ＢＵＮは第２スイッチング素子１
５のベース端子、ＥＵＮは第２スイッチング素子１５の
エッミタ端子であって、Ｂ Ｖ ＰとＥＶＰはそれぞれ
第３スイッチング素子１６のベース端子とエミッタ端子
、ＢＶＮとＥＶＮはそれぞれ第４スイッチング素子１７
のベース端子とエミッタ端子、ＢＷＰとＥＷＰはそれぞ
れ第５スイッチング素子１８のベース端子とエミッタ端
子．ＢＷＮとＥＷＮはそれぞれ第６スイッチング素子ｌ
９のベース端子とエミッタ端子である．同図において、
第１スイッチング素子ｌ４と第２スイッチング素子１５
は互いに直列に接続されており，かつ平滑コンデンサｌ
３と並列に接続されており、また第３，第４スイッチン
グ素子１６． １７および第５，第６スイッチング素子
１８． １９も同様に互いに直列に接続されており，か
つ平滑コンデンサｌ３と並列に接続されている．各スイ
ッチング素子１４〜１９に各々ダイオード２０〜２５が
並列に接続されている． またＵ，Ｖ，Ｗは，それぞれモータ２６へ三和交流の電
源電圧を但給するための電源線であり、それぞれ対応す
るスイッチング素子対の接続点から電圧を取り出してい
る．すなわち，電源線Ｕは第１，第２スイッチング素子
１４． １５の接続点に接続され、電源線Ｖは第３，第
４スイッチング素子１６，ｌ７の接続点に、また電源線
Ｗは第５，第６スイッチング素子１８． １９の接続点
にそれぞれ接続されている． 第４図はモータ速度設定信号の波形図であって、Ａ，Ｂ
，Ｃはそれぞれモータ速度設定用の正弦波信号，Ｔは三
角波｛ｄ号である． 同図において．正弦波信号ＡとＢ，正弦波信号ＢとＣ、
正弦波信号ＣとＡの位相差は、それぞれ等し＜１２０度
となっている（以下、この３つの正弦波信号Ａ，Ｂ，Ｃ
を総称してモータ速度設定信号と呼ぶ）．また三角波信
号Ｔの周期は固定されている． 前記モータ速度設定信号Ａ，Ｂ，Ｃと三角波信号Ｔは共
に後述する比較器に入力され，比較器からはＰＷＭ（パ
ルス幅変ｍａｌ）波信号が出力される．そして，このＰ
ＷＭ波信号のデューテイ化はモータ速度設定信号Ａ，Ｂ
．Ｃの周期によって変化することになる． そして前記ＰＷＭ波信号に従って、第１〜第６スイッチ
ング素子１４〜ｌ９を制御することによって、各電源線
Ｕ，Ｖ．Ｗ間に電圧を生じせしめ，モータ２６を駆動す
る． 第５図は前記第１〜第６スイッチング素子１４〜ｌ９を
制御するための制御系の回路図であって、２７は比較器
（差動増幅器）、２８． ２９はアンド（ＡＮＤ）回路
． ３０． ３１はコンデンサＣと抵抗Ｒよりなる遅延
回路、３２はノット（ＮＯＴ）回路，３３は発光ダイオ
ードＤと受光トランジスタＴｒよりなるフォトカプラ、
３４， ３５． ３６はトランジスタ、３７は前記比較
器２７とアンド回路２８． ２９と遅延回路３０． ３
１とノッド回路３２とからなる第ＩＰＷＭ回路． ３８
． ３９は第ＩＰＷＭ回路３７と同一構戒の第２，第３
のｐｗＭ回路，４０は前記フォトカプラ３３とトランジ
スタ３４， ３５． ３６よりなる第１ｗＡ動回路，４
１〜４５は前記第１駆動回路４０と同一構成の第２〜第
６の駆動回路である。
ュレータなどに適用できる電源装置に関する． （従来の技術） 第３図は従来のインバータ電源装置のスイッチング部を
示す電気回路図であって、１ｌは三和交流＠［１２から
の交流電圧を整流する全波整流回路、１３は平滑コンデ
ンサ、１４〜１９は第１〜第６のスイッチング素子（ト
ランジスタ），２０〜２５はダイオード、２６は三和交
流電圧で駆動させるモータ、ＢＵＰは第１スイッチング
素子１４のベース端子．ＥＵＰは第１スイッチング素子
１４のエッミタ端子、ＢＵＮは第２スイッチング素子１
５のベース端子、ＥＵＮは第２スイッチング素子１５の
エッミタ端子であって、Ｂ Ｖ ＰとＥＶＰはそれぞれ
第３スイッチング素子１６のベース端子とエミッタ端子
、ＢＶＮとＥＶＮはそれぞれ第４スイッチング素子１７
のベース端子とエミッタ端子、ＢＷＰとＥＷＰはそれぞ
れ第５スイッチング素子１８のベース端子とエミッタ端
子．ＢＷＮとＥＷＮはそれぞれ第６スイッチング素子ｌ
９のベース端子とエミッタ端子である．同図において、
第１スイッチング素子ｌ４と第２スイッチング素子１５
は互いに直列に接続されており，かつ平滑コンデンサｌ
３と並列に接続されており、また第３，第４スイッチン
グ素子１６． １７および第５，第６スイッチング素子
１８． １９も同様に互いに直列に接続されており，か
つ平滑コンデンサｌ３と並列に接続されている．各スイ
ッチング素子１４〜１９に各々ダイオード２０〜２５が
並列に接続されている． またＵ，Ｖ，Ｗは，それぞれモータ２６へ三和交流の電
源電圧を但給するための電源線であり、それぞれ対応す
るスイッチング素子対の接続点から電圧を取り出してい
る．すなわち，電源線Ｕは第１，第２スイッチング素子
１４． １５の接続点に接続され、電源線Ｖは第３，第
４スイッチング素子１６，ｌ７の接続点に、また電源線
Ｗは第５，第６スイッチング素子１８． １９の接続点
にそれぞれ接続されている． 第４図はモータ速度設定信号の波形図であって、Ａ，Ｂ
，Ｃはそれぞれモータ速度設定用の正弦波信号，Ｔは三
角波｛ｄ号である． 同図において．正弦波信号ＡとＢ，正弦波信号ＢとＣ、
正弦波信号ＣとＡの位相差は、それぞれ等し＜１２０度
となっている（以下、この３つの正弦波信号Ａ，Ｂ，Ｃ
を総称してモータ速度設定信号と呼ぶ）．また三角波信
号Ｔの周期は固定されている． 前記モータ速度設定信号Ａ，Ｂ，Ｃと三角波信号Ｔは共
に後述する比較器に入力され，比較器からはＰＷＭ（パ
ルス幅変ｍａｌ）波信号が出力される．そして，このＰ
ＷＭ波信号のデューテイ化はモータ速度設定信号Ａ，Ｂ
．Ｃの周期によって変化することになる． そして前記ＰＷＭ波信号に従って、第１〜第６スイッチ
ング素子１４〜ｌ９を制御することによって、各電源線
Ｕ，Ｖ．Ｗ間に電圧を生じせしめ，モータ２６を駆動す
る． 第５図は前記第１〜第６スイッチング素子１４〜ｌ９を
制御するための制御系の回路図であって、２７は比較器
（差動増幅器）、２８． ２９はアンド（ＡＮＤ）回路
． ３０． ３１はコンデンサＣと抵抗Ｒよりなる遅延
回路、３２はノット（ＮＯＴ）回路，３３は発光ダイオ
ードＤと受光トランジスタＴｒよりなるフォトカプラ、
３４， ３５． ３６はトランジスタ、３７は前記比較
器２７とアンド回路２８． ２９と遅延回路３０． ３
１とノッド回路３２とからなる第ＩＰＷＭ回路． ３８
． ３９は第ＩＰＷＭ回路３７と同一構戒の第２，第３
のｐｗＭ回路，４０は前記フォトカプラ３３とトランジ
スタ３４， ３５． ３６よりなる第１ｗＡ動回路，４
１〜４５は前記第１駆動回路４０と同一構成の第２〜第
６の駆動回路である。
同図において，各ＰＷＭ回路３７， ３８． ３９はｐ
ｗＭ波信号を発生させると共に一対のスイッチング素子
、例えば前記スイッチング素子１４． １５などが同時
にオンにならないようにするための装置である。第ＩＰ
ＷＭ回路３７において、アンド回路２８，２９の一方の
入力端子には遅延回路３０． ３１によって遅延された
信号が入力し，他方の入力端子には遅延されないままの
信号が入力される．一方の遅延回路３１とアンド回路２
９よりなる信号処理部の前段にはノット回路３２が押入
されている．比較器２７は前記モータ速度設定信号Ａと
三角波信号Ｔを受け、ＰＶＪＭ波信号を出力する． そして遅延回路３０とアンド回路２８よりなる一方の信
号処理部には比較器２７から出力されたＰＷＭ波信号が
そのまま入力され，遅延回路３ｌとアンド回路２９より
なる他方の信号処理部には前記ＰＷＭ波信号をノット回
路３２によって反転した信号が入力されることになる． 前記第１ｗＡ動回路４０のフォトカプラ３３は絶縁のた
めのものである．またトランジスタ３４はＮＰＮ型であ
り，トランジスタ３５はＰＮＰ型であって、双方のトラ
ンジスタ３４． ３５のベースがハイ（Ｈｉ）になると
、ＮＰＮ型であるトランジスタ３４は必ずオン，またＰ
ＮＰ型であるトランジスタ３５は必ずオフとなる．トラ
ンジスタ３６は前記フォトカプラ３３の出力信号を増幅
するためのものであり、このトランジスタ３６によって
増幅された電圧が前記トランジスタ３４． ３５のベー
スの印加されることになる． そして出力はトランジスタ３４． ３５の接続点，すな
わち、点Ｅから取り出され、第３図の第１スイッチング
素子ｌ４の入力端子であるＢＵＰへ送られる．またトラ
ンジスタ３５のコレクタは前記第１スイッチング素子１
４のＥＵＰと接続している．また他の正弦波Ｂ，Ｔにお
いては、他の第２，第３ＰＷＭ回路３８， ３９と第２
〜第６ＮＡ動回路４１〜４５において同様の動作がなさ
れ、各スイッチング素子１５〜ｌ９の端子ＢＵＮないし
ＥＷＮに出力を送る。
ｗＭ波信号を発生させると共に一対のスイッチング素子
、例えば前記スイッチング素子１４． １５などが同時
にオンにならないようにするための装置である。第ＩＰ
ＷＭ回路３７において、アンド回路２８，２９の一方の
入力端子には遅延回路３０． ３１によって遅延された
信号が入力し，他方の入力端子には遅延されないままの
信号が入力される．一方の遅延回路３１とアンド回路２
９よりなる信号処理部の前段にはノット回路３２が押入
されている．比較器２７は前記モータ速度設定信号Ａと
三角波信号Ｔを受け、ＰＶＪＭ波信号を出力する． そして遅延回路３０とアンド回路２８よりなる一方の信
号処理部には比較器２７から出力されたＰＷＭ波信号が
そのまま入力され，遅延回路３ｌとアンド回路２９より
なる他方の信号処理部には前記ＰＷＭ波信号をノット回
路３２によって反転した信号が入力されることになる． 前記第１ｗＡ動回路４０のフォトカプラ３３は絶縁のた
めのものである．またトランジスタ３４はＮＰＮ型であ
り，トランジスタ３５はＰＮＰ型であって、双方のトラ
ンジスタ３４． ３５のベースがハイ（Ｈｉ）になると
、ＮＰＮ型であるトランジスタ３４は必ずオン，またＰ
ＮＰ型であるトランジスタ３５は必ずオフとなる．トラ
ンジスタ３６は前記フォトカプラ３３の出力信号を増幅
するためのものであり、このトランジスタ３６によって
増幅された電圧が前記トランジスタ３４． ３５のベー
スの印加されることになる． そして出力はトランジスタ３４． ３５の接続点，すな
わち、点Ｅから取り出され、第３図の第１スイッチング
素子ｌ４の入力端子であるＢＵＰへ送られる．またトラ
ンジスタ３５のコレクタは前記第１スイッチング素子１
４のＥＵＰと接続している．また他の正弦波Ｂ，Ｔにお
いては、他の第２，第３ＰＷＭ回路３８， ３９と第２
〜第６ＮＡ動回路４１〜４５において同様の動作がなさ
れ、各スイッチング素子１５〜ｌ９の端子ＢＵＮないし
ＥＷＮに出力を送る。
従って、ＰＷＭ波信号は、第６図（ａ）〜（ｆ）に示す
ように、対のスイッチング素子の各端子に入力されるこ
とになり，対のスイッチング素子が同時にオンすること
がなくなる。また第７図（ａ）〜（ｅ）に示すような各
線間電圧がモータ２６に加わり、モータ２６を駆動する
ことになる． （発明が解決しようとする課題） しかしながら、上記の従来技術の各ＰＷＭ回路３７．
３８． ３９では，遅延回路３０． ３１とアンド回路
２８，２９をそれぞれ２つずつ、ノット回路３２を１つ
使用しており、回路が複雑になるという問題があった．
本発明の目的は、回路構成が簡単で，スイッチング素子
の同時オンによる電源の短絡を防止できる電源装置を提
供することにある． （課題を解決するための手段） 上記の目的を達成させるため、本発明は、正弦波発振器
と三角波発振器との出力を比較器に入力し，比較器から
のパルス幅変調信号と遅延回路で遅延された前記パルス
幅変調信号とをそれぞれアンド回路及びノア回路に入力
し、アンド回路及びノア回路からの出力を、それぞれフ
ォトカプラとトランジスタを介してそれぞれ対となるス
イッチング素子に入力してオン・オフさせるように構成
したことを特徴とする． （作 用） 上記の手段を採用したため，ＰＷＭ回路が，遅延回路と
アンド回路とノア回路の各１つで構威され，回路構成を
簡単にでき，しかもパルス幅変調信号と遅延された信号
とをそれぞれアンド回路とノア回路に入力することによ
り、アンド回路とノア回路からの出力がスイッチング素
子に同時に入力することはない． （実施例） 以下，本発明の実施例を図面に基づいて説明する． 第１図は本発明の電源装置の一実施例を示す電気回路図
である。同図において、第５図で説明した部材に対応す
る部材には同一符号を付した．第１図において，１はア
ンド回路、２はノア（ＮＯＲ）回路，３はアンド回路１
とノア回路２と遅延回路３０よりなるＰＷＭ回路、４は
正弦波発振器，５は三角波発振器、１４． １５は対の
スイッチング素子（トランジスタ）、２７は比較器、３
０はコンデンサＣと抵抗Ｒよりなる遅延回路． ３３ａ
， ３３ｂは発生ダイオードＤと受光トランジスタＴ
ｒよりなるフォトカプラ、３４ａ ， ３４ｂ ， ３
５ａ ， ３５ｂ ， ３６ａ ，３６ｂはトランジス
タ、４０は前記フォトカプラ３３ａとトランジスタ３４
ａ ， ３５ａ ， ３６ａよりなる第１ｙｊＡ動回路
、４ｌは前記フォトカプラ３３ｂとトランジスタ３４ｂ
ｌ３５ｂ，３６ｂよりなる第２ｗＡ動回路である．前記
ＰＷＭ回路３はＰＷＭ波信号を発生させると共に一対の
スイッチング素子１４． １５が同時にオンにならない
ようにするための装置である．比較器２７に正弦波発振
器４と三角波発振器５の出力が入力され、比較器２７か
らＰＷＭ波信号が出力され，アンド回路１の一方の入力
端子には遅延回路３０によって遅延されたＰＷＭ波信号
が入力し、他方の入力端子には遅延されないままのＰＷ
Ｍ波信号が入力される．一方、ノア回路２の一方の入力
端子には前記遅延回路３０によって遅延されたＰＷＭ波
信号が入力し，他方の入力端子には遅延されないままの
ＰＷＭ波信号が入力される． 第２図（イ）〜（二）は回路各部の出力波形であって，
第２図（イ）がＰＷＭ波信号の出力波形、第２図（口）
がＰＷＭ波信号を遅延回路３０で遅延した出力波形，第
２図（ハ）はアンド回路１の出力波形、第２図（二）は
ノア回路２の出力波形である．第２図（イ）〜（二）は
それぞれ第１図の（イ）〜（二）点における出力波形で
ある． 第１，第２駆動回路４０． ４１のトランジスタ３４ａ
．３４ｂはＮＰＮ型であり，またトランジスタ３５ａ，
３６ｂはＰＮＰ型であって、双方のトランジスタ３４ａ
， ３４ｂ ， ３５ａ ， ３５ｂのベースがハイ
になると、ＮＰＮ型であるトランジスタ３４ａ，３４ｂ
は必ずオン．ＰＮＰ型であるトランジスタ３５ａ，３５
ｂは必ずオフとなる。またトランジスタ３６ａ，３６ｂ
はフォトカプラ３３ａ，３３ｂの出力信号を増幅するた
めのものであり、このトランジスタ３６ａ，３６ｂによ
って増幅された電圧が前記トランジスタ３４ａ，３４ｂ
， ３５ａ ， ３５ｂのベースに印加されることに
なる．フォトカプラ３３ａ，３３ｂは絶縁のためのもの
である． そして出力はトランジスタ３４ａ，３５ａとトランジス
タ３４ｂ，３５ｂの接続点からそれぞれ取り出され、ト
ランジスタ３４ａ，３５ａからの出力は第１スイッチン
グ素子ｌ４の入力端子へ、またトランジスタ３４ｂ，３
５ｂからの川力は第２スイッチング素子１５の入力端子
へそれぞれ送られる．またトランジスタ３５ａ，３５ｂ
のコレクタはそれぞれ第１，第２スイッチング素子１４
． １５のエミッタと接続している． 従って、第２図（ハ）と（二）の出力を受けて、対のス
イッチング素子１４． １５が同時にオンすることがな
くなり、前記スイッチング素子１４． １５の同時オン
による電源の短絡を防止することができる．（発明の効
果） 本発明によれば、簡単な回路構成で、スイッチング素子
の同特オンによる電源の短絡を防止できる電源装置を提
偶できる．
ように、対のスイッチング素子の各端子に入力されるこ
とになり，対のスイッチング素子が同時にオンすること
がなくなる。また第７図（ａ）〜（ｅ）に示すような各
線間電圧がモータ２６に加わり、モータ２６を駆動する
ことになる． （発明が解決しようとする課題） しかしながら、上記の従来技術の各ＰＷＭ回路３７．
３８． ３９では，遅延回路３０． ３１とアンド回路
２８，２９をそれぞれ２つずつ、ノット回路３２を１つ
使用しており、回路が複雑になるという問題があった．
本発明の目的は、回路構成が簡単で，スイッチング素子
の同時オンによる電源の短絡を防止できる電源装置を提
供することにある． （課題を解決するための手段） 上記の目的を達成させるため、本発明は、正弦波発振器
と三角波発振器との出力を比較器に入力し，比較器から
のパルス幅変調信号と遅延回路で遅延された前記パルス
幅変調信号とをそれぞれアンド回路及びノア回路に入力
し、アンド回路及びノア回路からの出力を、それぞれフ
ォトカプラとトランジスタを介してそれぞれ対となるス
イッチング素子に入力してオン・オフさせるように構成
したことを特徴とする． （作 用） 上記の手段を採用したため，ＰＷＭ回路が，遅延回路と
アンド回路とノア回路の各１つで構威され，回路構成を
簡単にでき，しかもパルス幅変調信号と遅延された信号
とをそれぞれアンド回路とノア回路に入力することによ
り、アンド回路とノア回路からの出力がスイッチング素
子に同時に入力することはない． （実施例） 以下，本発明の実施例を図面に基づいて説明する． 第１図は本発明の電源装置の一実施例を示す電気回路図
である。同図において、第５図で説明した部材に対応す
る部材には同一符号を付した．第１図において，１はア
ンド回路、２はノア（ＮＯＲ）回路，３はアンド回路１
とノア回路２と遅延回路３０よりなるＰＷＭ回路、４は
正弦波発振器，５は三角波発振器、１４． １５は対の
スイッチング素子（トランジスタ）、２７は比較器、３
０はコンデンサＣと抵抗Ｒよりなる遅延回路． ３３ａ
， ３３ｂは発生ダイオードＤと受光トランジスタＴ
ｒよりなるフォトカプラ、３４ａ ， ３４ｂ ， ３
５ａ ， ３５ｂ ， ３６ａ ，３６ｂはトランジス
タ、４０は前記フォトカプラ３３ａとトランジスタ３４
ａ ， ３５ａ ， ３６ａよりなる第１ｙｊＡ動回路
、４ｌは前記フォトカプラ３３ｂとトランジスタ３４ｂ
ｌ３５ｂ，３６ｂよりなる第２ｗＡ動回路である．前記
ＰＷＭ回路３はＰＷＭ波信号を発生させると共に一対の
スイッチング素子１４． １５が同時にオンにならない
ようにするための装置である．比較器２７に正弦波発振
器４と三角波発振器５の出力が入力され、比較器２７か
らＰＷＭ波信号が出力され，アンド回路１の一方の入力
端子には遅延回路３０によって遅延されたＰＷＭ波信号
が入力し、他方の入力端子には遅延されないままのＰＷ
Ｍ波信号が入力される．一方、ノア回路２の一方の入力
端子には前記遅延回路３０によって遅延されたＰＷＭ波
信号が入力し，他方の入力端子には遅延されないままの
ＰＷＭ波信号が入力される． 第２図（イ）〜（二）は回路各部の出力波形であって，
第２図（イ）がＰＷＭ波信号の出力波形、第２図（口）
がＰＷＭ波信号を遅延回路３０で遅延した出力波形，第
２図（ハ）はアンド回路１の出力波形、第２図（二）は
ノア回路２の出力波形である．第２図（イ）〜（二）は
それぞれ第１図の（イ）〜（二）点における出力波形で
ある． 第１，第２駆動回路４０． ４１のトランジスタ３４ａ
．３４ｂはＮＰＮ型であり，またトランジスタ３５ａ，
３６ｂはＰＮＰ型であって、双方のトランジスタ３４ａ
， ３４ｂ ， ３５ａ ， ３５ｂのベースがハイ
になると、ＮＰＮ型であるトランジスタ３４ａ，３４ｂ
は必ずオン．ＰＮＰ型であるトランジスタ３５ａ，３５
ｂは必ずオフとなる。またトランジスタ３６ａ，３６ｂ
はフォトカプラ３３ａ，３３ｂの出力信号を増幅するた
めのものであり、このトランジスタ３６ａ，３６ｂによ
って増幅された電圧が前記トランジスタ３４ａ，３４ｂ
， ３５ａ ， ３５ｂのベースに印加されることに
なる．フォトカプラ３３ａ，３３ｂは絶縁のためのもの
である． そして出力はトランジスタ３４ａ，３５ａとトランジス
タ３４ｂ，３５ｂの接続点からそれぞれ取り出され、ト
ランジスタ３４ａ，３５ａからの出力は第１スイッチン
グ素子ｌ４の入力端子へ、またトランジスタ３４ｂ，３
５ｂからの川力は第２スイッチング素子１５の入力端子
へそれぞれ送られる．またトランジスタ３５ａ，３５ｂ
のコレクタはそれぞれ第１，第２スイッチング素子１４
． １５のエミッタと接続している． 従って、第２図（ハ）と（二）の出力を受けて、対のス
イッチング素子１４． １５が同時にオンすることがな
くなり、前記スイッチング素子１４． １５の同時オン
による電源の短絡を防止することができる．（発明の効
果） 本発明によれば、簡単な回路構成で、スイッチング素子
の同特オンによる電源の短絡を防止できる電源装置を提
偶できる．
第１図は本発明による電源装置の一実施例を示す電気回
路図，第２図（イ）〜（二）は第ｌ図の電気回路の各点
における出力波形図、第３図は従来のスイッチング部を
示す電気回路図、第４図はモータ速度設定信号の波形図
、第５図は従来のスイッチング素子の制御系の回路図、
第６図（ａ）〜（ｆ）は各スイッチング素子の入力波形
図，第７図（ａ）〜（Ｃ）は三和型モータの各電源線に
加わる電圧波形図である． １ ・・・アンド回路５ ２ ・・・ ノア回路、３
・・・ＰＷＭ回路、 ４・・・正弦波発振器，５・・・
三角波発振器、１４， Ｉｓ・・・スイッチング素子、
２７・・・比較器、３ｏ・・・遅延回路， ３３ａ，
３３ｂ ・・・フォトカプラ、３４ａ，３４ｂ，３５
ａ，３５ｂ，３６ａ，３６ｂ −トランジスタ．
路図，第２図（イ）〜（二）は第ｌ図の電気回路の各点
における出力波形図、第３図は従来のスイッチング部を
示す電気回路図、第４図はモータ速度設定信号の波形図
、第５図は従来のスイッチング素子の制御系の回路図、
第６図（ａ）〜（ｆ）は各スイッチング素子の入力波形
図，第７図（ａ）〜（Ｃ）は三和型モータの各電源線に
加わる電圧波形図である． １ ・・・アンド回路５ ２ ・・・ ノア回路、３
・・・ＰＷＭ回路、 ４・・・正弦波発振器，５・・・
三角波発振器、１４， Ｉｓ・・・スイッチング素子、
２７・・・比較器、３ｏ・・・遅延回路， ３３ａ，
３３ｂ ・・・フォトカプラ、３４ａ，３４ｂ，３５
ａ，３５ｂ，３６ａ，３６ｂ −トランジスタ．
Claims (1)
- 正弦波発振器と三角波発振器との出力を比較器に入力し
、比較器からのパルス幅変調信号と遅延回路で遅延され
た前記パルス幅変調信号とをそれぞれアンド回路及びノ
ア回路に入力し、アンド回路及びノア回路からの出力を
、それぞれフォトカプラとトランジスタを介してそれぞ
れ対となるスイッチング素子に入力してオン・オフさせ
るように構成したことを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1226392A JPH0393476A (ja) | 1989-09-02 | 1989-09-02 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1226392A JPH0393476A (ja) | 1989-09-02 | 1989-09-02 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0393476A true JPH0393476A (ja) | 1991-04-18 |
Family
ID=16844406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1226392A Pending JPH0393476A (ja) | 1989-09-02 | 1989-09-02 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0393476A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT510756A3 (de) * | 2010-11-16 | 2014-08-15 | Fachhochschule Technikum Wien | Pwm-modulator mit nichtlinearer umwandlungsfunktion |
-
1989
- 1989-09-02 JP JP1226392A patent/JPH0393476A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT510756A3 (de) * | 2010-11-16 | 2014-08-15 | Fachhochschule Technikum Wien | Pwm-modulator mit nichtlinearer umwandlungsfunktion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2914251B2 (ja) | インバータ装置 | |
| US4128793A (en) | Power circuit for variable frequency, variable magnitude power conditioning system | |
| US5793621A (en) | Switching power supply for computer-driven displays or the like | |
| JPH06209594A (ja) | 二相非同期電動機付勢用回路装置 | |
| US4319316A (en) | Controlled power supply apparatus | |
| JPS63190557A (ja) | 電源装置 | |
| JPH04304169A (ja) | 電源用ｐｗｍ装置および電源装置 | |
| JP2632586B2 (ja) | 蓋付容器 | |
| JPS59230470A (ja) | 電力変換装置 | |
| JPH066980A (ja) | インバータ制御方式 | |
| JPH0549263A (ja) | 電源装置 | |
| JPH0638539A (ja) | 電源装置 | |
| JPS58218880A (ja) | インバ−タ回路 | |
| JP2885056B2 (ja) | インバータ装置 | |
| JPH02237469A (ja) | Ｐｗｍ制御による電源装置 | |
| JPH0329013Y2 (ja) | ||
| JP3051806B2 (ja) | 系統連系型インバータ制御装置 | |
| JPH025676Y2 (ja) | ||
| JP2718252B2 (ja) | 電源装置 | |
| SU1124420A1 (ru) | Устройство дл управлени транзисторным инвертором | |
| JP3210894B2 (ja) | 矩形波を出力する電源装置 | |
| KR890005516Y1 (ko) | 펄스폭 변조 초퍼 회로의 인터럽트 발생회로 | |
| JPH0646236Y2 (ja) | トランジスタインバ−タ | |
| SU1203671A1 (ru) | Устройство дл управлени мостовым инвертором с широтно-импульсной модул цией кривой выходного напр жени | |
| JPS62284Y2 (ja) |